KR920015749A - 타임 시프트-투-스텝 아날로그-디지틀 변환기 및 그 장치와 방법 - Google Patents

Abstract

내용 없음

Description

타임 시프트-투-스텝 아날로그-디지틀 변환기 및 그 장치와 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명의 아날로그-디지틀 변환기 회로를 도해한 구성도.

Claims (14)

1. 데이타 획득 시스템에서 아날로그 신호를 디지탈 신호로 변환하는 방법에 있어서, 아날로그 신호를 불연속 신호로 변환하기 위한 샘플-홀드(S/H)수단, 상기 불연속 신호를 제1디지틀 신호로 변환하기 위한 A/D변환기를 구비하는 아날로그-디지틀(A/D)변환수단을 제공하는 단계, 상기 제1아날로그 신호를 상기 제1디지틀 신호로 변환하는 상기 A/D 변환 수단에 상기 제1아날로그 신호를 입력하고, 상기 제1디지틀 신호를 제2아날로그 신호로 변환하기 위한 디지틀-아날로그(D/A)변환 수단에 상기 제1디지틀 신호를 입력하는 것과 상기 불연속 신호와 상기 제2아날로그 신호간의 타이밍 차를 조정하기 위해 상기 불연속 신호의 제1지연된 신호를 발생하기위한 제1 지연 장치를 사용하여 상기 불연속 신호를 지연시키는 것과, 그리고 상기 제2아날로그 신호에 의해 감산된 상기 제1지연된 신호인 세번째 아날로그 신호를 발생하기 위한 제3아날로그 신호 발생 감산기 수단에 상기 제1지연된 신호와 상기 제2아날로그 신호를 입력하는 것을 포함하는 변환 에러를 검파하는 단계, 상기 A/D변환 수단이 상기 제3아날로그 신호를 받아들일 수 있는 시간까지 상기 제3아날로그 신호의 제2지연된 신호를 발생하기 위한 제2지연 수단을 사용하므로써 상기 감산기 수단으로부터 나오는 상기 제3아날로그 신호를 지연시키는 단계, 제3아날로그 신호의 주파수 보다 낮은 주파수로 상기 제2지연된 신호를 상기 A/D변환 수단에 출력하는 단계, 상기 제2지연된 신호는 상기 A/D변환 수단에 의해 제2디지탈 신호로 변환되고, 제2디지탈 신호의 해상도는 제2디지탈 신호의 해상도보다 높으므로 제2지연된 신호를 나타내는 보다 정밀한 디지탈이 제공된다, 및 상기 변환 에러가 보정되고 출력 신호가 발생되도록, 상기 제1디지틀 신호 상기 제2디지틀 신호를 에러-처리하는 단계를 포함하는 데이타-획득 시스템에서 아날로그 신호를 디지틀 신호로 변환하는 방법.
2. 제1항에 있어서, 변환 에러를 보정하도록 처리되기 전에 상기 제1디지틀 신호와 상기 제2디지틀 신호가 제1및 제2메모리 수단에 기억되는 것을 특징으로 하는 데이타-획득 시스템에서 아날로그 신호를 디지틀 신호로 변환하는 방법.
3. 제2항에 있어서, 제1미리 예정된 타임 주기로 상기 제1디지틀 신호를 상기 제1메모리 수단에 그리고 상기 제2디지틀 신호를 상기 제2메모리 수단에 연결하는 제1스위칭 수단을 사용하여, 상기 제1디지틀 신호와 상기 제2디지틀 신호를 상기 제1및 제2메모리 수단에 제각각 기억시키는 것을 특징으로 하는 데이타-획득 시스템에서 아날로그 신호를 디지틀 신호로 변환하는 방법.
4. 제3항에 있어서, 제2미리 에정된 타암 주기로 상기 제1아날로그 신호와 상기 제2지연된 신호를 상기 A/D변환 수단에 연결하는 제2스위칭 수단을 사용하여 상기 제1아날로그 신호와 상기 제2지연된 신호를 상기 A/D변환 수단에 인가시키는 것을 특징으로 하는 데이타-획득 시스템에서 아날로그 신호를 디지틀 신호로 변환하는 방법.
5. 제1항에 있어서, 상기 A/D수단에 입력하기 위한 상기 제2지연된 신호를 발생시키는 상기 제2지연 수단이 아날로그 시프트 메모리인 것을 특징으로 하는 데이타-획득 시스템에서 아날로그 신호를 디지틀 신호로 변환하는 방법.
6. 데이타 획득 시스템에서 제1아날로그 신호를 디지탈 출력 신호로 변환하는 아날로그 디지(A/D)변환기에 있어서, 상기 제1아날로그 신호를 불연속 신호로 변환하는 샘플-홀드(S/H)수단, 상기 불연속 신호를 상기 제1디지틀 신호를 변환하는 A/D변환기를 포함하는 것으로, 상기 제1아날로그 신호를 제1디지탈 신호로 변환하는 A/D변환 수단, 상기 제1아날로그 신호와 상기 제1디지탈 신호간의 변환 에러를 검출하기 위하여, 상기 데1디지틀 신호를 제2아날로그 신호로 변환하기 위한 디지틀-아날로그(D/A)변환 수단과, 상기 불연속 신호와 상기 제2아날로그 신호의 타이밍 차가 없어지게 상기 S/H수단으로부터 나온 상기 불연속 신호의 제1지연된 신호를 발생하기 위한 제1지연 수단, 그리고 상기 제2아날로그 신호에 의해 감해진 상기 불연속 신호의 상기 제1지연된 신호인 제3아날로그 신호를 발생하기 위한 감산기 수단을 구비하는 변환 에러 검파 수단, 상기 제3아날로그 신호를 지연시켜 제2지연된 신호를 발생하는 제2지연수단, 상기 제2지연된 신호는 제3아날로그 신호의 주파수 보다 낮은 주파수에서 상기 A/D수단에 인가되어 제2디지탈 신호가 발생되고 제2디지탈 신호의 해상도는 제1디지틀 신호 해상도 보다 높아서 제2지연된 신호를 나타내는 좀 더 정밀한 디지탈이 제공된다, 및 상기 변환 에러가 보정되어 출력 디지틀 신호가 발생되도록 상기 제1및 제2디지탈 에러 보정 수단을 구비하는 데이타 획득 시스템에서 제1아날로그 신호를 디지틀 출력 신호로 변환하는 아날로그-디지틀("A/D")변환 회로.
7. 제6항에 있어서, 상기 제1및 제2디지틀 신호를 상기 에러 보정 수단에 인가하기 전에 상기 신호들을 제각기 기억하기 위한 제1및 제2수단을 더 포함하는 것을 특징으로 하는 A/D변환 회로.
8. 제6항에 있어서, 상기 제1아날로그 신호와 상기 제2지연 신호 간에 상기 A/D수단으로 가는 입력이 스위치 될수 있게하는 제1스위칭 수단을 더 포함하는 것을 특징으로 하는 A/D변환 회로.
9. 제7항에 있어서, 차후에 상기 에러 보정 수단에 의해 처리되는 상기 제1및 제2디지틀 신호간에 상기 메모리 수단으로 하는 입력이 스위치 될수 있게해주는 제2스위칭 수단을 더 포함하는 것을 특징으로 하는 A/D변환 회로.
10. 제6항에 있어서, 상기 제2지연 수단은 아날로그 시프트 메모리인 것을 특징으로 하는 A/D변환 회로.
11. 제10항에 있어서, 상기 제2지연 수단은 전하-결합 소자 지연 라인인 것을 특징으로 하는 A/D변환 회로.
12. 제5항에 있어서, 상기 제2지연 수단은 전하-결합 소자 지연 라인인 것을 특징으로 하는 데이타 획득 시스템에서 아날로그 신호를 디지탈 신호로 변환하는 방법.
13. 제1항에 있어서, 상기 에러-처리 단계는 상기 제1디지틀 신호의 최하위 비트와 상기 제1디지틀 최상위 비트를 비교하는 것을 포함하는 것을 특징으로 하는 데이타 획득 시스템에서 아날로그 신호를 디지탈 신호로 변환하는 방법.
14. 제6항에 있어서, 상기 에러-보정 수단은 상기 제1디지틀 신호의 최하위 비트와 상기 제2디지틀 신호의 최상위 비트를 비교함으로 상기 제1 제2디지틀 신호를 처리하는 것을 특징으로 하는 A/D변환 회로.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.