JPH04312020A - アナログ・ディジタル変換装置 - Google Patents
アナログ・ディジタル変換装置Info
- Publication number
- JPH04312020A JPH04312020A JP4005503A JP550392A JPH04312020A JP H04312020 A JPH04312020 A JP H04312020A JP 4005503 A JP4005503 A JP 4005503A JP 550392 A JP550392 A JP 550392A JP H04312020 A JPH04312020 A JP H04312020A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- converter
- analog
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 41
- 238000012937 correction Methods 0.000 claims abstract description 9
- 230000003111 delayed effect Effects 0.000 claims abstract description 8
- 238000012545 processing Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 2
- 230000001934 delay Effects 0.000 claims 1
- 230000015654 memory Effects 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 5
- 238000005070 sampling Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、一般的にはアナログ・
ディジタル変換装置、もっと詳しくいえば、高分解度を
達成するためタイムシフト（時間を変える）２段式誤差
補正技法を用いるアナログ・ディジタル変換装置に関す
るものである。
ディジタル変換装置、もっと詳しくいえば、高分解度を
達成するためタイムシフト（時間を変える）２段式誤差
補正技法を用いるアナログ・ディジタル変換装置に関す
るものである。
【０００２】
【従来の技術】一般にデータ取得装置は、種々の異なる
信号源から信号を受け、これらの信号を適当な形でコン
ピュータや通信チャンネルに送信する。かような装置で
は、各信号を次々に選び出すのに通常マルチプレクサ（
並直列変換器）を使用し、そのアナログ情報をサンプル
ホールド回路によりゲート時間間隔において一定の電圧
に変換する。そして、該サンプルホールド回路の一定出
力を、ディジタル送信するためにアナログ・ディジタル
（Ａ／Ｄ）変換器によりディジタル信号に変換する。 したがって、基本的なＡ／Ｄ変換装置は、アナログ信号
を一連のディジタル信号に変換するのに、サンプルホー
ルド素子とＡ／Ｄ変換素子とを必要とする。
信号源から信号を受け、これらの信号を適当な形でコン
ピュータや通信チャンネルに送信する。かような装置で
は、各信号を次々に選び出すのに通常マルチプレクサ（
並直列変換器）を使用し、そのアナログ情報をサンプル
ホールド回路によりゲート時間間隔において一定の電圧
に変換する。そして、該サンプルホールド回路の一定出
力を、ディジタル送信するためにアナログ・ディジタル
（Ａ／Ｄ）変換器によりディジタル信号に変換する。 したがって、基本的なＡ／Ｄ変換装置は、アナログ信号
を一連のディジタル信号に変換するのに、サンプルホー
ルド素子とＡ／Ｄ変換素子とを必要とする。
【０００３】高分解度アナログ・ディジタル変換の分野
では、Ａ／Ｄ変換を通常２段変換技法で行う。図１は、
従来の一般的なＡ／Ｄ変換装置の構成を示す。図１に示
すように、連続的アナログ入力信号をまずサンプルホー
ルド回路１０に通して別個（不連続）の信号の列を作り
、それをＡ／Ｄ変換器１１によりディジタル信号（「粗
信号」）に変換してディジタル信号処理器１５に蓄積す
る。ディジタル信号のサイズｎは、Ａ／Ｄ変換器１１に
よって決まる。
では、Ａ／Ｄ変換を通常２段変換技法で行う。図１は、
従来の一般的なＡ／Ｄ変換装置の構成を示す。図１に示
すように、連続的アナログ入力信号をまずサンプルホー
ルド回路１０に通して別個（不連続）の信号の列を作り
、それをＡ／Ｄ変換器１１によりディジタル信号（「粗
信号」）に変換してディジタル信号処理器１５に蓄積す
る。ディジタル信号のサイズｎは、Ａ／Ｄ変換器１１に
よって決まる。
【０００４】変換誤差を検出するため、同じディジタル
信号をＤ／Ａ変換器１２に通してアナログ信号に戻し、
その出力信号を減算器１３の負入力に加える。時間差を
調節するため、サンプルホールド回路１０の出力を遅延
素子１６により遅らせて、減算器１３の正入力に加える
。これら２つの信号の差は、変換誤差を表すので、同一
変換レートのもう１つのＡ／Ｄ変換器１４によりもう１
つのｎビットのディジタル信号（「精密信号」）に変換
し、ディジタル信号処理器１５に蓄積する。
信号をＤ／Ａ変換器１２に通してアナログ信号に戻し、
その出力信号を減算器１３の負入力に加える。時間差を
調節するため、サンプルホールド回路１０の出力を遅延
素子１６により遅らせて、減算器１３の正入力に加える
。これら２つの信号の差は、変換誤差を表すので、同一
変換レートのもう１つのＡ／Ｄ変換器１４によりもう１
つのｎビットのディジタル信号（「精密信号」）に変換
し、ディジタル信号処理器１５に蓄積する。
【０００５】ディジタル信号処理器（ＤＳＰ）１５のよ
うな誤差補正回路は、粗信号と精密信号を突き合せ、回
路の非直線性による変換誤差を補正するのに用いる。Ｄ
ＳＰ１５は、粗Ａ／Ｄ変換器１１の出力の最下位ビット
（ＬＳＢ）と、精密Ａ／Ｄ変換器１４の出力の最上位ビ
ット（ＭＳＢ）とを突き合せて変換誤差を補正する。所
望のディジタル出力は（２ｎ−１）ビットより成る。た
だし、ｎはＡ／Ｄ変換器によって決まる。本発明は、以
下の説明から分かるように、同じ高分解度Ａ／Ｄ変換を
達成するのに、Ａ／Ｄ及びＤ／Ａ素子の１組のみを使用
するものである。
うな誤差補正回路は、粗信号と精密信号を突き合せ、回
路の非直線性による変換誤差を補正するのに用いる。Ｄ
ＳＰ１５は、粗Ａ／Ｄ変換器１１の出力の最下位ビット
（ＬＳＢ）と、精密Ａ／Ｄ変換器１４の出力の最上位ビ
ット（ＭＳＢ）とを突き合せて変換誤差を補正する。所
望のディジタル出力は（２ｎ−１）ビットより成る。た
だし、ｎはＡ／Ｄ変換器によって決まる。本発明は、以
下の説明から分かるように、同じ高分解度Ａ／Ｄ変換を
達成するのに、Ａ／Ｄ及びＤ／Ａ素子の１組のみを使用
するものである。
【０００６】
【発明が解決しようとする課題】したがって、本発明の
課題は、粗及び精密の両信号の変換に１組のＡ／Ｄ及び
Ｄ／Ａモジュール（変換可能部品）のみを用いて高速、
高分解度の、時間を変えるＡ／Ｄ変換装置を提供するこ
とである。
課題は、粗及び精密の両信号の変換に１組のＡ／Ｄ及び
Ｄ／Ａモジュール（変換可能部品）のみを用いて高速、
高分解度の、時間を変えるＡ／Ｄ変換装置を提供するこ
とである。
【０００７】
【課題を解決するための手段及び作用】本発明において
は、アナログ信号をまずＡ／Ｄ変換器によりディジタル
信号（粗信号）に変換し、これを更に誤差補正回路によ
り処理するためメモリに蓄積する。変換誤差は、サンプ
ルホールド出力信号とＤ／Ａ出力信号との差を同じＡ／
Ｄ変換器を用いてディジタル信号（精密信号）に変換す
ることにより検出する。精密信号の分解度の向上は、遅
延素子として電荷結合素子（ＣＣＤ）を用いることで達
成される。該素子を用いると、精密変換を遅いレート（
速度）で行うことが可能となる。そして、変換誤差は、
誤差補正回路で精密及び粗のディジタル信号の両方を処
理することによって補正し、所望のディジタル出力信号
を作成する。
は、アナログ信号をまずＡ／Ｄ変換器によりディジタル
信号（粗信号）に変換し、これを更に誤差補正回路によ
り処理するためメモリに蓄積する。変換誤差は、サンプ
ルホールド出力信号とＤ／Ａ出力信号との差を同じＡ／
Ｄ変換器を用いてディジタル信号（精密信号）に変換す
ることにより検出する。精密信号の分解度の向上は、遅
延素子として電荷結合素子（ＣＣＤ）を用いることで達
成される。該素子を用いると、精密変換を遅いレート（
速度）で行うことが可能となる。そして、変換誤差は、
誤差補正回路で精密及び粗のディジタル信号の両方を処
理することによって補正し、所望のディジタル出力信号
を作成する。
【０００８】
【実施例】以下、図面により本発明を具体的に説明する
。図２は、本発明によるアナログ・ディジタル変換装置
の実施例を示すブロック図である。図示の装置は、１組
のＡ／Ｄ及びＤ／Ａモジュールのみを用い、時間を変え
２段形式でアナログ信号をディジタル信号に変換するも
のである。また、本装置は、高分解度を達成するため、
精密及び粗の両方の信号に同じＡ／Ｄモジュールを使用
している。更に、ここで述べたような高速回路では、Ａ
／Ｄ及びＤ／Ａ変換器が出力を発生するのに数クロック
の期間を要するので、信号のタイミングが決定的に重要
である。本発明装置では、タイミングの遅延をできるだ
け小さくすることにより、回路の速度をできるだけ大き
くするようにタイミングを調整できる。以下の説明から
分かるように、本発明装置は、従来装置が精密及び粗変
換速度の両方を同じにするようタイミング調整を必要と
するのに対し、精密信号の変換速度を粗信号の変換速度
より遅くすることができる。
。図２は、本発明によるアナログ・ディジタル変換装置
の実施例を示すブロック図である。図示の装置は、１組
のＡ／Ｄ及びＤ／Ａモジュールのみを用い、時間を変え
２段形式でアナログ信号をディジタル信号に変換するも
のである。また、本装置は、高分解度を達成するため、
精密及び粗の両方の信号に同じＡ／Ｄモジュールを使用
している。更に、ここで述べたような高速回路では、Ａ
／Ｄ及びＤ／Ａ変換器が出力を発生するのに数クロック
の期間を要するので、信号のタイミングが決定的に重要
である。本発明装置では、タイミングの遅延をできるだ
け小さくすることにより、回路の速度をできるだけ大き
くするようにタイミングを調整できる。以下の説明から
分かるように、本発明装置は、従来装置が精密及び粗変
換速度の両方を同じにするようタイミング調整を必要と
するのに対し、精密信号の変換速度を粗信号の変換速度
より遅くすることができる。
【０００９】以下の説明では、本発明を分かり易くする
ための、信号のサイズ等のような具体的数値を示さなか
ったが、本発明は具体的数値がなくても当業者が容易に
実施しうるものである。また、周知の回路については、
本発明を徒らに不明瞭にするのを避けるため、詳細な説
明を省略した。
ための、信号のサイズ等のような具体的数値を示さなか
ったが、本発明は具体的数値がなくても当業者が容易に
実施しうるものである。また、周知の回路については、
本発明を徒らに不明瞭にするのを避けるため、詳細な説
明を省略した。
【００１０】図２に示すように、スイッチ（ＳＷＩ）３
０の適当な接続により、連続的アナログ信号をサンプル
ホールド（Ｓ／Ｈ）回路２０に加え、一連の不連続信号
を作る。それから、これをＡ／Ｄ変換器２１によりディ
ジタル信号（粗信号）に変換する。いま、Ｓ／Ｈ回路２
０は、Ａ／Ｄ及びＤ／Ａ信号処理時間フレームの間、ア
ナログ入力信号を保持するものとする。しかし、減算器
２３の整定時間及び精密Ａ／Ｄ変換時間を、その「保持
」時間内に含めてもよい。スイッチ（ＳＷ２）３１を図
示の位置にして、上記ディジタル信号をあとで処理する
ため第１のラインメモリ２８に蓄積する。該ディジタル
信号のサイズは、Ａ／Ｄ変換器２１及び入力信号に応じ
て任意数のビットとすることができる。
０の適当な接続により、連続的アナログ信号をサンプル
ホールド（Ｓ／Ｈ）回路２０に加え、一連の不連続信号
を作る。それから、これをＡ／Ｄ変換器２１によりディ
ジタル信号（粗信号）に変換する。いま、Ｓ／Ｈ回路２
０は、Ａ／Ｄ及びＤ／Ａ信号処理時間フレームの間、ア
ナログ入力信号を保持するものとする。しかし、減算器
２３の整定時間及び精密Ａ／Ｄ変換時間を、その「保持
」時間内に含めてもよい。スイッチ（ＳＷ２）３１を図
示の位置にして、上記ディジタル信号をあとで処理する
ため第１のラインメモリ２８に蓄積する。該ディジタル
信号のサイズは、Ａ／Ｄ変換器２１及び入力信号に応じ
て任意数のビットとすることができる。
【００１１】ディジタル変換誤差を検出し、補正するた
めに、Ａ／Ｄ変換器２１の同じディジタル出力信号をま
たＤ／Ａ変換器２２によりアナログ信号に戻し、その出
力を減算器２３の負入力に加える。同じサンプルホール
ド出力アナログ信号を遅延線２６により遅らせ、Ａ／Ｄ
及びＤ／Ａの遅延による時間差を調整し、減算器２３の
正入力に加える。電荷結合素子のような遅延素子を用い
ると、サンプルホールド回路２０のサンプリング速度を
Ａ／Ｄ変換器２１の速度又はＣＣＤ入力段の整定時間の
どちらか大きい方に等しくして、過渡段に対する調整が
できる。それから、減算器２３は、サンプルホールド信
号と第１Ｄ／Ａ信号を変換したアナログ信号との差に等
しい一連のアナログ信号を出力する。この信号は、アナ
ログ形式の変換誤差を表す。
めに、Ａ／Ｄ変換器２１の同じディジタル出力信号をま
たＤ／Ａ変換器２２によりアナログ信号に戻し、その出
力を減算器２３の負入力に加える。同じサンプルホール
ド出力アナログ信号を遅延線２６により遅らせ、Ａ／Ｄ
及びＤ／Ａの遅延による時間差を調整し、減算器２３の
正入力に加える。電荷結合素子のような遅延素子を用い
ると、サンプルホールド回路２０のサンプリング速度を
Ａ／Ｄ変換器２１の速度又はＣＣＤ入力段の整定時間の
どちらか大きい方に等しくして、過渡段に対する調整が
できる。それから、減算器２３は、サンプルホールド信
号と第１Ｄ／Ａ信号を変換したアナログ信号との差に等
しい一連のアナログ信号を出力する。この信号は、アナ
ログ形式の変換誤差を表す。
【００１２】図２におけるＡ／Ｄ変換はまた、スイッチ
ＳＷ１を図示と反対位置にして上記アナログ差信号をサ
ンプルホールド回路２０に入力させるまで、該アナログ
差信号をもう１つのアナログ遅延線２７に蓄積し遅延さ
せる必要がある。遅延線２７は、電荷結合素子（ＣＣＤ
）遅延線のようなアナログメモリシフタであるのがよい
。ＣＣＤは結合電荷量が蓄積された信号サンプルに比例
するという特質により、「リンギング」をなくして信号
を安定化する効果を有する。また、ＣＣＤ多相（ｍｕｌ
ｔｉｐｈａｓｅ）クロックの使用により、ＣＣＤへの信
号入力を低周波数で同じものを出力するように調整でき
る。周波数を下げることにより、Ｓ／Ｈ回路が取出す周
期当たりの信号サンプル数を増し、Ｓ／Ｈ回路を改造す
ることなく、ディジタル信号サンプルの分解度を大きく
することができる。上述と同様に、該アナログ差信号を
まずＳ／Ｈ回路２０でサンプルホールドしてから、Ａ／
Ｄ変換器２１で粗信号と同じビット数をもつディジタル
信号（精密信号）に変換する。スイッチＳＷ２を図示と
反対位置にして、該ディジタル信号を第２のラインメモ
リ２９に蓄積する。このように、粗信号をサンプリング
したときと同じ回路を精密信号のサンプリングにも使用
する。また、ＣＣＤを通す精密アナログ信号の周波数を
下げることにより、サンプルレートを実効的に上げ、連
続する信号間の差が減少するため、サンプルホールド動
作特性を改善し、精密信号すなわち変換時の誤差を表す
量の分解度をよくすることができる。精密信号の分解度
がよくなると、精密信号のサンプリングがもっと精確と
なるので、あとの誤差補正処理がもっと有効になる。
ＳＷ１を図示と反対位置にして上記アナログ差信号をサ
ンプルホールド回路２０に入力させるまで、該アナログ
差信号をもう１つのアナログ遅延線２７に蓄積し遅延さ
せる必要がある。遅延線２７は、電荷結合素子（ＣＣＤ
）遅延線のようなアナログメモリシフタであるのがよい
。ＣＣＤは結合電荷量が蓄積された信号サンプルに比例
するという特質により、「リンギング」をなくして信号
を安定化する効果を有する。また、ＣＣＤ多相（ｍｕｌ
ｔｉｐｈａｓｅ）クロックの使用により、ＣＣＤへの信
号入力を低周波数で同じものを出力するように調整でき
る。周波数を下げることにより、Ｓ／Ｈ回路が取出す周
期当たりの信号サンプル数を増し、Ｓ／Ｈ回路を改造す
ることなく、ディジタル信号サンプルの分解度を大きく
することができる。上述と同様に、該アナログ差信号を
まずＳ／Ｈ回路２０でサンプルホールドしてから、Ａ／
Ｄ変換器２１で粗信号と同じビット数をもつディジタル
信号（精密信号）に変換する。スイッチＳＷ２を図示と
反対位置にして、該ディジタル信号を第２のラインメモ
リ２９に蓄積する。このように、粗信号をサンプリング
したときと同じ回路を精密信号のサンプリングにも使用
する。また、ＣＣＤを通す精密アナログ信号の周波数を
下げることにより、サンプルレートを実効的に上げ、連
続する信号間の差が減少するため、サンプルホールド動
作特性を改善し、精密信号すなわち変換時の誤差を表す
量の分解度をよくすることができる。精密信号の分解度
がよくなると、精密信号のサンプリングがもっと精確と
なるので、あとの誤差補正処理がもっと有効になる。
【００１３】上記ディジタル信号が第２ラインメモリ２
９に蓄積されると、ディジタル信号処理器（ＤＳＰ）２
５のような誤差補正回路は、第１及び第２ラインメモリ
２８，２９に蓄積された粗及び精密の両信号を処理して
、回路の非直線性によって生じた誤差を補正する。この
信号処理のあと、所望の（２ｎ−１）ビットのディジタ
ル信号がＤＳＰ２５の出力に発生する。いまは、ＤＳＰ
２５が粗ディジタル信号の最下位ビット（ＬＳＢ）を精
密ディジタル信号の最上位ビット（ＭＳＢ）と突き合せ
るようにしたが、当業者には、他のディジタル信号処理
方式でも同じ目的を達成しうることが明らかであろう。 また、上述の例では、精密及び粗の両ディジタル信号を
ＤＳＰによる処理前にラインメモリに蓄積したが、当業
者には、精密及び粗の両信号を処理時に存在するように
蓄積しうるようＤＳＰを設計してもよいことは明らかで
あろう。
９に蓄積されると、ディジタル信号処理器（ＤＳＰ）２
５のような誤差補正回路は、第１及び第２ラインメモリ
２８，２９に蓄積された粗及び精密の両信号を処理して
、回路の非直線性によって生じた誤差を補正する。この
信号処理のあと、所望の（２ｎ−１）ビットのディジタ
ル信号がＤＳＰ２５の出力に発生する。いまは、ＤＳＰ
２５が粗ディジタル信号の最下位ビット（ＬＳＢ）を精
密ディジタル信号の最上位ビット（ＭＳＢ）と突き合せ
るようにしたが、当業者には、他のディジタル信号処理
方式でも同じ目的を達成しうることが明らかであろう。 また、上述の例では、精密及び粗の両ディジタル信号を
ＤＳＰによる処理前にラインメモリに蓄積したが、当業
者には、精密及び粗の両信号を処理時に存在するように
蓄積しうるようＤＳＰを設計してもよいことは明らかで
あろう。
【００１４】以上、本発明を好適な実施例について説明
したが、本発明が種々の変更、変形をしうるものである
ことは、上述のとおりである。
したが、本発明が種々の変更、変形をしうるものである
ことは、上述のとおりである。
【００１５】
【発明の効果】本発明によれば、従来装置が粗及び精密
両方の変換速度を同じにするタイミング調整を必要とす
るのに対し、精密信号の変換速度を粗信号の変換速度よ
り遅くすることができると共に、粗及び精密両方の信号
変換に同じ１組のＡ／Ｄ及びＤ／Ａ変換器を用いるので
、高速、高分解度のアナログ・ディジタル変換装置を得
ることができる。
両方の変換速度を同じにするタイミング調整を必要とす
るのに対し、精密信号の変換速度を粗信号の変換速度よ
り遅くすることができると共に、粗及び精密両方の信号
変換に同じ１組のＡ／Ｄ及びＤ／Ａ変換器を用いるので
、高速、高分解度のアナログ・ディジタル変換装置を得
ることができる。
【図１】従来のＡ／Ｄ変換装置の例を示すブロック図で
ある。
ある。
【図２】本発明の好適な実施例を示すブロック図である
。
。
２０ サンプルホールド手段
２１ Ａ／Ｄ変換器
２０，２１ Ａ／Ｄ変換手段
２２ Ｄ／Ａ変換器
２６ 第１の遅延手段
２３ 減算手段
２２，２６，２３ 変換誤差検出手段２７ 第２の
遅延手段 ２５ 誤差補正手段
遅延手段 ２５ 誤差補正手段
Claims (1)
- 【請求項１】 第１のアナログ信号をディジタル出力
信号に変換するアナログ・ディジタル（Ａ／Ｄ）変換装
置において、上記第１のアナログ信号を別々の不連続な
信号に変換するサンプルホールド（Ｓ／Ｈ）手段及び上
記不連続信号を第１のディジタル信号に変換するＡ／Ｄ
変換器を含む、上記第１アナログ信号を上記第１ディジ
タル信号に変換するＡ／Ｄ変換手段と、上記第１ディジ
タル信号を第２のアナログ信号に変換するディジタル・
アナログ（Ｄ／Ａ）変換器と、上記Ｓ／Ｈ手段からの上
記不連続信号及び上記第２アナログ信号間の時間差をな
くすよう上記不連続信号を遅延させた第１の遅延信号を
発生する第１の遅延手段と、上記不連続信号の上記第１
遅延信号より上記第２アナログ信号を減じた第３のアナ
ログ信号を発生する減算手段とを含み、上記第１アナロ
グ信号と上記第１ディジタル信号の間の変換誤差を検出
する変換誤差検出手段と、上記第３アナログ信号を遅延
させて第２の遅延信号を発生し、該第２遅延信号を上記
第３アナログ信号の周波数より低い周波数で上記Ａ／Ｄ
変換手段に加えて、上記第１ディジタル信号の分解度よ
り大きな分解度をもち上記第２遅延信号の一層精確なデ
ィジタル表示をする第２のディジタル信号を発生する第
２の遅延手段と、上記第１及び第２のディジタル信号を
処理して上記変換誤差を補正し、出力ディジタル信号を
発生する誤差補正手段とを有するアナログ・ディジタル
変換装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/647,481 US5105194A (en) | 1991-01-29 | 1991-01-29 | Time shift two-step analog to digital converter |
| US647481 | 1991-01-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04312020A true JPH04312020A (ja) | 1992-11-04 |
Family
ID=24597168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4005503A Pending JPH04312020A (ja) | 1991-01-29 | 1992-01-16 | アナログ・ディジタル変換装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5105194A (ja) |
| JP (1) | JPH04312020A (ja) |
| KR (1) | KR100276784B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5272627A (en) * | 1991-03-27 | 1993-12-21 | Gulton Industries, Inc. | Data converter for CT data acquisition system |
| US5369309A (en) * | 1991-10-30 | 1994-11-29 | Harris Corporation | Analog-to-digital converter and method of fabrication |
| EP0901058A1 (en) * | 1991-10-30 | 1999-03-10 | Harris Corporation | Two stage current mirror |
| US5994755A (en) | 1991-10-30 | 1999-11-30 | Intersil Corporation | Analog-to-digital converter and method of fabrication |
| US5241312A (en) * | 1992-03-09 | 1993-08-31 | Long Christopher R | High resolution analog to digital converter |
| DE69621664T2 (de) * | 1995-01-23 | 2002-11-28 | Thomson Multimedia Sa | Schaltungsanordnung zur A/D-Umsetzung eines Videosignals mit Hoch- oder Zwischenfrequenz |
| US5757234A (en) * | 1996-05-03 | 1998-05-26 | Analog Devices, Inc. | Feedforwrd differential amplifier |
| EP0997912B1 (en) * | 1998-10-20 | 2006-01-11 | STMicroelectronics S.r.l. | Device for reading nonvolatile memory cells, in particular analog flash memory cells |
| US6655991B2 (en) * | 2002-01-09 | 2003-12-02 | Clark Heebe | Coaxial cable quick connect/disconnect connector |
| US7002507B2 (en) * | 2003-09-25 | 2006-02-21 | Sanyo Electric Co., Ltd. | Pipelined and cyclic analog-to-digital converters |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3483550A (en) * | 1966-04-04 | 1969-12-09 | Adage Inc | Feedback type analog to digital converter |
| JPS5427224B2 (ja) * | 1974-11-29 | 1979-09-08 | ||
| US4342983A (en) * | 1980-08-11 | 1982-08-03 | Westinghouse Electric Corp. | Dynamically calibrated successive ranging A/D conversion system and D/A converter for use therein |
| US4535319A (en) * | 1983-04-08 | 1985-08-13 | Tektronix, Inc. | Method and circuit for measuring nonlinearity in dual-flash analog-to-digital converter |
| US4598269A (en) * | 1984-06-13 | 1986-07-01 | Tektronix, Inc. | Method and apparatus for processing an analog signal |
| KR890001620A (ko) * | 1987-07-29 | 1989-03-28 | 이광연 | 제전성(除電性) 필터와 그 제조방법 |
| DE3820174A1 (de) * | 1988-06-14 | 1989-12-21 | Philips Patentverwaltung | Schaltungsanordnung zur analog-digital-umsetzung |
-
1991
- 1991-01-29 US US07/647,481 patent/US5105194A/en not_active Expired - Lifetime
-
1992
- 1992-01-16 JP JP4005503A patent/JPH04312020A/ja active Pending
- 1992-01-28 KR KR1019920001168A patent/KR100276784B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100276784B1 (ko) | 2001-01-15 |
| US5105194A (en) | 1992-04-14 |
| KR920015749A (ko) | 1992-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6750910B1 (en) | Optical black and offset correction in CCD signal processing | |
| US7324038B2 (en) | Subranging analog to digital converter with multi-phase clock timing | |
| JPH04312020A (ja) | アナログ・ディジタル変換装置 | |
| JPS5946131B2 (ja) | 符号化回路 | |
| US6204783B1 (en) | Digital to analog convertor having a DC offset cancelling device and a method thereof | |
| US4734678A (en) | High-resolution A/D converter | |
| US5418533A (en) | Method and circuit for conditioning a signal for use in systems having analog-to-digital converter circuits | |
| JP4540829B2 (ja) | アナログデジタルコンバータ | |
| JP2932973B2 (ja) | アナログディジタル変換回路 | |
| JPH0446016B2 (ja) | ||
| JPH0526372B2 (ja) | ||
| JPH0529939A (ja) | アナログ−デイジタル変換装置 | |
| CN114629497B (zh) | 用于列并行单斜坡模数转换器的比较器失调电压消除电路 | |
| JP3006291B2 (ja) | テレビジョンカメラのアナログ／ディジタル変換装置 | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| JP3230227B2 (ja) | Ａ／ｄコンバータ | |
| US10270461B1 (en) | Non-uniform sampling implementation | |
| JP2527556Y2 (ja) | Ｔｖｇ回路 | |
| KR930000486B1 (ko) | 파이프 라인식 병렬처리를 이용한 고속축차 비교방식의 아날로그/디지탈 변환 장치 및 변환 방법 | |
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| KR950005254B1 (ko) | 오디오 펄스의 잡음 보상회로 | |
| JPH0327126B2 (ja) | ||
| JPH07312553A (ja) | Ａ／ｄ変換回路 | |
| RU2233044C2 (ru) | Устройство автоматического контрастирования телевизионного изображения | |
| JPS6370618A (ja) | Ａ／ｄ変換装置 |