KR920000137A - 불휘발성 반도체기억장치 - Google Patents

불휘발성 반도체기억장치 Download PDF

Info

Publication number
KR920000137A
KR920000137A KR1019910002613A KR910002613A KR920000137A KR 920000137 A KR920000137 A KR 920000137A KR 1019910002613 A KR1019910002613 A KR 1019910002613A KR 910002613 A KR910002613 A KR 910002613A KR 920000137 A KR920000137 A KR 920000137A
Authority
KR
South Korea
Prior art keywords
memory device
nonvolatile memory
insulating film
nonvolatile
floating gate
Prior art date
Application number
KR1019910002613A
Other languages
English (en)
Other versions
KR940005899B1 (ko
Inventor
마사시 와다
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR920000137A publication Critical patent/KR920000137A/ko
Application granted granted Critical
Publication of KR940005899B1 publication Critical patent/KR940005899B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음.

Description

불휘발성 반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 불휘발성 반도체기억장치의 구성을 나타낸 단면도.
제2도는 본 발명에 따른 16M 비트의 기억용량을 갖춘 불휘발성 메모리장치를 나타낸 평면도.
제3도는 제1도의 I-I'선을 따르는 단면도.
제4도는 제3도에 도시된 불휘발성 메모리장치의 제조방법을 나타낸 단면도.
제5도 내지 제17도는 각각 본 발명의 다른 실시예에 따른 불휘발성 반도체기억장치를 설명하기 위한 도면.
제18도와 제19도는 각각 종래의 불휘발성 반도체기억장치를 설명하기 위한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
301 : n형 실리콘기판 302 : p형 웰
303 : 제어게이트 304 : 공통소오스
305 : 드레인 306 : 부유게이트
307 : 메모리셀어레이

Claims (9)

  1. 제1도전형 반도체기판과, 이 반도체기판의 표면영역에 형성된 제2도전형 불순물영역, 이 불순물영역의 표면영역에 매트릭스형상으로 배치됨과 더불어 기능적으로 블럭을 구성하는 복수개의 불휘발성 기억소자 및, 상기 반도체기판의 표면영역에 형성됨과 더불어 상기 불휘발성 기억소자의 내용의 기록교체동작을 수행하는 경우 상기 불순물영역에 인가되는 전압과 상기 블럭을 구성하는 복수개의 불휘발성 기억소자의 공통소오스 또는 드레인에 인가되는 전압을 각각 제어하는 주변회로(312,1125)를 구비한 것을 특징으로 하는 불휘발성 반도체기억장치.
  2. 제1항에 있어서, 상기 주변회로(312,1125)는 상기 불휘발성 기억소자의 내용의 소거동작을 수행하는 경우 상기 불순물영역에 인가되는 전압과, 선택되지 않은 블럭의 불휘발성 기억소자의 공통의 소오스 또는 드레인에 인가되는 전압이 선택된 블럭의 불휘발성 기억소자의 공통의 소오스 또는 드레인에 인가되는 전압보다도 낮게 되도록 제어하는 것을 특징으로 하는 불휘발성 반도체기억장치.
  3. 제1항에 있어서, 상기 불순물영역은 소자분리용 도랑(1101,1303,1401,1501,1601,1704)에 의해 분리되어 있는 것을 특징으로 하는 불휘발성 반도체기억장치.
  4. 제1항에 있어서, 상기 불휘발성 기억소자의 내용의 소거동작을 수행하는 경우 상기 불순물영역에 인가되는 전압은 외부전원전압과 실질적으로 동등하고, 선택된 블럭의 불휘발성 기억소자의 공통소오스 또는 드레인에 인가되는 전압은 상기 외부전압을 내부승압회로(314,1127 ; 주변회로)에 의해 승압시킨 고전압인 것을 특징으로 하는 불휘발성 반도체기억장치.
  5. 제1항에 있어서, 상기 불휘발성 반도체소자는 반도체기판상에 터널 전류가 흐르는 제1절연막을 매개하여 배치되는 부유게이트와, 이 부유게이트상에 제2절연막을 매개해서 배치되는 제어게이트를 갖춘 것을 특징으로 하는 불휘발성 반도체기억장치.
  6. 제1항에 있어서, 상기 불휘발성 반도체소자는 반도체기판상에 제1절연막을 매개해서 배치되는 부유게이트와, 이 부유게이트와 상기 제어게이트의 측벽에 제3절연막을 매개해서 배치되는 한편, 상기 반도체 기관상에 제4절연막을 매개해서 배치되는 선택게이트를 갖춘 것을 특징으로 하는 불휘발성 반도체기억장치.
  7. 제1항에 있어서, 상기 불휘발성 기억소자는 반도체기판상에 제1절연막을 매개해서 배치되는 부유게이트와, 이 부유게이트상에 제2절연막을 매개해서 배치됨과 더불어 일부가 상기 부유게이트에 의해 덮여지지 않은 채널영역상에 제3절연막을 매개해서 배치되는 제어게이트를 구비한 것을 특징으로 하는 불휘발성 반도체기억장치.
  8. 제1항에 있어서, 상기 불휘발성 기억소자는 반도체기판상에 제1절연막을 매개해서 배치되는 부유게이트와, 이 부유게이트상에 제2절연막을 매개해서 배치되는 제어게이트로 이루어진 기억소자가 복수개 직렬로 접속되어 기본단위를 구성하고 있는 것을 특징으로 하는 불휘발성 반도체기억장치.
  9. 제1항에 있어서, 상기 반도체기판은 n형 실리콘기판이고, 상기 불순물영역은 p형 웰인 것을 특징으로 하는 불휘발성 반도체기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910002613A 1990-02-23 1991-02-19 불휘발성 반도체기억장치 KR940005899B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-40911 1990-02-23
JP2040911A JP2504599B2 (ja) 1990-02-23 1990-02-23 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
KR920000137A true KR920000137A (ko) 1992-01-10
KR940005899B1 KR940005899B1 (ko) 1994-06-24

Family

ID=12593689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910002613A KR940005899B1 (ko) 1990-02-23 1991-02-19 불휘발성 반도체기억장치

Country Status (5)

Country Link
US (1) US5262985A (ko)
EP (1) EP0443610B1 (ko)
JP (1) JP2504599B2 (ko)
KR (1) KR940005899B1 (ko)
DE (1) DE69125875T2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930007527B1 (ko) * 1990-09-22 1993-08-12 삼성전자 주식회사 스토리지 셀 어레이와 주변회로를 갖는 불휘발성 반도체 메모리 장치의 제조방법 및 그 구조
JP2799530B2 (ja) * 1991-11-16 1998-09-17 三菱電機株式会社 半導体記憶装置の製造方法
US5761127A (en) * 1991-11-20 1998-06-02 Fujitsu Limited Flash-erasable semiconductor memory device having an improved reliability
EP0559995B1 (en) * 1992-03-11 1998-09-16 STMicroelectronics S.r.l. Decoder circuit capable of transferring positive and negative voltages
US5411908A (en) * 1992-05-28 1995-05-02 Texas Instruments Incorporated Flash EEPROM array with P-tank insulated from substrate by deep N-tank
WO1994014196A1 (en) * 1992-12-08 1994-06-23 National Semiconductor Corporation High density contactless flash eprom array using channel erase
JPH07161845A (ja) * 1993-12-02 1995-06-23 Nec Corp 半導体不揮発性記憶装置
US5432749A (en) * 1994-04-26 1995-07-11 National Semiconductor Corporation Non-volatile memory cell having hole confinement layer for reducing band-to-band tunneling
US5687118A (en) * 1995-11-14 1997-11-11 Programmable Microelectronics Corporation PMOS memory cell with hot electron injection programming and tunnelling erasing
US5896315A (en) * 1997-04-11 1999-04-20 Programmable Silicon Solutions Nonvolatile memory
US5867425A (en) * 1997-04-11 1999-02-02 Wong; Ting-Wah Nonvolatile memory capable of using substrate hot electron injection
JP4427108B2 (ja) * 1998-03-27 2010-03-03 株式会社東芝 半導体装置及びその製造方法
JP2000311992A (ja) * 1999-04-26 2000-11-07 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US6831325B2 (en) * 2002-12-20 2004-12-14 Atmel Corporation Multi-level memory cell with lateral floating spacers
KR20050009104A (ko) * 2003-07-15 2005-01-24 현대자동차주식회사 파워스티어링 펌프의 결합구조
US8099783B2 (en) * 2005-05-06 2012-01-17 Atmel Corporation Security method for data protection

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2645585B2 (ja) * 1989-03-10 1997-08-25 工業技術院長 半導体不揮発性メモリ及びその書き込み方法
JPS62183161A (ja) * 1986-02-07 1987-08-11 Hitachi Ltd 半導体集積回路装置
JPS6352478A (ja) * 1986-08-22 1988-03-05 Hitachi Ltd 半導体集積回路装置
JPS63211767A (ja) * 1987-02-27 1988-09-02 Toshiba Corp 半導体記憶装置
JPH0814991B2 (ja) * 1988-01-28 1996-02-14 株式会社東芝 電気的消去可能不揮発性半導体記憶装置
US5075890A (en) * 1989-05-02 1991-12-24 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with nand cell
US5029139A (en) * 1989-07-19 1991-07-02 Texas Instruments Incorporated Word erasable buried bit line EEPROM
US5126808A (en) * 1989-10-23 1992-06-30 Advanced Micro Devices, Inc. Flash EEPROM array with paged erase architecture
US5132935A (en) * 1990-04-16 1992-07-21 Ashmore Jr Benjamin H Erasure of eeprom memory arrays to prevent over-erased cells
US5138576A (en) * 1991-11-06 1992-08-11 Altera Corporation Method and apparatus for erasing an array of electrically erasable EPROM cells

Also Published As

Publication number Publication date
KR940005899B1 (ko) 1994-06-24
EP0443610B1 (en) 1997-05-02
JP2504599B2 (ja) 1996-06-05
DE69125875D1 (de) 1997-06-05
DE69125875T2 (de) 1997-09-25
EP0443610A2 (en) 1991-08-28
EP0443610A3 (en) 1994-10-05
JPH03245566A (ja) 1991-11-01
US5262985A (en) 1993-11-16

Similar Documents

Publication Publication Date Title
CN107017023B (zh) 存储阵列
EP2811527B1 (en) Dual-mode transistor devices and methods for operating same
US6028789A (en) Zero-power CMOS non-volatile memory cell having an avalanche injection element
US6034893A (en) Non-volatile memory cell having dual avalanche injection elements
US5504706A (en) Low voltage Fowler-Nordheim flash EEPROM memory array utilizing single level poly cells
US4185319A (en) Non-volatile memory device
KR920000137A (ko) 불휘발성 반도체기억장치
KR880002181A (ko) 반도체 기억장치
KR970004044A (ko) 불휘발성반도체기억장치
KR970053979A (ko) 개선된 트랜지스터 셀을 포함하는 플래시 메모리 및 그 메모리를 프로그래밍하는 방법
US6493262B1 (en) Method for operating nonvolatile memory cells
US6310800B1 (en) Non-volatile semiconductor memory device and method for driving the same
US5553016A (en) Semiconductor memory device
KR100712087B1 (ko) 반도체메모리장치및그제조방법
ATE449424T1 (de) Elektrisch löschbare und programmiebare nichtflüchtige halbleiterspeicheranordnung mit einschichtigem gatematerial und entsprechende speicherfläche
KR960015922A (ko) 절연체 상의 실리콘 구조로 형성된 불휘발성 반도체 메모리
US6545310B2 (en) Non-volatile memory with a serial transistor structure with isolated well and method of operation
KR960016835B1 (ko) 반도체 비휘발성 메모리 디바이스
KR20050069547A (ko) 비 휘발성 메모리 장치
KR100366599B1 (ko) 플래시이피롬어레이에저저항피-웰을제공하는고에너지매몰층임플란트
US4051464A (en) Semiconductor memory cell
JP3957561B2 (ja) 半導体装置
JPS62183161A (ja) 半導体集積回路装置
KR100274750B1 (ko) 비휘발성반도체기억장치의구동방법
KR970004027A (ko) 비휘발성 반도체 메모리와 그의 구동방법 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 17

EXPY Expiration of term