KR970004027A - 비휘발성 반도체 메모리와 그의 구동방법 및 제조방법 - Google Patents
비휘발성 반도체 메모리와 그의 구동방법 및 제조방법 Download PDFInfo
- Publication number
- KR970004027A KR970004027A KR1019960026981A KR19960026981A KR970004027A KR 970004027 A KR970004027 A KR 970004027A KR 1019960026981 A KR1019960026981 A KR 1019960026981A KR 19960026981 A KR19960026981 A KR 19960026981A KR 970004027 A KR970004027 A KR 970004027A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- bit line
- semiconductor substrate
- memory cells
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0491—Virtual ground arrays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명의 비휘발성 반도체 메모리는, 반도체 기판; 상기 반도체 기판상에 매트릭스형태로 형성되고, 각각, 상기 반도체 기판상에 형성된 제1절연막, 상기 제1절연막상에 형성된 부류게이트, 그 사이에 협지된 제2절연막을 통해 상기 부유게이트상에 형성된 제어 게이트, 소스 확산 영역 및 드레인 확산 영역을 포함하는, 복수의 메모리셀; 제1방향으로 인접하는 두개의 메모리셀 사이에 위치된 상기 반도체 기판의 일부에 형성되고, 상기 두 메모리셀중 하나에 대한 상기 드레인 확산 영역과 다른 메모리셀에 대한 소스 확산 영역을 포함하는 확산층; 상기 제1방향으로 인접하는 메모리셀들의 제어 게이트들을 접속함으로써 형성되는 워드라인; 및 상기 제1방향에 실질적으로 직교하는 제2방향으로 인접하는 확산층들을 접속함으로써 형성되는 비트라인을 포함하며, 상기 메모리 셀은, 상기 확산층에 소정의 전압이 인가될때 제1절연막을 통해 두 인접한 메모리셀중 하나의 부유게이트와 상기 드레인 확산 영역간에 터널전류가 흐르며, 상기 확산층과 상기 다른 메모리셀의 부유게이트간에는터널전류가 흐르지 않는 구조를 갖는다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예 1에 의한 비휘발성 반도체 메모리의 메모리 셀 어레이의 일부를 보인 평면도, 제3도는 실시예 1에 의한 비휘발성 반도체 메모리의 메모리셀 어레이의 등가회로도, 제5도는 본 발명의 실시 예1에 의한 비휘발성 반도체 메모리의 메모리 셀 어레이의 일부를 보인 평면도.
Claims (17)
- 반도체 기판; 상기 반도체 기판상에 매트릭스형태로 형성되고, 각각, 상기 반도체 기판상에 형성된 제1절연막, 상기 제1절연막상에 형성된 부유게이트, 그 사이에 협지된 제2절연막을 통해 상기 부유게이트상에 형성된 제어 게이트, 소스 확산 영역 및 드레인 확산 영역을 포함하는, 복수의 메모리셀; 제1방향으로 배열된 두개의 메모리셀 사이에 위치된 상기 반도체 기판의 일부에 형성되고, 상기 두 메모리셀중 하나에 대한 상기 드레인확산 영역과 다른 메모리셀에 대한 소스 확산 영역을 포함하는 확산층; 상기 제1방향으로 인접하는 메모리셀들의 제어 게이트들을 접속함으로 형성되는 워드라인; 및 상기 제1방향에 실질적으로 직교하는 제2방향으로 인접하는 확산층들을 접속함으로써 형성되는 비트라인을 포함하며, 상기 메모리셀은, 상기 확산층에 소정의 전압이 인가될때 제1절연막을 통해 두 인접한 메모리셀중 하나의 부유게이트와 드레인 확산 영역간에 터널전류가 흐르며, 상기 확산층과 상기 다른 메모리셀의 부유게이트간에는 터널전류가 흐르지 않는 구조를 갖는 비휘발성 반도체 메모리.
- 제1항에 있어서, 각 메모리셀의 소스 확산 영역과 드레인 확산 영역은 서로 다른 불순물 농도를 갖는 비휘발성 반도체 메모리.
- 제2항에 있어서, 상기 드레인 확산 영역은 외측 층에서 불순물 농도가 낮은 2중 확산층 구조를 갖는 비휘발성 반도체 메모리.
- 제1항에 있어서, 상기 제1절연막은 터널영역을 구성하지 않는 제1부분과 터널영역을 구성하는 제2부분을 포함하고, 각 메모리셀의 드레인 확산 영역은 상기 제2부분을 통해 상기 부유게이트와 용량결합하며, 각 메모리셀의 소스 확산 영역은 상기 제1부분을 통해 상기 부유게이트와 용량결합하는 비휘발성 반도체 메모리.
- 제4항에 있어서, 터널영역을 구성하지 않는 상기 제1절연막의 제1부분의 두께는 터널영역을 구성하는 상기 제2부분의 두께보다 두꺼운 비휘발성 반도체 메모리.
- 비휘발성 반도체 메모리의 제조방법에 있어서, 제1도전형의 반도체 기판상에 터널 절연막을 형성하는 공정; 상기 반도체 기판상에 형성된 제1도전층을 패터닝함으로써, 소정 폭을 갖는 패터닝된 부분으로 제1도전층패턴을 형성하는 공정; 상기 제1도전층 패턴을 마스크로 사용하여 제2도전형의 불순물을 주입함으로써 상기 반도체 기판에 제1확산층을 형성하는 공정; 상기 제1도전층을 형성하기 위한 조건과 상이한 주입조건하에 제2도전형의 불순물을 주입함으로써 상기 제1확산층과 접촉하여 상기 반도체 기판에, 그의 불순물 농도가 제1확산층의 불순물 농도보다 높은 제2확산층을 형성하는 공정; 및 상기 제1도전층 패턴상에 절연막 및 제2도전층을 이 순서로 형성하는 공정; 및 상기 제2도전층, 절연막, 및 제1도전층을 패터닝하여, 제어 게이트, 절연층 및 부유게이트를 각각 형성하는 공정을 포함하는 비휘발성 반도체 메모리의 제조방법.
- 제6항에 있어서, 상기 제2확산층을 형성하는 공정은 제2폭을 갖는 마스크를 사용하여 행해지며, 상기 제2도전형의 불순물은 상기 제1확산층의 소정영역에 주입되는 비휘발성 반도체 메모리의 제조방법.
- 제6항에 있어서, 상기 제1확산층을 형성하는 공정은, 마스크로 사용되는 상기 제1도전층 패턴의 구멍의 일측을 향해 소정 각도로 제2도전형의 불순물을 주입하는 공정을 포함하며, 상기 제2확산층을 형성하는 공정은, 마스크로 사용되는 상기 제1도전층 패턴의 구멍의 타측을 향해 소정 각도로 제2도전형의 불순물을 주입하는 공정을 포함하는 비휘발성 반도체 메모리의 제조방법.
- 비휘발성 반도체 메모리의 제조방법에 있어서, 제1도전형의 반도체 기판상에 제1절연막을 형성하는 공정; 제1구멍을 갖는 제1레지스트 패턴을 마스크로 사용하여 상기 반도체 기판에 제2도전형의 불순물을 주입함으로써 드레인 확산층을 형성하는 공정; 터널영역에 대응하는 제2구멍을 갖는 제2레지스트 패턴을 마스크로 사용하여 게이트절연막을 형성하고 상기 제2구멍아래에 위치된 제1절연막의 일부를 제거하는 공정; 상기 제2레지스트 패턴의 제거후 상기 반도체 기판상에 제2절연막을 형성함으로써 상기 제1절연막이 제거된 터널영역에 터널 절연막을 형성하는 공정; 상기 터널 절연막이 형성된 터널영역을 커버하도록 패터닝하여 소정 폭을 갖는 제1도전층을 형성하는 공정; 상기 제1도전층을 마스크로 사용하여 상기 반도체 기판에 제2도전형의 불순물을 주입함으로써 상기 드레인 확산층과 접촉하여 소스 확산층을 형성하는 공정; 제3절연막을 형성하는 공정; 및 패터닝에 의해 상기 제3절연막상에 제2도전층을 형성하는 공정을 포함하는 비휘발성 반도체 메모리의 제조방법.
- 비휘발성 반도체 메모리의 제조방법에 있어서, 제1도전형의 반도체 기판상에 제1절연막을 형성하는 공정; 터널영역에 대응하는 구멍을 갖는 레지스트 패턴을 마스크로 사용하여 상기 반도체 기판에 제2도전형의 불순물을 주입함으로써 드레인 확산층을 형성하는 공정; 레지스트 패턴을 마스크로 사용하여 제1절연막의 일부를 제거하는 공정; 상기 레지스트 패턴의 제거후 상기 반도체 기판상에 제2절연막을 형성함으로써 상기 제1절연막 제거된 터널영역에 터널 절연막을 형성하는 공정; 상기 터널 절연막이 형성된 터널영역을 커버하도록 패터닝하여 소정 폭을 갖는 제1도전층을 형성하는 공정; 상기 제1도전층을 마스크로 사용하여 상기 반도체 기판에 제2도전형의 불순물을 주입함으로써 상기 드레인 확산층과 접촉하여 소스 확산층을 형성하는 공정; 제3절연막을 형성하는 공정; 및 패터닝에 의해 상기 제3절연막상에 제2도전층을 형성하는 공정을 포함하는 비휘발성 반도체 메모리의 제조방법.
- 비휘발성 반도체 메모리의 제조방법에 있어서, 제1도전형의 반도체 기판상에 제1절연막을 형성하는 공정; 패터닝에 의해 상기 제1절연막상에 제1폭을 갖는 제1질화막을 형성하는 공정; 상기 제1질화막을 산화막으로 피복한 다음 상기 제1질화막의 양측벽상에 스페이서를 형성하는 공정으로, 양 측벽의 일방의 스페이서가 터널영역을 규정하는 부분에 대응하는, 공정; 마스크로서 상기 측벽상의 스페이서와 제1질화막을 사용하여 제2도전형의 불순물을 주입하여 확산층을 형성하는 공정; 상기 제1질화막의 타방 측벽상의 스페이서를 제거하는 공정; 마스크로서 상기 스페이서와 제1질화막을 사용하여 선택적으로 상기 제1절연막보다 두꺼운 두께를 갖는 제2절연막을 형성하는 공정; 상기 제1질화막의 양 측벽의 일방의 스페이서와 이 스페이서 아래에 위치된 제1절연막의 일부를 제거하는 공정; 타방 측벽상의 스페이서와 상기 제1절연막의 일부가 제거된 영역에 열산화막을 형성하는 공정; 상기 제1질화막을 제거하는 공정; 상기 열산화막을 제거하는 공정; 상기 열산화막이 제거된 영역에 터널 절연막을 형성하여 터널영역을 형성하는 공정; 및 터널영역을 커버하도록 부유게이트를 형성하는 공정을 포함하는 비휘발성 반도체 메모리의 제조방법.
- 제1항에 있어서, 기입 및 소거는 터널전류를 사용하여 행해지며, 상기 메모리는, 반도체 기판상에 매트릭스형태로 형성되고 복수의 블럭으로 분할된 복수의 메모리셀; 제1방향으로 배열된 상기 메모리셀의 제어 게이트들을 접속함으로써 형성되는 워드라인; 상기 제1방향에 직교하는 제2방향으로 상기 제1방향에 인접하는메모리셀들간에 형성된 확산층들을 접속함으로써 형성된 제1비트라인; 소정 수의 제1비트라인에 대응하여 제공된 제2비트라인; 및 상기 제1비트라인을 대응하는 제2비트라인에 접속하기 위해 제1비트라인의 각각에 대응하여 제공된 선택적 트랜지스터를 포함하며, 상기 선택적 트랜지스티는 선택된 블록의 제1비트라인을 대응하는제2비트라인에 전기적으로 접속되고 선택된 블록이외의 블록의 제1비트라인을 플로팅상태로 하여, 모든 블록에 대해 소거동작을 행하는 비휘발성 반도체 메모리.
- 제12항에 있어서, 상기 반도체 기판의 하나의 웰영역내에 복수의 블록이 형성되는 비휘발성 반도체 메모리.
- 반도체 기판상에 매트릭스형태로 형성되고, 복수의 블록으로 분할된 복수의 메모리셀; 제1방향으로 인접하는 메모리셀들의 제어 게이트를 접속함으로써 형성되는 워드라인; 상기 제1방향에 직교하는 제2방향으로 상기 제1방향에 인접하는 메모리셀들간에 형성된 확산층들을 접속함으로써 형성되는 제1비트라인; 소정 수의 상기 제1비트라인에 대응하여 제공된 제2비트라인; 및 상기 제1비트라인을 대응하는 제2비트라인에 접속하기 위해 제1비트라인의 각각에 대응하여 제공된 선택적 트랜지스터를 포함하는 비휘발성 반도체 메모리의 제조방법으로서, 상기 방법은, 선택된 블록의 제1비트라인을 대응하는 제2비트라인에 전기적으로 접속하고, 상기 선택적 트랜지스터를 제어하여, 선택된 블록이외의 블록의 제1비트라인을 플로팅상태로 하는 스텝; 상기 제1비트라인 및 반도체 기판에 소정의 부의 전압을 인가하는 스텝; 상기 선택된 블록의 워드라인에 소정의 정의 전압을 인가하고, 선택된 블록이외의 블록의 워드라인에 접지전압을 인가하는 스텝; 및 터널전류를 사용하여 선택된블록의 메모리셀의 데이타를 연속적으로 소거하는 스텝을 포함하는 비휘발성 반도체 메모리의 구동방법.
- 반도체 기판상에 매트릭스형태로 형성된 복수의 메모리셀; 제1방향으로 인접하는 메모리셀들의 제어 게이트를 접속함으로써 형성되는 워드라인; 상기 제1방향에 직교하는 제2방향으로 상기 제1방향에 인접하는 메모리셀들간에 형성된 확산층들을 접속함으로써 형성되는 제1비트라인; 소정 수(N)의 제1비트라인에 대응하여 제공된 제2비트라인; 상기 제1비트라인을 대응하는 제2비트라인에 접속하기 위해 제1비트라인의 각각에 대응하여 제공된 선택적 트랜지스터; 및 상기 N개의 선택적 트랜지스터를 별도로 제어하기 위한 신호선을 포함하는 비휘발성 반도체 메모리의 구동방법으로서, 상기 방법은 (a) 워드라인을 선택하는 스텝; (b) 데이타가 기입될 메모리셀의 드레인과 접속되는 제2비트라인에 소정 전위를 공급하는 스텝; (c) 신호선의 하나를 제어하여 대응하는 선택적 트랜지스터가 도통되도록 하여 상기 N개의 제1비트라인 중 하나를 선택하여 제2비트라인에 접속되도록 하고, 이 선택된 워드라인 및 상기 제2비트라인에 접속된 제1비트라인에 접속되는 메모리셀에 상기 선택된 제2비트라인상의 데이타를 기입하는 스텝; 및 (d) 상기 스텝(c)를 반복하여, 상기 선택된 제2비트라인에 대응하는 N개의 제1비트라인과 상기 선택된 워드라인에 접속되는 모든 N개의 메모리셀에 데이타를 기입하는 스텝을 포함하는 비휘발성 반도체 메모리의 구동방법.
- 반도체 기판상에 매트릭스형태로 형성되고, 복수의 블록으로 분할된 복수의 메모리셀; 제1방향으로 인접하는 메모리셀들의 제어 게이트를 접속함으로써 형성되는 워드라인; 상기 제1방향에 직교하는 제2방향으로 제1방향에 인접하는 메모리셀들간에 형성된 확산층들을 접속함으로써 형성되는 제1비트라인; 소정 수의 상기 제1비트라인에 대응하여 제공된 제2비트라인; 및 상기 제1비트라인을 대응하는 제2비트라인에 선택적으로 접속하기 위해 제1비트라인의 각각에 대응하여 제공된 선택적 트랜지스터를 포함하는 비휘발성 반도체 메모리의 구동방법으로서, 상기 방법은, 데이타의 독출을 행하는 메모리셀에 접속된 워드라인에 소정 전압을 인가하는 스텝; 및 데이타의 독출을 행하는 메모리셀의 소스 확산층에 접속된 제1비트라인중 하나에 소정 전압을 인가하고,플로팅 상태하에 상기 제1비트라인중 하나를 통해 상기 제1비트라인중 하나와 평행하게 존재하는 다른 제1비트라인에 동일한 소정 전압을 인가하는 스텝을 포함하는 비휘발성 반도체 메모리의 구동방법.
- 반도체 기판상에 매트릭스형태로 형성되고, 각각, 상기 반도체 기판상에 형성된 제1절연막, 상기 제1절연막상에 형성된 부유게이트, 그 사이에 협지된 제2절연막을 통해 상기 부유게이트상에 형성된 제어 게이트, 소스 확산 영역 및 드레인 확산 영역을 포함하는, 복수의 메모리셀; 제1방향으로 인접하는 두개의 메모리셀 사이에 위치된 상기 반도체 기판의 일부에 형성되고, 상기 두 메모리셀중 하나에 대한 상기 드레인 확산 영역 및 다른 메모리셀에 대한 소스 확산 영역을 포함하는 확산층; 상기 제1방향으로 배열된 메모리셀들의 제어게이트들을 접속함으로써 형성되는 워드라인; 및 상기 제1방향에 실질적으로 직교하는 제2방향으로 배열된 확산층들을 접속함으로써 형성되는 비트라인을 포함하며, 상기 메모리셀은, 상기 확산층에 소정의 전압이 인가될때 제1절연막을 통해 두 인접한 메모리셀중 하나의 부유게이트와 상기 드레인 확산 영역간에 터널전류가 흐르며, 상기 확산층과 상기 다른 메모리셀의 부유게이트간에는 터널전류가 흐르지 않는 구조를 갖는 비휘발성반도체 메모리의 구동방법으로서, 상기 방법은, 메모리셀에 저장된 데이타를 독출하기 위해 상기 소스 확산층으로부터 메모리셀에 소정 전압을 인가하는 스텝을 포함하는 비휘발성 반도체 메모리의 구동방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16372795 | 1995-06-29 | ||
| JP95-163727 | 1995-06-29 | ||
| JP17728695 | 1995-07-13 | ||
| JP95-177286 | 1995-07-13 | ||
| JP96-164343 | 1996-06-25 | ||
| JP8164343A JPH0992739A (ja) | 1995-06-29 | 1996-06-25 | 不揮発性半導体メモリとその駆動方法及び製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970004027A true KR970004027A (ko) | 1997-01-29 |
| KR100267870B1 KR100267870B1 (ko) | 2000-10-16 |
Family
ID=27322217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960026981A KR100267870B1 (ko) | 1995-06-29 | 1996-06-29 | 비휘발성 반도체 메모리와 그의 구동방법 및 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH0992739A (ko) |
| KR (1) | KR100267870B1 (ko) |
| DE (1) | DE69637913D1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0179791B1 (ko) * | 1995-12-27 | 1999-03-20 | 문정환 | 플래쉬 메모리 소자 및 그 제조방법 |
| JP2004111478A (ja) | 2002-09-13 | 2004-04-08 | Sharp Corp | 不揮発性半導体記憶装置およびその製造方法 |
| KR100546407B1 (ko) | 2004-04-30 | 2006-01-26 | 삼성전자주식회사 | Ｅｅｐｒｏｍ 셀 제조방법 |
| US7120059B2 (en) * | 2004-07-06 | 2006-10-10 | Macronix International Co., Ltd. | Memory array including multiple-gate charge trapping non-volatile cells |
-
1996
- 1996-06-25 JP JP8164343A patent/JPH0992739A/ja active Pending
- 1996-06-28 DE DE69637913T patent/DE69637913D1/de not_active Expired - Lifetime
- 1996-06-29 KR KR1019960026981A patent/KR100267870B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69637913D1 (de) | 2009-06-10 |
| JPH0992739A (ja) | 1997-04-04 |
| KR100267870B1 (ko) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100271407B1 (ko) | 불휘발성 반도체 메모리와 그 제조방법 및 사용 방법 | |
| KR960016802B1 (ko) | 불휘발성 반도체 기억 장치 | |
| US4355375A (en) | Semiconductor memory device | |
| KR0144895B1 (ko) | 불휘발성 기억장치의 제조방법 | |
| JP2007027766A (ja) | ３−トランジスタメモリセルを有する不揮発性メモリ素子及びその製造方法 | |
| KR100271944B1 (ko) | 반도체 기억 장치 | |
| US7180788B2 (en) | Nonvolatile semiconductor memory device | |
| JP2967346B2 (ja) | 不揮発性メモリ装置の製造方法 | |
| KR19990029162A (ko) | 불휘발성 반도체 기억장치 | |
| KR920000137A (ko) | 불휘발성 반도체기억장치 | |
| KR100244292B1 (ko) | 비휘발성 메모리 소자의 제조방법 | |
| JPH07226490A (ja) | 半導体装置 | |
| JP3474758B2 (ja) | 不揮発性半導体記憶装置 | |
| KR20000035702A (ko) | 불휘발성 반도체 메모리 및 그 제조방법 | |
| KR0169510B1 (ko) | 불휘발성 반도체 기억 장치 및 그의 제조 방법 | |
| KR970004027A (ko) | 비휘발성 반도체 메모리와 그의 구동방법 및 제조방법 | |
| KR100485502B1 (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| KR100475092B1 (ko) | 제조 공정이 간단한 이이피롬(ｅｅｐｒｏｍ) 소자 및 그제조 방법 | |
| JP2975826B2 (ja) | 不揮発性半導体メモリ装置及びその製造方法 | |
| JP3540881B2 (ja) | 不揮発性半導体記憶装置の書き込み方法 | |
| KR100277886B1 (ko) | 비휘발성메모리장치및그제조방법 | |
| KR100244276B1 (ko) | 비휘발성 메모리 소자의 어레이 및 그의 제조방법 | |
| JP2001094063A (ja) | リードオンリメモリおよびその製造方法 | |
| JP3631562B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR100885779B1 (ko) | 플래시 메모리 소자의 고전압 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120621 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20130621 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |