KR910019440A - 직교 출력 클록을 갖는 디지탈식 텔레비젼 신호처리회로 - Google Patents

직교 출력 클록을 갖는 디지탈식 텔레비젼 신호처리회로 Download PDF

Info

Publication number
KR910019440A
KR910019440A KR1019910005273A KR910005273A KR910019440A KR 910019440 A KR910019440 A KR 910019440A KR 1019910005273 A KR1019910005273 A KR 1019910005273A KR 910005273 A KR910005273 A KR 910005273A KR 910019440 A KR910019440 A KR 910019440A
Authority
KR
South Korea
Prior art keywords
signal
phase
processing circuit
clock
read
Prior art date
Application number
KR1019910005273A
Other languages
English (en)
Other versions
KR100204431B1 (ko
Inventor
메흐르 가르트 쇵크
쥬르겐 데소르 한스
Original Assignee
호르스트 에프. 예니쉬 볼프강 사우어
도이취 아이티티 인더스트리스 게젤샤프트 미트 베쉬랭크터 하프퉁
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 호르스트 에프. 예니쉬 볼프강 사우어, 도이취 아이티티 인더스트리스 게젤샤프트 미트 베쉬랭크터 하프퉁 filed Critical 호르스트 에프. 예니쉬 볼프강 사우어
Publication of KR910019440A publication Critical patent/KR910019440A/ko
Application granted granted Critical
Publication of KR100204431B1 publication Critical patent/KR100204431B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation
    • H04N9/475—Colour synchronisation for mutually locking different synchronisation sources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Synchronizing For Television (AREA)

Abstract

내용 없음

Description

직교 출력 클록을 갖는 디지탈식 텔레비젼 신호처리회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 디지탈식 텔레비젼 신호 처리 회로의 블록도, 제2도는 스큐 값의 결정을 설명하기 위한 도면, 제3도는 합성 컬러 신호의 4개 화선을 나타낸 도면.

Claims (9)

  1. 샘플링 클록인 제1클록신호(t1)의해 디지탈화된 합성 컬러 신호(F)용으로서, 수평 펄스(H)를 발생하기 위한 제1및 제2위상 로크 루프(PLL1, PLL2)와, 스큐 값에 의해 휘도 및 컬러 값(Y, U, V)의 순수 데이타 관련 위상 보정을 행하기 위한 스큐 필터(Sf)를 포함하는데, 상기 스큐 필터(Sf)는 큰 위상차를 보정하는 조정 가능한 지연 장치(g)와 함께 직교 필터(rf)를 형성하고, 제1위상 로크 루프(PLL1)의 필터링된 위상차 값은 2개의 범위로 분리되어 그 저차 비트(1)은 스큐값(SK)을 형성하고 그 고차 비트(m)는 샘플링 주기(T)의 정수 배수(N)형성하며, 상기 배수(N)는 제어장치(a1)에 의해 조정 가능 지연 장치(g)의 지연을 조정하는 디지탈식 텔레비젼 신호 처리 회로에 있어서, 상기 직교 필터(rf)의 출력은 기입 어드레스가 기입 어드레스 발생기(a2)에 의해 발생되고개시 어드레스가 제1클록 신호(t1)를 기입 신호로 사용하여 제1위상 로크 루프(PLL1)에서 형성된 수평 기준 클록(hr)에 의해 트리거되는 이중 포트 판독/기입 메모리(r)의 데이타 입력단에 연결되고, 클록 위상 시프터(dt)에 의해 제1클록 신호(t1)로부터 유도된 제2클록 신호(t2)가 상기 이중 포트 판독/기입 메모리(r)의 판독 클록으로서 사용되고, 클록 위상 시프터(dt)의 제어 입력에는 제2클록 신호(t2)를 플라이백 펄스(fl)에 동기시키기 위해 플라이백 신호(fl')가 공급되며, 이중 포트 판독/기입 메모리(r)의 판독 어드레스는 개시 어드레스가 플라이백 신호(fl')에 의해 트리거되는 판독 어드레스 발생기(a3)에 의해 발생되고, 제2위상 로크 루프(PLL2)는 로크 발진기(O3)를 구비한 주파수 및 위상 제어 시스템을 포함하고, 상기 시스템은 수평 기준 클록(hr)에 소결합되어 플라이백 신호(fl')의 임시 위치에 따라 수평 펄스(H)의 위상을 보정하는 것을 특징으로 하는 디지탈식 텔레비젼 신호 처리 회로.
  2. 제1항에 있어서, 상기 이중 포트 판독/기입 메모리(r) 및/또는 조정 가능한 지연장치(g)는 기입 기능 및 판독 기능이 이중 포토 제어(이중 포토 RAM)에 의해 서로 분리되는 랜덤 액세스 반도체 메모리 장치로 구성되는 것을 특징으로 하는 디지탈식 텔레비젼 신호 처리 회로.
  3. 제1항에 있어서, 조정 가능한 지연 장치(g)는 제1클록 신호(t1)에 의해 제어되고 단(stage)의 수가 적어도 보정되어질 지터 합성 컬러 신호(F)의 샘플링 주기의 배수(N)의 최대수의 두배와 같은 시프트 레지스트이고, 조정 가능한 지연 장치(g)의 제어 장치는 보정 되어질 양 또는 음의 주기 배수(N)에 의존하여 데이타 워드가 기준 어드레스로부터 계수되기 이전 또는 이후에 각각 N개의 시프트 레지스터단에 기입되게 하는 제1어드레스 발생기(a1)인 것을 특징으로 하는 디지탈식 텔레비젼 신호 처리 회로.
  4. 제1항에 있어서, 이중 포트 판독/기입 메모리(r)는 적어도 보상되어질 위상 편차의 시간에 대한 데이타를 기억하는 FIFO(선입선출)메모리인 것을 특징으로 하는 디지탈식 텔레비젼 신호 처리 회로.
  5. 제1항에 있어서, 이중 포트 판독/기입 메모리(r)는 하나의 텔레비젼 화선의 데이타를 기억하는 FIFO메모리이고 기입 어드레스 발생기(a2)는 개시 어드레스가 수평 기준 클록(hr)에 동기되는 기입 포인터로서 사용되며, 판독 어드레스 발생기(a3)는 개시 어드레스가 플라이백 신호(fl')에 동기되는 판독 포인터로서 사용되는 것을 특징으로 하는 디지탈식 텔레비젼 신호 처리 회로.
  6. 제1항에 있어서, 직교필터(rf)의 출력은 직교 데이타 인터 페이스로서 사용 되는 것을 특징으로 하는 디지탈식 텔레비젼 신호 처리 회로.
  7. 제6항에 있어서, 적어도 하나의 비데오 신호원으로부터의 직교 휘도 및 컬러 신호를 처리하는 신호 처리장치(sp)는 직교 필터(rf)와 이중 포트/기입 메모리(r) 사이에 개재되는 것을 특징으로 하는 디지탈식 텔레비젼 신호 처리 회로.
  8. 제1항에 있어서, 최대 위상 지터 값이 하나의 샘플링 주기(T)보다 적은 합성 컬러 신호(f)를 위하여 직교 필터(rf)는 스큐 필터(sf)만을 포함하고 조정 가능한 지연 장치(g)는 포함하지 않는 것을 특징으로 하는 디지탈식 텔레비젼 신호 처리 회로.
  9. 제1항에 있어서, 제1위상 로크 루프(PLL1)내의 가변 주파수 발진기(O2) 및/또는 제2위상 로크 루프(PLL2)내의 로크 발진기(O3)는 타이밍 장치가 주기적으로 오버플로우되는 축적기인 디지탈 발진기인 것을 특징으로 하는 디지탈식 텔레비젼 신호 처리 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910005273A 1990-04-06 1991-04-02 직교 출력 클록을 갖는 디지탈식 텔레비젼 신호 처리 회로 KR100204431B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4011241.1 1990-04-06
DE4011241A DE4011241B4 (de) 1990-04-06 1990-04-06 Digitale Fernsehsignalverarbeitungsschaltung mit orthogonalem Ausgangstakt

Publications (2)

Publication Number Publication Date
KR910019440A true KR910019440A (ko) 1991-11-30
KR100204431B1 KR100204431B1 (ko) 1999-06-15

Family

ID=6403949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005273A KR100204431B1 (ko) 1990-04-06 1991-04-02 직교 출력 클록을 갖는 디지탈식 텔레비젼 신호 처리 회로

Country Status (5)

Country Link
US (1) US5150201A (ko)
EP (1) EP0450445B1 (ko)
JP (1) JP3105287B2 (ko)
KR (1) KR100204431B1 (ko)
DE (2) DE4011241B4 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04306975A (ja) * 1991-04-04 1992-10-29 Matsushita Electric Ind Co Ltd ジッター補正回路
JPH0591485A (ja) * 1991-09-27 1993-04-09 Sanyo Electric Co Ltd クローズドキヤプシヨン放送受信装置
US5227881A (en) * 1991-11-04 1993-07-13 Eastman Kodak Company Electronic adjustment of video system parameters
DE4233368C1 (ko) * 1992-10-05 1993-04-29 Loewe Opta Gmbh, 8640 Kronach, De
US5335074A (en) * 1993-02-08 1994-08-02 Panasonic Technologies, Inc. Phase locked loop synchronizer for a resampling system having incompatible input and output sample rates
US5404173A (en) * 1993-03-10 1995-04-04 Brooktree Corporation Method to synchronize video modulation using a constant time base
JP3133885B2 (ja) * 1993-12-24 2001-02-13 富士通株式会社 Ｐｌｌ回路を有する信号処理装置
US5455530A (en) * 1994-03-09 1995-10-03 Cray Computer Corporation Duty cycle control circuit and associated method
US5600379A (en) * 1994-10-13 1997-02-04 Yves C. Faroudia Television digital signal processing apparatus employing time-base correction
US5784120A (en) * 1996-05-31 1998-07-21 Analog Devices, Inc. Video decoder adapted to compensate for time variations between successive horizontal/vertical synchronization pulses
US6542150B1 (en) * 1996-06-28 2003-04-01 Cirrus Logic, Inc. Method and apparatus for asynchronous display of graphic images
GB9720811D0 (en) * 1997-09-30 1997-12-03 Sgs Thomson Microelectronics Dual port buffer
DE69804431T2 (de) * 1997-12-22 2002-12-12 Koninkl Philips Electronics Nv Ausgangszeitbasiskorrelator
JP3270406B2 (ja) * 1998-12-08 2002-04-02 エヌイーシーマイクロシステム株式会社 ポジション制御回路
US6967688B1 (en) * 2001-07-13 2005-11-22 National Semiconductor Corporation Method and apparatus that reduces jitter in a display by providing temporal hysteresis
GB0212430D0 (en) * 2002-05-29 2002-07-10 Snell & Wilcox Ltd Video signal processing
JP2004165772A (ja) * 2002-11-11 2004-06-10 Matsushita Electric Ind Co Ltd ビデオ信号伝送装置
US10102892B1 (en) * 2017-06-01 2018-10-16 Intel Corporation RAM-based shift register with embedded addressing

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT347511B (de) * 1977-02-22 1978-12-27 Philips Nv Schaltungsanordnung zur digitalen korrektur von zeitbasisfehlern eines fernsehsignals
JPS6043707B2 (ja) * 1978-03-08 1985-09-30 株式会社東京放送 位相変換装置
DE3041898A1 (de) * 1980-11-06 1982-06-09 Robert Bosch Gmbh, 7000 Stuttgart Synchronisiersystem fuer fernsehsignale
JPS5923994A (ja) * 1982-07-30 1984-02-07 Toshiba Corp デジタルテレビジヨン受像機
JPS59164918U (ja) * 1983-04-21 1984-11-05 ソニー株式会社 ビデオ信号及びデイジタル信号の再生装置
JPS6079895A (ja) * 1983-10-06 1985-05-07 Nec Corp デイジタルメモリカラ−フレ−ミング回路
EP0160398A3 (en) * 1984-03-28 1988-03-30 Matsushita Electric Industrial Co., Ltd. Signal processing apparatus
KR900001769B1 (ko) * 1984-06-26 1990-03-19 가부시끼가이샤 히다찌세이사꾸쇼 영상신호 재생장치의 스큐왜곡 보정회로
US4612568A (en) * 1984-11-05 1986-09-16 Rca Corporation Burst-to-line-locked clock digital video signal sample rate conversion apparatus
DE3482088D1 (de) * 1984-11-16 1990-05-31 Itt Ind Gmbh Deutsche Interface-schaltung in einem farbfernsehempfaenger zum anschluss eines home-computers.
US4646151A (en) * 1985-02-01 1987-02-24 General Electric Company Television frame synchronizer with independently controllable input/output rates
JPS62206976A (ja) * 1986-03-06 1987-09-11 Pioneer Electronic Corp ビデオメモリ−の制御装置
JP2592810B2 (ja) * 1986-09-30 1997-03-19 株式会社東芝 サンプルレート変換回路
JPH0832059B2 (ja) * 1987-03-09 1996-03-27 株式会社日立製作所 ディジタルテレビジョン信号処理装置
JPH01272277A (ja) * 1988-04-22 1989-10-31 Pioneer Electron Corp 時間軸補正装置

Also Published As

Publication number Publication date
DE4011241B4 (de) 2005-06-02
DE4011241A1 (de) 1991-10-10
US5150201A (en) 1992-09-22
KR100204431B1 (ko) 1999-06-15
JPH04227391A (ja) 1992-08-17
EP0450445B1 (de) 1998-05-27
JP3105287B2 (ja) 2000-10-30
EP0450445A2 (de) 1991-10-09
EP0450445A3 (en) 1993-06-16
DE59108993D1 (de) 1998-07-02

Similar Documents

Publication Publication Date Title
KR910019440A (ko) 직교 출력 클록을 갖는 디지탈식 텔레비젼 신호처리회로
KR890004576A (ko) 클럭신호 발생시스템
JPH04275784A (ja) 映像信号切り換え装置
KR0139197B1 (ko) 디지탈 위상 고정 루프 회로
JPH071423B2 (ja) パルス発生回路
JPH08307730A (ja) 同期信号発生回路
JPH04142649A (ja) メモリ装置
US4970596A (en) Pseudo line locked write clock for picture-in-picture video applications
KR100290845B1 (ko) 평판디스플레이시스템의동기신호처리장치
JPH07307727A (ja) データ信号のサンプリング方法及びその回路
JPH0628382B2 (ja) 垂直同期信号作成回路
JP2522193B2 (ja) 水平同期信号変換装置
JPH0523018Y2 (ko)
JP2514184B2 (ja) デイジタルコンバ−ゼンス補正装置
JPH0254680A (ja) 画像信号用同期回路
JPH0214618A (ja) デジタルｐｌｌ回路
KR960011307B1 (ko) 자화면 위치 설정회로
JPS61280138A (ja) ブロツク化デ−タのブロツク同期補正方式
JPH0311394A (ja) パーソナルコンピュータの同期合わせ回路
JP2000244768A (ja) 映像信号処理回路
JPH0340667A (ja) ビデオ信号の同期回路
JPH01190043A (ja) クロック再生回路
JPH0792929A (ja) デジタルコンバーゼンス回路
JPH0722414B2 (ja) クロツクジツタ補正回路
JPS63212285A (ja) 発振回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20070323

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee