KR910019332A - 입/출력 보호회로와 그 반도체 장치 - Google Patents

입/출력 보호회로와 그 반도체 장치 Download PDF

Info

Publication number
KR910019332A
KR910019332A KR1019910006777A KR910006777A KR910019332A KR 910019332 A KR910019332 A KR 910019332A KR 1019910006777 A KR1019910006777 A KR 1019910006777A KR 910006777 A KR910006777 A KR 910006777A KR 910019332 A KR910019332 A KR 910019332A
Authority
KR
South Korea
Prior art keywords
impurity diffusion
input terminal
external connection
terminal
resistor
Prior art date
Application number
KR1019910006777A
Other languages
English (en)
Other versions
KR950003910B1 (ko
Inventor
도오루 미즈다니
오사무 고바야시
구니히꼬 고오또오
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR910019332A publication Critical patent/KR910019332A/ko
Application granted granted Critical
Publication of KR950003910B1 publication Critical patent/KR950003910B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음

Description

입/출력 보호회로와 그 반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 관계 아날로그 전압출력회로의 회로도, 제 2 도는 집적회로칩위에 제 1 도에 도시된 저항의 패턴을 보여주는 도, 제 3 도는 본 발명의 제 1 바람직한 실시예에 따른 입출력 보호회로를 구비한 전압 폴로워(follower) 회로의 회로도.

Claims (16)

  1. 제 1 보호수단(13)을 구비하고, 내부회로의 신호출력단자(OT)와 외부접속단자(11) 사이에 연결되며, 상기 외부접속단자에 인가되는 불규칙한 전압이 신호출력단자에 입력되는 것을 방지하는 보호회로에 있어서, 상기 보호회로가 제 2 보호수단(14)을 구비하고, 상기 내부회로의 신호입력 단자(IN(-))와 상기 외부접속단자 사이에 연결되며 상시 외부접속단자에 인가된 상기 불규칙한 전압이 신호입력단자에 입력되는 방지하고, 상기 신호입력 단자가 상기 제 1 보호수단을 지나서 상기 신호출력단자에 작용적으로 연결되고 상기 출력단자의 임피스던보다 큰 임피던스를 갖는 것을 특징으로 하는 보호회로.
  2. 제 1 항에 있어서, 상기 제 2 보호수단이 상기 외부접속단자와 상기 신호입력단자 사이에 연결되는 저항(R21); 상기 저항에 연결된 캐소우드 및 소정의 전압(GND)을 입력하도록 연결될 수 있는 애노우드를 구비한 다이오드(D21)로 구성되는 것을 특징으로 하는 보호회로.
  3. 제 1 항에 있어서, 상기 제 2 보호수단이 상기 외부접속단자와 상기 신호입력단자 사이에 연결되는 저항(R22); 및 소정의 전압(Vcc)을 입력하도록 연결될 수 있는 캐소우드와 상기 저항에 연결된 애노우드를 구비한 다이오드(22)로 구성되는 것을 특징으로 하는 보호회로.
  4. 제 1 항에 있어서, 상기 제 2 보호수단이 상기 외부접속단자와 상기 신호입력단자 사이에 연결되는 제1저항(R21) 및 제 2 저항(R22); 상기 제 1 저항에 연결된 캐소우드 및 소정의 제 1 전압(GND)을 입력하도록 연결될 수 있는 애노우드를 구비한 제 1 다이오드(D21); 및 소정의 제 2 전압(Vcc)을 입력하도록 연결될 수 있는 캐소우드 및 상기 제 2 저항에 연결된 애노우드를 구비한 제 2 다이오드로 구성되는 것을 특징으로 하는 보호회로.
  5. 제 1 항에 있어서, 상기 제 2 보호수단이 상기 외부접속단자와 상기 신호입력단자 사이에 연결되는 제 1 저항소자(R11-R12;R31-R3m)을 구비하고; 상기 제 2 보호수단이 상기 외부접속단자와 상기 신호입력단자 사이에 연결되는 제 2 저항소자(R21,R22;R41-R4n)를 구비하며; 상기 제 2 저항소자가 상기 제 1 저항소자의 저항보다 큰 저항을 갖는 것을 특징으로 하는 보호회로.
  6. 제 1 항에 있어서, 상기 제 1 보호수단이 상기 외부접속단자와 상기 신호입력단자 사이에 직렬로 연결된 제 1 저항(R11) 및 제 2 저항(R12); 상기 제 1 저항에 연결된 캐소우드 및 소정의 제 1 전압(GND)에 입력하도록 연결될 수 있는 애노우드를 구비한 제 1 다이오드(D11);및 소정의 제 2 전압을 입력하도록 연결될 수 있는 캐소우드 및 상기 제 2 저항에 연결되는 애노우드를 구비한 제 2 다이오드(D12)를 구비하는 것을 특징으로 하는 보호회로.
  7. 제 1 항에 있어서, 상기 내부회로가 제 1 입력단자(in(-1))를 갖는 연산 증폭기, 제 2 입력단자(in(+)) 및 출력단자(OT)를 구비하고; 상기 제 1 입력단자와 상기 제 2 입력단자중 하나가 상기 신호입력단자에 대응하며; 상기 제 1 입력단자와 상기 제 2 입력단자중 나머지 하나가 소정의 입력 신호를 수신하고; 및 상기 연산증폭기의 상기 출력단자가 상기 신호출력단자에 대응것을 특징으로 하는 보호회로.
  8. 제 7 항에 있어서, 상기 연산증폭기가 상기 신호입력단자처럼 작용하는 베이스(B1)를 갖는 바이폴라 트랜지스터(Q1)를 구비하는 것을 특징으로 하는 보호회로.
  9. 제 7 항에 있어서, 상기 연산증폭기가 상기 신호입력단자처럼 작용하는 게이트를 갖는 전계효과 트랜지스터(T1)를 구비하는 것을 특징으로 하는 보호회로.
  10. 제 1 보호수단(13)을 구비하고, 내부회로의 신호입력단자(OT)와 외부접속단자(11)사이에 접속되며, 상기 외부접속단자에 인가되는 불규칙한 전압이 신호입력단자에 입력되는 것을 방지하는 반도체 집적회로장치에 있어서, 상기 보호회로가 제 2 보호수단(14)을 구비하고, 상기 내부회로의 신호입력단자(IN(-))와 상기 외부접속단자사이에 연결되며, 상기 외부접속단자에 인가되는 상기 불규칙한 전압이 신호입력단자에 입력되는 것을 방지하고, 상기 제 1 및 제 2 보호수단을 통해 상기 신호출력단자에 작용적으로 연결되고, 상기 신호출력단자의 임피던스보다 큰 임피던스를 가지는 상기 신호 입력단자에 있어서, 상기 제 2 보호수단이; 제 1 도전형(N)을 갖는 반도체 기판(25); 상기 반도체 기판에 형성되고, 상기 제 1 도전형(P)과 상이한 제 2도전형을 갖는 불순물 확산영역(P2, P12); 상기 불순물 확산영역과 접촉하고 사이 외부접속단자에 연결되는 제 1 상호연결선(H1,H11); 및 상기 불순물 확산영역과 접촉하고 상기 신호입력단자에 전기적으로 연결되는 제 2 상호연결선(H4,H5,H6,H14,H15)으로 구성되고, 상기 불순불 확산영역이 저항(R21)을 형성하고; 상기 반도체 기판과 상기 불순물 확산영역 사이의 접합이 다이오드를 형성하는 것을 특징으로 하는 반도체 집적회로장치.
  11. 제 10항에 있어서, 상기 제 2 보호수단이; 제 1 도전형(14)을 갖는 반도체 기판(25); 상기 반도체 기판내에 형성되고, 상기 제 1 도전형과 상이한 제 2 도전형(P)을 갖는 웰영역(41); 상기 반도체 기판내에 형성되는 불순물 확산영역(N2,N12); 상기 불순물 확산영역과 접촉하고 상기 외부접속단자에 연결되는 제 1 상호연결선(H1,H4; H11,H14); 및 상기 불순물 확산영역과 접촉하고 상기 외부접속단자에 연결되는 제 2 상호연결선(H5,H6,H15)으로 구성되고, 상기 불순물 확산영역이 저항(R22)을 형성하고; 상기 웰 영역과 상기 불순불 확산영역 사이의 다이오드(D22)를 형성하는 것을 특징으로 하는 반도체 집적회로 장치.
  12. 제 10항에 있어서, 상기 제 2 보호수단이; 제 1 도전형을 갖는 반도체 기판(25); 상호 상이한 도전형을 갖는 제 1 불순물 확산영역(P2,P12) 및 제 2 불순물 확산영역(N2,N12); 상기 반도체 기판에 형성되고, 상기 제 1 도전형과 상이한 제 2 도전형을 가지는 웰 영역(41)을 구비하며, 상기 제 1 및 제 2 불순물 확산영역중 하나가 상기 웰 영역에 형성되며, 상기 제 1 및 제 2 불순물 확산영역중 또다른 하나는 상기 반도체 기판에 바로 형성되며; 상기 외부 접속단자와 상기 제 1 불순물 확산영역을 접속하는 제 1 상호 연결선(H1,H11); 상기 제 1 및 제 2 불순물 확산영역을 접속하는 제 2 상호연결선(H4,H4); 및 상기 제 2 불순물 확산영역과 상기 신호입력단자를 전기적으로 연결하는 제 3 상호연결선(H5,H6;H15)을 구비하는 것을 특징으로 하는 반도체 집적 회로장치.
  13. 제 12항에 있어서, 상기 제 1 보호수단이; 상기 상이한 도전층을 갖는 제 3 불순물 확산영역(P1,P11) 및 제 4 불순물 확산영역(N1,N11)을 구비하고, 제 3 및 제 4 불순물 확산영역중 하나가 상기 웰영역에 형성되고, 상기 제 3 및 제 4 불순물 확산영역중의 다른 하나가 상기 제 1 및 제 2 보호수단에 공통으로 구비된 상기 반도체 기판에 직접 형성되고; 상기 외부접속단자와 상기 불순물 확산영역을 접속하는 제 4 상호연결선(H1,H11); 상기 제 3 및 제 4 불순물 확산영역을 접속하는 제 5 상호연결선(H2,H12); 및 상기 제 4 불순물 확산영역과 상기 신호출력단자를 전기적으로 연결하는 제 6 상호연결선(H3,H13)을 구비하는 것을 특징으로 하는 반체 집적회로 장치.
  14. 제 13항에 있어서, 상기 제 1 상호연결선(H1,H11)이 제 4 상호연결선(H1,H11)과 동일한 것을 특징으로하는 반도체 집적회로.
  15. 제 13항에 있어서, 상기 제 1 및 제 2 불순물 확산영역(P2,N2,P12,N12) 각각이 상기 제 3 및 제 4 불순물 확산영역(P1,N1,P11,N11)의 각각의 크기보다큰것을 특징으로 하는 반도체 집적회로장치.
  16. 제 13항에 있어서, 상기 제 1 불순물 확산영역(P2,P12)과 상기 제 3 불순물 확산영역(P1,P11)이 상기 외부접속단자에 근접할 것을 특징으로 하는 반도체 집적회로장치.
    ※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.
KR1019910006777A 1990-04-26 1991-04-26 입/출력 보호회로와 그 반도체 장치 KR950003910B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2111414A JP2838836B2 (ja) 1990-04-26 1990-04-26 半導体集積回路及び半導体集積回路装置
JP2-111414 1990-04-26

Publications (2)

Publication Number Publication Date
KR910019332A true KR910019332A (ko) 1991-11-30
KR950003910B1 KR950003910B1 (ko) 1995-04-20

Family

ID=14560567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910006777A KR950003910B1 (ko) 1990-04-26 1991-04-26 입/출력 보호회로와 그 반도체 장치

Country Status (5)

Country Link
US (1) US5650652A (ko)
EP (1) EP0454091B1 (ko)
JP (1) JP2838836B2 (ko)
KR (1) KR950003910B1 (ko)
DE (1) DE69104642T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1146120A (ja) * 1997-07-25 1999-02-16 Mitsubishi Electric Corp 差動増幅回路
US6309245B1 (en) 2000-12-18 2001-10-30 Powerwave Technologies, Inc. RF amplifier assembly with reliable RF pallet ground
DE10248149B4 (de) * 2002-10-15 2011-09-29 Lantiq Deutschland Gmbh Treiberschaltung mit frequenzabhängiger Signalrückkopplung
US7813093B2 (en) 2008-02-15 2010-10-12 Analog Devices, Inc. Output driver with overvoltage protection
US7957111B2 (en) * 2008-02-15 2011-06-07 Analog Devices, Inc. Differential current output driver with overvoltage protection
JP5550844B2 (ja) * 2009-03-30 2014-07-16 ラピスセミコンダクタ株式会社 半導体集積回路
KR101876439B1 (ko) * 2017-01-02 2018-07-10 동서대학교산학협력단 조립식 블록형 회로설계를 위한 기능형 아날로그 모듈, 그리고 이를 포함하는 조립식 블록형 회로설계 모듈 시스템
WO2022018823A1 (ja) * 2020-07-21 2022-01-27 日本電信電話株式会社 ドライバ回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4066918A (en) * 1976-09-30 1978-01-03 Rca Corporation Protection circuitry for insulated-gate field-effect transistor (IGFET) circuits
NL8100242A (nl) * 1981-01-20 1982-08-16 Philips Nv Overspanningsbeveiliging van een lijncircuit.
JPS6132464A (ja) * 1984-07-24 1986-02-15 Nec Corp Ｃｍｏｓ型集積回路装置
JPS6325976A (ja) * 1986-07-18 1988-02-03 Toshiba Corp 半導体装置の製造方法
JPH0795658B2 (ja) * 1987-07-06 1995-10-11 沖電気工業株式会社 集積回路の保護回路
US4990802A (en) * 1988-11-22 1991-02-05 At&T Bell Laboratories ESD protection for output buffers

Also Published As

Publication number Publication date
EP0454091A3 (en) 1991-11-27
KR950003910B1 (ko) 1995-04-20
EP0454091B1 (en) 1994-10-19
JPH048003A (ja) 1992-01-13
EP0454091A2 (en) 1991-10-30
DE69104642D1 (de) 1994-11-24
US5650652A (en) 1997-07-22
JP2838836B2 (ja) 1998-12-16
DE69104642T2 (de) 1995-05-04

Similar Documents

Publication Publication Date Title
KR950021509A (ko) 보호 트랜지스터를 가진 반도체 장치
KR970055319A (ko) 정전기보호소자
KR950004452A (ko) 반도체 집적회로장치
KR970031339A (ko) 반도체 장치(semiconductor device)
KR910019332A (ko) 입/출력 보호회로와 그 반도체 장치
KR970018596A (ko) 반도체 집적회로 장치
KR960009161A (ko) 반도체 집적회로
KR960035626A (ko) 파워 온 리셋 회로
US7110232B2 (en) Semiconductor circuit with protective circuit
KR970030783A (ko) 반도체 집적 회로를 보호하기 위한 정전 보호 디바이스
JPH01117518A (ja) 半導体装置の出力回路
KR970024162A (ko) 풀업 또는 풀다운 저항을 갖는 반도체 장치(a semiconductor device having pull-up or pull-down resistance)
KR100194569B1 (ko) 다수의 보호 소자를 포함하는 정전기 보호 회로
US6760204B2 (en) Semiconductor integrated circuit device and method for designing the same
KR940020669A (ko) 바이어스 회로(bias circuit)
US20070257316A1 (en) Semiconductor device
KR970003924A (ko) 반도체 장치
KR980006260A (ko) 반도체 장치의 보호 소자
KR940004455B1 (ko) Cmos 반도체 집적 회로 장치
US10283303B2 (en) Fuse circuit and semiconductor integrated circuit device
KR100206707B1 (ko) 반도체 메모리 장치의 지연회로
JP2925287B2 (ja) 半導体装置
KR20100138999A (ko) 비-복사 전류를 제한하기 위한 방법 및 회로
KR950008449B1 (ko) 반도체 기판의 전압 레벨 변동을 방지하기 위한 반도체 집적회로의 출력 유닛
EP0685887B1 (en) A device for selecting design options in an integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080411

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee