JPH0795658B2 - 集積回路の保護回路 - Google Patents
集積回路の保護回路Info
- Publication number
- JPH0795658B2 JPH0795658B2 JP62168013A JP16801387A JPH0795658B2 JP H0795658 B2 JPH0795658 B2 JP H0795658B2 JP 62168013 A JP62168013 A JP 62168013A JP 16801387 A JP16801387 A JP 16801387A JP H0795658 B2 JPH0795658 B2 JP H0795658B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- voltage
- protection
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、集積回路においてその外部接続端子を通して
印加されるサージ電圧を吸収するための集積回路の保護
回路に関するものである。
印加されるサージ電圧を吸収するための集積回路の保護
回路に関するものである。
（従来の技術） 従来、このような分野の技術としては、例えば第２図の
ようなものがあった。以下、その構成を説明する。
ようなものがあった。以下、その構成を説明する。
第２図は従来の集積回路における保護回路の一構成例を
示す回路図である。
示す回路図である。
集積回路１は入力電圧Viを入力する入力端子２、出力電
圧Voを出力する出力端子３、及び外部接続端子４を有
し、その入，出力端子2,3間には主増幅器10が接続され
ている。主増幅器10の出力側には、例えばＰウエルによ
り構成された高い抵抗値を有する抵抗20、及びノードN1
を介してオフセット除去回路であるオフセット除去用増
幅器30の入力側が接続され、さらにそのオフセット除去
用増幅器30の出力側が主増幅器10の入力側に接続されて
いる。また、外部接続端子４には外付けの容量21が接続
されている。
圧Voを出力する出力端子３、及び外部接続端子４を有
し、その入，出力端子2,3間には主増幅器10が接続され
ている。主増幅器10の出力側には、例えばＰウエルによ
り構成された高い抵抗値を有する抵抗20、及びノードN1
を介してオフセット除去回路であるオフセット除去用増
幅器30の入力側が接続され、さらにそのオフセット除去
用増幅器30の出力側が主増幅器10の入力側に接続されて
いる。また、外部接続端子４には外付けの容量21が接続
されている。
ここで、主増幅器10は入力端子２に供給される入力電圧
Viを所定の利得で増幅し、その出力電圧Voを出力端子３
から出力する回路であり、演算増幅器11、及び抵抗12,1
3を備えている。オフセット除去用増幅器30と、抵抗20
及び容量21で構成されるローパスフィルタとは、主増幅
器10の利得が大きい場合に入力電圧Viに含まれる直流オ
フセット電圧及び演算増幅器11内で発生する直流オフセ
ット電圧を除去するためのものであり、そのうちオフセ
ット除去用増幅器30は、ノードN1に直列接続された演算
増幅器31,32と、抵抗33,34とを備え、その演算増幅器32
の出力側のノードN2が主増幅器10中の演算増幅器11の入
力側に接続されている。
Viを所定の利得で増幅し、その出力電圧Voを出力端子３
から出力する回路であり、演算増幅器11、及び抵抗12,1
3を備えている。オフセット除去用増幅器30と、抵抗20
及び容量21で構成されるローパスフィルタとは、主増幅
器10の利得が大きい場合に入力電圧Viに含まれる直流オ
フセット電圧及び演算増幅器11内で発生する直流オフセ
ット電圧を除去するためのものであり、そのうちオフセ
ット除去用増幅器30は、ノードN1に直列接続された演算
増幅器31,32と、抵抗33,34とを備え、その演算増幅器32
の出力側のノードN2が主増幅器10中の演算増幅器11の入
力側に接続されている。
ところが集積回路１に外部接続端子４を設けると、その
外部接続端子４から印加される外部サージ電圧から内部
回路を保護する必要があり、そのためノードN1と外部接
続端子４との間に保護回路40が挿入されている。この保
護回路40は、外部接続端子４とノードN1の間に接続され
た抵抗手段である保護抵抗41と、この保護抵抗41と正電
源電圧Vdd及び負電源電圧Vssの間にそれぞれ接続された
保護ダイオード42,43とで構成されている。保護抵抗41
は、例えばポリシリコンで作られ2KΩ程度の抵抗値を有
している。
外部接続端子４から印加される外部サージ電圧から内部
回路を保護する必要があり、そのためノードN1と外部接
続端子４との間に保護回路40が挿入されている。この保
護回路40は、外部接続端子４とノードN1の間に接続され
た抵抗手段である保護抵抗41と、この保護抵抗41と正電
源電圧Vdd及び負電源電圧Vssの間にそれぞれ接続された
保護ダイオード42,43とで構成されている。保護抵抗41
は、例えばポリシリコンで作られ2KΩ程度の抵抗値を有
している。
次に、動作を説明する。
先ず、保護回路40を無視してノードN1と外部接続端子４
とが短絡されているものと考えると、入力端子２に供給
された入力電圧Viは主増幅器10で増幅され、その出力電
圧Voが、抵抗20及び容量21で構成されるローパスフィル
タによって高周波分を除去された後、その出力電圧Voの
直流分のみがオフセット除去用増幅器30に入力される。
すると、オフセット除去用増幅器30は入力された直流分
をR34/R33（但し、R33は抵抗33の抵抗値、R34は抵抗34
の抵抗値）倍して主増幅器10中の演算増幅器11の正入力
側へ帰還する。これにより、出力端子３には直流オフセ
ット電圧の十分に抑制された出力電圧Voが得られる。
とが短絡されているものと考えると、入力端子２に供給
された入力電圧Viは主増幅器10で増幅され、その出力電
圧Voが、抵抗20及び容量21で構成されるローパスフィル
タによって高周波分を除去された後、その出力電圧Voの
直流分のみがオフセット除去用増幅器30に入力される。
すると、オフセット除去用増幅器30は入力された直流分
をR34/R33（但し、R33は抵抗33の抵抗値、R34は抵抗34
の抵抗値）倍して主増幅器10中の演算増幅器11の正入力
側へ帰還する。これにより、出力端子３には直流オフセ
ット電圧の十分に抑制された出力電圧Voが得られる。
次に、外部サージ電圧が外部接続端子４に印加された場
合を考えてみる。印加された外部サージ電圧は、保護抵
抗41によってその電流量が減衰され、さらにその外部サ
ージ電圧の正側が正電源電圧Vddを超える場合には一方
の保護ダイオード42を通して正電源電圧Vdd側へ流出
し、またその外部サージ電圧の負側が負電源電圧Vssよ
りも低い場合には他方の保護ダイオード43を通して負電
源電圧Vss側へ流出する。これにより、集積回路１の内
部素子をサージ破壊から防止できる。
合を考えてみる。印加された外部サージ電圧は、保護抵
抗41によってその電流量が減衰され、さらにその外部サ
ージ電圧の正側が正電源電圧Vddを超える場合には一方
の保護ダイオード42を通して正電源電圧Vdd側へ流出
し、またその外部サージ電圧の負側が負電源電圧Vssよ
りも低い場合には他方の保護ダイオード43を通して負電
源電圧Vss側へ流出する。これにより、集積回路１の内
部素子をサージ破壊から防止できる。
（発明が解決しようとする問題点） しかしながら、上記構成の回路では、次のような問題点
があった。
があった。
保護回路40を考慮に入れると、集積回路１の動作は次の
ようになる。ここで、ノードN1の電圧をVn1、ノードN2
の電圧をVn2とし、演算増幅器11,31,32のオフセットを
無視すると、次式が成立する。
ようになる。ここで、ノードN1の電圧をVn1、ノードN2
の電圧をVn2とし、演算増幅器11,31,32のオフセットを
無視すると、次式が成立する。
但し、R12,R13,R20,R33,R34, R41;各抵抗12,13,20,33,34,42の抵抗値。
C;容量21の容量値 S;jω （１）〜（３）式を解くと、次式のようになる。
（４）式において、R12/R13＝1/100、R33/R34＝1/3、R2
0＝2MΩ、R41＝2MΩ、Ｃ＝１μＦ、入力周波数2KHzとす
ると、出力電圧Voの増幅は、 |Vo|＝76.76・|Vi| …（５） となる。本来、入力電圧Viと出力電圧Voの関係は、抵抗
値R12とR13により、 としたいので、保護回路40における抵抗値41の影響によ
って主増幅器10の利得が大幅に変化してしまうという問
題点があった。特に、抵抗値R12とR13の値を可変にして
主増幅器10の利得を変更しようとすると、各設定利得に
対し、抵抗値R41の影響による利得の変化を完全に補正
することは困難であった。
0＝2MΩ、R41＝2MΩ、Ｃ＝１μＦ、入力周波数2KHzとす
ると、出力電圧Voの増幅は、 |Vo|＝76.76・|Vi| …（５） となる。本来、入力電圧Viと出力電圧Voの関係は、抵抗
値R12とR13により、 としたいので、保護回路40における抵抗値41の影響によ
って主増幅器10の利得が大幅に変化してしまうという問
題点があった。特に、抵抗値R12とR13の値を可変にして
主増幅器10の利得を変更しようとすると、各設定利得に
対し、抵抗値R41の影響による利得の変化を完全に補正
することは困難であった。
本発明は前記従来技術が持っていた問題点として、主増
幅器の利得が保護抵抗の抵抗値によって変化してしまう
点について解決した集積回路の保護回路を提供するもの
である。
幅器の利得が保護抵抗の抵抗値によって変化してしまう
点について解決した集積回路の保護回路を提供するもの
である。
（問題点を解決するための手段） 本発明は、前記問題点を解決するために、入力信号を増
幅する増幅器と、入力側が前記増幅器の出力側に接続さ
れ、出力側が前記増幅器の入力側に接続され該増幅器の
直流オフセット電圧を除去するオフセット除去回路とを
有し、前記増幅器の出力側と前記オフセット除去回路の
入力側との間に設けられ外部接続端子から印加されるサ
ージ電圧から該増幅器及びオフセット除去回路を保護す
る集積回路の保護回路において、次のような手段を有し
ている。
幅する増幅器と、入力側が前記増幅器の出力側に接続さ
れ、出力側が前記増幅器の入力側に接続され該増幅器の
直流オフセット電圧を除去するオフセット除去回路とを
有し、前記増幅器の出力側と前記オフセット除去回路の
入力側との間に設けられ外部接続端子から印加されるサ
ージ電圧から該増幅器及びオフセット除去回路を保護す
る集積回路の保護回路において、次のような手段を有し
ている。
即ち、本発明の保護回路では、前記増幅器の出力側と前
記外部接続端子との間に接続された第１の抵抗手段と、
前記増幅器の出力側と前記第１の抵抗手段との間に接続
され、前記外部接続端子から印加されるサージ電圧を吸
収する第１の保護ダイオードと、前記外部接続端子と前
記オフセット除去回路の入力側との間に接続された第２
の抵抗手段と、前記第２の抵抗手段と前記オフセット除
去回路の入力側との間に接続され、前記外部接続端子か
ら印加されるサージ電圧を吸収する第２の保護ダイオー
ドとを、有している。
記外部接続端子との間に接続された第１の抵抗手段と、
前記増幅器の出力側と前記第１の抵抗手段との間に接続
され、前記外部接続端子から印加されるサージ電圧を吸
収する第１の保護ダイオードと、前記外部接続端子と前
記オフセット除去回路の入力側との間に接続された第２
の抵抗手段と、前記第２の抵抗手段と前記オフセット除
去回路の入力側との間に接続され、前記外部接続端子か
ら印加されるサージ電圧を吸収する第２の保護ダイオー
ドとを、有している。
（作用） 本発明によれば、以上のように集積回路の保護回路を構
成したので、第１の抵抗手段及び第１の保護ダイオード
は、外部接続端子に印加されるサージ電圧を吸収して増
幅器を保護し、また第２の抵抗手段及び第２の保護ダイ
オードは、サージ電圧を吸収してオフセット除去回路の
入力素子を保護する。この際、第１及び第２の抵抗手段
は、その抵抗値が増幅器の利得に対して影響を及ぼさな
い。従って、前記問題点を除去できるものである。
成したので、第１の抵抗手段及び第１の保護ダイオード
は、外部接続端子に印加されるサージ電圧を吸収して増
幅器を保護し、また第２の抵抗手段及び第２の保護ダイ
オードは、サージ電圧を吸収してオフセット除去回路の
入力素子を保護する。この際、第１及び第２の抵抗手段
は、その抵抗値が増幅器の利得に対して影響を及ぼさな
い。従って、前記問題点を除去できるものである。
（実施例） 第１図は本発明の実施例を示す集積回路における保護回
路の回路図である。
路の回路図である。
集積回路101は、従来と同様に入力電圧Vi用の入力端子1
02、出力電圧Vo用の出力端子103、及び外付け容量接続
用の外部接続端子104を有し、その入，出力端子102,103
間には主増幅器110が接続されている。主増幅器110の出
力側には、例えばＰウエル等で構成された高抵抗値を有
するローパスフィルタ用抵抗120が接続され、さらにそ
の抵抗120の出力側のノードN11には保護回路140を介し
て外部接続端子104及びローパスフィルタ用容量121が接
続されている。また、外部接続端子104には、保護回路1
40及びノードN12を介してオフセット除去回路であるオ
フセット除去用増幅器130の入力側が接続され、さらに
その増幅器130の出力側のノードN20が主増幅器110の入
力側に接続されている。
02、出力電圧Vo用の出力端子103、及び外付け容量接続
用の外部接続端子104を有し、その入，出力端子102,103
間には主増幅器110が接続されている。主増幅器110の出
力側には、例えばＰウエル等で構成された高抵抗値を有
するローパスフィルタ用抵抗120が接続され、さらにそ
の抵抗120の出力側のノードN11には保護回路140を介し
て外部接続端子104及びローパスフィルタ用容量121が接
続されている。また、外部接続端子104には、保護回路1
40及びノードN12を介してオフセット除去回路であるオ
フセット除去用増幅器130の入力側が接続され、さらに
その増幅器130の出力側のノードN20が主増幅器110の入
力側に接続されている。
ここで、主増幅器110は入力端子102上の入力電圧Viを所
定の利得で増幅してその出力電圧Voを出力端子103へ送
出する回路であり、演算増幅器111及び抵抗112,113を有
している。入力端子102は抵抗112を介して、演算増幅器
111の負入力側と抵抗113とに接続され、さらにその抵抗
13が演算増幅器111の出力側及び出力端子103に接続され
ている。演算増幅器111の出力側に接続された抵抗120
と、外部接続端子104に接続された外付けの容量121と
は、ローパスフィルタを構成している。オフセット除去
用増幅器130は、前記ローパスフィルタと共に、入力電
圧Viに含まれる直流オフセット電圧及び演算増幅器111
内で発生する直流オフセット電圧を除去する回路であ
り、演算増幅器131,132及び抵抗133,134を有している。
ノードN12は一方の演算増幅器131の正入力側に接続さ
れ、さらにその演算増幅器131の負入力側が出力側に共
通接続されて抵抗133を介して他方の演算増幅器132の負
入力側に接続されている。他方の演算増幅器132は、そ
の正入力側がアースに接続されると共に、その負入力側
が抵抗134を介してその出力側のノードN20に共通接続さ
れ、さらにそのノードN20が演算増幅器111の正入力側に
接続されている。
定の利得で増幅してその出力電圧Voを出力端子103へ送
出する回路であり、演算増幅器111及び抵抗112,113を有
している。入力端子102は抵抗112を介して、演算増幅器
111の負入力側と抵抗113とに接続され、さらにその抵抗
13が演算増幅器111の出力側及び出力端子103に接続され
ている。演算増幅器111の出力側に接続された抵抗120
と、外部接続端子104に接続された外付けの容量121と
は、ローパスフィルタを構成している。オフセット除去
用増幅器130は、前記ローパスフィルタと共に、入力電
圧Viに含まれる直流オフセット電圧及び演算増幅器111
内で発生する直流オフセット電圧を除去する回路であ
り、演算増幅器131,132及び抵抗133,134を有している。
ノードN12は一方の演算増幅器131の正入力側に接続さ
れ、さらにその演算増幅器131の負入力側が出力側に共
通接続されて抵抗133を介して他方の演算増幅器132の負
入力側に接続されている。他方の演算増幅器132は、そ
の正入力側がアースに接続されると共に、その負入力側
が抵抗134を介してその出力側のノードN20に共通接続さ
れ、さらにそのノードN20が演算増幅器111の正入力側に
接続されている。
保護回路140は、外部接続端子104に印加される外部サー
ジ電圧から集積回路101内の内部素子を保護するための
回路であり、ポリシリコン等で構成された第1,第２の抵
抗手段である第1,第２の保護抵抗141,142、及びダイオ
ード143,144,145,146を有している。第１の保護抵抗141
は外部接続端子104とノードN11の間に、第２の抵抗手段
142は外部接続端子104とノードN12の間にそれぞれ接続
されている。第１の保護抵抗141とノードN11の間には、
第１の保護ダイオード143,144が分岐接続され、その一
方のダイオード143側に正電源電圧Vddが、その他方のダ
イオード144側に負電源電圧Vssがそれぞれ接続されてい
る。また、第２の保護抵抗142とノードN12の間には、第
２の保護ダイオード145,146が分岐接続され、その一方
のダイオード145側に正電源電圧Vddが、その他方のダイ
オード146側に負電源電圧Vssがそれぞれ接続されてい
る。
ジ電圧から集積回路101内の内部素子を保護するための
回路であり、ポリシリコン等で構成された第1,第２の抵
抗手段である第1,第２の保護抵抗141,142、及びダイオ
ード143,144,145,146を有している。第１の保護抵抗141
は外部接続端子104とノードN11の間に、第２の抵抗手段
142は外部接続端子104とノードN12の間にそれぞれ接続
されている。第１の保護抵抗141とノードN11の間には、
第１の保護ダイオード143,144が分岐接続され、その一
方のダイオード143側に正電源電圧Vddが、その他方のダ
イオード144側に負電源電圧Vssがそれぞれ接続されてい
る。また、第２の保護抵抗142とノードN12の間には、第
２の保護ダイオード145,146が分岐接続され、その一方
のダイオード145側に正電源電圧Vddが、その他方のダイ
オード146側に負電源電圧Vssがそれぞれ接続されてい
る。
次に、動作を説明する。
外部接続端子104に外部サージ電圧が印加された場合、
その外部サージ電圧は第１および第２の保護抵抗141,14
2によってその電流量が減衰され、さらにその外部サー
ジ電圧の正側が正電源電圧Vddを超える時には一方の各
保護ダイオード143,145を通して正電源電圧Vdd側へ流出
し、またその外部サージ電圧の負側が負電源電圧Vssよ
りも低い時には他方の各ダイオード144,146を通して負
電源電圧Vss側へ流出する。そのため、第１の保護抵抗1
41及び第１の保護ダイオード143,144により、外部サー
ジ電圧が吸収されてローパスフィルタ用の抵抗120のサ
ージ破壊を防止でき、さらに第２の保護抵抗142及び第
２の保護ダイオード145,146により、外部サージ電圧が
吸収されて演算増幅器131の入力トランジスタのサージ
破壊を防止できる。
その外部サージ電圧は第１および第２の保護抵抗141,14
2によってその電流量が減衰され、さらにその外部サー
ジ電圧の正側が正電源電圧Vddを超える時には一方の各
保護ダイオード143,145を通して正電源電圧Vdd側へ流出
し、またその外部サージ電圧の負側が負電源電圧Vssよ
りも低い時には他方の各ダイオード144,146を通して負
電源電圧Vss側へ流出する。そのため、第１の保護抵抗1
41及び第１の保護ダイオード143,144により、外部サー
ジ電圧が吸収されてローパスフィルタ用の抵抗120のサ
ージ破壊を防止でき、さらに第２の保護抵抗142及び第
２の保護ダイオード145,146により、外部サージ電圧が
吸収されて演算増幅器131の入力トランジスタのサージ
破壊を防止できる。
次に、集積回路101の増幅動作について説明する。
入力電圧Viが入力端子102に供給されると、その入力電
圧Viは主増幅器110における抵抗112を通して演算増幅器
111で増幅され、その出力電圧Voが、抵抗120、第１の保
護抵抗141及び容量121で構成されるローパスフィルタに
よって高周波成分を除去された後、その出力電圧Voの直
流分のみがノードN12を通してオフセット除去用増幅器1
30に入力される。増幅器130に入力された直流分は、バ
ッファ機能を有する前段の演算増幅器131を通して後段
の抵抗133,134及び演算増幅器132により、R134/R133
（但し、R133,R134は各抵抗133,134の抵抗値）倍され、
ノードN20を介して主増幅器110中の演算増幅器111の正
入力側へ帰還される。すると演算増幅器111は、その負
入力側電圧から正入力側電圧を差し引き、その差を増幅
する。これにより、出力端子103からは、直流オフセッ
ト電圧が十分に抑制された出力電圧Voが得られる。
圧Viは主増幅器110における抵抗112を通して演算増幅器
111で増幅され、その出力電圧Voが、抵抗120、第１の保
護抵抗141及び容量121で構成されるローパスフィルタに
よって高周波成分を除去された後、その出力電圧Voの直
流分のみがノードN12を通してオフセット除去用増幅器1
30に入力される。増幅器130に入力された直流分は、バ
ッファ機能を有する前段の演算増幅器131を通して後段
の抵抗133,134及び演算増幅器132により、R134/R133
（但し、R133,R134は各抵抗133,134の抵抗値）倍され、
ノードN20を介して主増幅器110中の演算増幅器111の正
入力側へ帰還される。すると演算増幅器111は、その負
入力側電圧から正入力側電圧を差し引き、その差を増幅
する。これにより、出力端子103からは、直流オフセッ
ト電圧が十分に抑制された出力電圧Voが得られる。
ここで、入力電圧Viと出力電圧Voの関係について検討し
てみる。外部接続端子104の電圧をV104、ノードN20の電
圧をVn20、各抵抗112,113,120,133,134,141の抵抗値を
それぞれR112,R113,R120,R133,R134,R141、容量121の容
量値をＣとし、演算増幅器111,131,132の直流オフセッ
ト電圧を無視すると、次式が成立する。
てみる。外部接続端子104の電圧をV104、ノードN20の電
圧をVn20、各抵抗112,113,120,133,134,141の抵抗値を
それぞれR112,R113,R120,R133,R134,R141、容量121の容
量値をＣとし、演算増幅器111,131,132の直流オフセッ
ト電圧を無視すると、次式が成立する。
（７）〜（９）式を解くと、 となる。ここで、R112/R113＝1/100、R133/R134＝1/3、
R120＝2MΩ、R141＝2KΩ、Ｃ＝１μＦ、入力周波数2KHz
とすると、出力電圧Voの増幅は、 |Vo|＝99.99・|Vi| となり、主増幅器110内の抵抗112と113の比で決まる利
得100（＝R113/R112）とほぼ一致する。従って第1,第２
の保護抵抗141,142は主増幅器110の利得に悪影響を与え
ず、所望の利得が得られる。
R120＝2MΩ、R141＝2KΩ、Ｃ＝１μＦ、入力周波数2KHz
とすると、出力電圧Voの増幅は、 |Vo|＝99.99・|Vi| となり、主増幅器110内の抵抗112と113の比で決まる利
得100（＝R113/R112）とほぼ一致する。従って第1,第２
の保護抵抗141,142は主増幅器110の利得に悪影響を与え
ず、所望の利得が得られる。
なお、本発明は図示の実施例に限定されず、主増幅器11
0及びオフセット除去用増幅器130を他の回路で構成した
り、あるいは保護回路140内に他の回路素子を付加する
等、種々の変形が可能である。
0及びオフセット除去用増幅器130を他の回路で構成した
り、あるいは保護回路140内に他の回路素子を付加する
等、種々の変形が可能である。
（発明の効果） 以上詳細に説明したように、本発明によれば、第１の抵
抗手段及び第１の保護ダイオードによって増幅器のサー
ジ破壊を防止でき、さらに第２の抵抗手段及び第２の保
護ダイオードによってオフセット除去回路の入力側素子
のサージ破壊を防止できる。しかも、第１と第２の抵抗
手段は増幅器の利得に悪影響を与えないため、所望利得
を得ることができる。
抗手段及び第１の保護ダイオードによって増幅器のサー
ジ破壊を防止でき、さらに第２の抵抗手段及び第２の保
護ダイオードによってオフセット除去回路の入力側素子
のサージ破壊を防止できる。しかも、第１と第２の抵抗
手段は増幅器の利得に悪影響を与えないため、所望利得
を得ることができる。
第１図は本発明の実施例を示す集積回路における保護回
路の回路図、第２図は従来の集積回路における保護回路
の回路図である。 101……集積回路、104……外部接続端子、110……主増
幅器、120……ローパスフィルタ用抵抗、121……ローパ
スフィルタ用容量、130……オフセット除去用増幅器、1
40……保護回路、141、142……第1,第２の保護抵抗、14
3,144……第１の保護ダイオード、145,146……第２の保
護ダイオード。
路の回路図、第２図は従来の集積回路における保護回路
の回路図である。 101……集積回路、104……外部接続端子、110……主増
幅器、120……ローパスフィルタ用抵抗、121……ローパ
スフィルタ用容量、130……オフセット除去用増幅器、1
40……保護回路、141、142……第1,第２の保護抵抗、14
3,144……第１の保護ダイオード、145,146……第２の保
護ダイオード。
Claims (1)
- 【請求項１】入力信号を増幅する増幅器と、入力側が前
記増幅器の出力側に接続され、出力側が前記増幅器の入
力側に接続され該増幅器の直流オフセット電圧を除去す
るオフセット除去回路とを有し、 前記増幅器の出力側と前記オフセット除去回路の入力側
との間に設けられ外部接続端子から印加されるサージ電
圧から該増幅器及びオフセット除去回路を保護する集積
回路の保護回路において、 前記増幅器の出力側と前記外部接続端子との間に接続さ
れた第１の抵抗手段と、 前記増幅器の出力側と前記第１の抵抗手段との間に接続
され、前記外部接続端子から印加されるサージ電圧を吸
収する第１の保護ダイオードと、 前記外部接続端子と前記オフセット除去回路の入力側と
の間に接続された第２の抵抗手段と、 前記第２の抵抗手段と前記オフセット除去回路の入力側
との間に接続され、前記外部接続端子から印加されるサ
ージ電圧を吸収する第２の保護ダイオードとを、 有することを特徴とする集積回路の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62168013A JPH0795658B2 (ja) | 1987-07-06 | 1987-07-06 | 集積回路の保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62168013A JPH0795658B2 (ja) | 1987-07-06 | 1987-07-06 | 集積回路の保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6412606A JPS6412606A (en) | 1989-01-17 |
| JPH0795658B2 true JPH0795658B2 (ja) | 1995-10-11 |
Family
ID=15860187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62168013A Expired - Lifetime JPH0795658B2 (ja) | 1987-07-06 | 1987-07-06 | 集積回路の保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795658B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2838836B2 (ja) * | 1990-04-26 | 1998-12-16 | 富士通株式会社 | 半導体集積回路及び半導体集積回路装置 |
-
1987
- 1987-07-06 JP JP62168013A patent/JPH0795658B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6412606A (en) | 1989-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950010479B1 (ko) | 액티브필터 | |
| JP2856744B2 (ja) | ピーク検出回路 | |
| KR900007921B1 (ko) | 음성증폭기의 충격음방지회로 | |
| US7088175B2 (en) | Low noise, electric field sensor | |
| JPS6224975Y2 (ja) | ||
| US2995712A (en) | High-input-impedance transistor amplifier | |
| US4539529A (en) | Semiconductor amplifier circuit | |
| JPS58173908A (ja) | 保護回路 | |
| JPH0795658B2 (ja) | 集積回路の保護回路 | |
| JPS5943852B2 (ja) | 信号ホ−ルド回路 | |
| JPS637044B2 (ja) | ||
| US4511853A (en) | Differential amplifier circuit having improved control signal filtering | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| US3233185A (en) | Electrical signal amplifier | |
| JPS6358405B2 (ja) | ||
| US2974288A (en) | D.-c. amplifier and filter therefor | |
| JP2765257B2 (ja) | 増幅回路 | |
| JPH05327264A (ja) | 半導体装置 | |
| JP3097464B2 (ja) | 加速度センサ | |
| EP1248367A1 (en) | Active circuit simulating an inductance | |
| JP3012281B2 (ja) | 混成集積回路の機能トリミング方法 | |
| JP2665072B2 (ja) | 増幅回路 | |
| KR0139341B1 (ko) | 기생 발진을 제거한 에프엠 중간 주파 증폭기 및 그의 전원 메탈 배선법 | |
| JPS622721B2 (ja) | ||
| JPH0543532Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071011 Year of fee payment: 12 |