JPS637044B2 - - Google Patents
Info
- Publication number
- JPS637044B2 JPS637044B2 JP54071414A JP7141479A JPS637044B2 JP S637044 B2 JPS637044 B2 JP S637044B2 JP 54071414 A JP54071414 A JP 54071414A JP 7141479 A JP7141479 A JP 7141479A JP S637044 B2 JPS637044 B2 JP S637044B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- transistors
- potential
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005513 bias potential Methods 0.000 claims description 9
- 238000007599 discharging Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 2
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はオーデイオ用帰還増幅器に関し、電源
投入時及び又は切断時に過渡的に出力端に生ずる
衝撃性雑音（ポツプ音）をなくすことを目的と
し、特に半導体集積回路に適した帰還増幅器に関
する。
投入時及び又は切断時に過渡的に出力端に生ずる
衝撃性雑音（ポツプ音）をなくすことを目的と
し、特に半導体集積回路に適した帰還増幅器に関
する。
音響機器の高級化に伴い、定常状態における音
質の他に過渡状態の特性が重要視されている。特
に電源投入時又は切断時に発生する過大なポツプ
音は聴感上不快なばかりでなくスピーカのボイス
コイルを破損する恐れがある。
質の他に過渡状態の特性が重要視されている。特
に電源投入時又は切断時に発生する過大なポツプ
音は聴感上不快なばかりでなくスピーカのボイス
コイルを破損する恐れがある。
ところで増幅器の初段は周囲温度変化、電源変
動、トランジスタの特性変動等の影響が少く安定
な事が要求されることから一般に差動増幅回路が
使用され、電源投入時のポツプ音をなくす方法と
して、従来第１図にその回路接続図を示す方法が
知られている。
動、トランジスタの特性変動等の影響が少く安定
な事が要求されることから一般に差動増幅回路が
使用され、電源投入時のポツプ音をなくす方法と
して、従来第１図にその回路接続図を示す方法が
知られている。
第１図において１は入力端子、２は帰還端子、
３は出力端子、４は電源端子、５は接地端子であ
り、R1は入力抵抗、R2，R3はバイアス用抵抗、
C1は入力コンデンサ、C2は帰還コンデンサであ
る。初段に差動トランジスタQ1，Q2を具備する
増幅器において電源投入時に出力端子３にポツプ
音を発生させない為には、帰還端２の電位が入力
端子１の電位よりも早く立上ればよい。第１図で
は、帰還端子２の電位は充電トランジスタQ3に
より電源投入と同時に充電される。第１図の回路
において電源投入から定常時までの各電位の波形
は第２図のようになる。２の電位V2はQ3により
充電されるので瞬時に立上り、一方１のV1は、
R1がR2、及びR3よりも非常に大きいため主にR1
とC1の積で決まる時定数で立上り式(1)で示され
る時定数T1で定常状態に至る。
３は出力端子、４は電源端子、５は接地端子であ
り、R1は入力抵抗、R2，R3はバイアス用抵抗、
C1は入力コンデンサ、C2は帰還コンデンサであ
る。初段に差動トランジスタQ1，Q2を具備する
増幅器において電源投入時に出力端子３にポツプ
音を発生させない為には、帰還端２の電位が入力
端子１の電位よりも早く立上ればよい。第１図で
は、帰還端子２の電位は充電トランジスタQ3に
より電源投入と同時に充電される。第１図の回路
において電源投入から定常時までの各電位の波形
は第２図のようになる。２の電位V2はQ3により
充電されるので瞬時に立上り、一方１のV1は、
R1がR2、及びR3よりも非常に大きいため主にR1
とC1の積で決まる時定数で立上り式(1)で示され
る時定数T1で定常状態に至る。
T1＝R1×C1 ………(1)
第１図の従来例は、定常状態に至るまでの時間
がC1×R1で決定される為、入力抵抗R1が一般に
30kΩ以下のパワー増幅器の場合には非常に有効
であるがR1が100kΩ以上の前置増幅器（ブリア
ンプ）においては、例えばC1＝22μF、R1＝300k
Ωの場合、T1＝6.6秒となり電源投入後、出力が
なかなか出てこないという不具合がある。
がC1×R1で決定される為、入力抵抗R1が一般に
30kΩ以下のパワー増幅器の場合には非常に有効
であるがR1が100kΩ以上の前置増幅器（ブリア
ンプ）においては、例えばC1＝22μF、R1＝300k
Ωの場合、T1＝6.6秒となり電源投入後、出力が
なかなか出てこないという不具合がある。
本発明は入力抵抗R1が大きい場合でもポツプ
音がなく、かつ音声出力が瞬時に出る増幅回路を
提供することを目的とするものである。
音がなく、かつ音声出力が瞬時に出る増幅回路を
提供することを目的とするものである。
以下図面を用いて詳しく説明する。
第３図は本発明の一実施例を示す回路接続図で
ある。第３図においても第１図の場と同様の働き
をする端子及び素子には同一の記号をつけてあ
る。本発明における第３図の回路では電源投入時
には端子１はトランジスタQ4により、端子２は
トランジスタQ5によりそれぞれ瞬時に充電され、
かつトランジスタQ5のエミツタ面積S5はトラン
ジスタQ4のエミツタ面積S4の２倍になつている。
ある。第３図においても第１図の場と同様の働き
をする端子及び素子には同一の記号をつけてあ
る。本発明における第３図の回路では電源投入時
には端子１はトランジスタQ4により、端子２は
トランジスタQ5によりそれぞれ瞬時に充電され、
かつトランジスタQ5のエミツタ面積S5はトラン
ジスタQ4のエミツタ面積S4の２倍になつている。
周知のように半導体集積回路では同一チツプ上
のトランジスタの特性は非常によく整合がとれ、
トランジスタQ4とQ5のエミツタ面積比の違いに
よるエミツタ・ベース間順方向電圧の差△VBEは
式(2)で示される。
のトランジスタの特性は非常によく整合がとれ、
トランジスタQ4とQ5のエミツタ面積比の違いに
よるエミツタ・ベース間順方向電圧の差△VBEは
式(2)で示される。
△VBE＝kT／ｑlnS5／S4 (2)
ただし、ｋ：ボルソマン定数、
ｑ：電子の電荷
Ｔ：絶対温度。
第３図の回路ではS5はS4の２倍のエミツタ面積
を有するので常温で△VBE＝18mVになる。第４
図は本発明の一実施例である第３図の回路の入力
端子１の電位V1と帰還端子２の電位V2の電源投
入時の立上り電位波形を示したものである。本発
明では定常状態に達するまでの時間T1は瞬時で
あり、かつV2＞V1であるので電源投入時のポツ
プ音が発生しない。なおQ4，Q5のベースバイア
ス電位は、ダイオードD1の順方向バイアス電圧
を抵抗R4，R5で分割した電位を与えられている
ので定常状態ではQ4，Q5共にカツトオフとなり、
定常状態の特性に何ら悪影響を与えない。Q4，
Q5の最適面積比に関しては、Q1，Q2に接続され
るC1，R1，C2及び帰還抵抗R8の値により若干異
なるがS5＞1.5×S4すなわち△VBE＞10mVであれ
ばポツプ音は発生しない。
を有するので常温で△VBE＝18mVになる。第４
図は本発明の一実施例である第３図の回路の入力
端子１の電位V1と帰還端子２の電位V2の電源投
入時の立上り電位波形を示したものである。本発
明では定常状態に達するまでの時間T1は瞬時で
あり、かつV2＞V1であるので電源投入時のポツ
プ音が発生しない。なおQ4，Q5のベースバイア
ス電位は、ダイオードD1の順方向バイアス電圧
を抵抗R4，R5で分割した電位を与えられている
ので定常状態ではQ4，Q5共にカツトオフとなり、
定常状態の特性に何ら悪影響を与えない。Q4，
Q5の最適面積比に関しては、Q1，Q2に接続され
るC1，R1，C2及び帰還抵抗R8の値により若干異
なるがS5＞1.5×S4すなわち△VBE＞10mVであれ
ばポツプ音は発生しない。
次に、第３図の本発明における回路では、入力
端子１及び帰還端子２にQ6，Q7より構成される
放電回路が接続されている。初段に差動トランジ
スタを具備する増幅器において、電源切断時にポ
ツプ音を発生させない為には、入力端子と帰還端
子の電位を同電位で立下げればよい。ところで
Q6とQ7のベースバイアス電位は、ダイオードD2
の順方向電圧の抵抗R6，R7による分割で与えら
れ、Q6とQ7のエミツタ面積は同一であるので、
電源電位が急激に低下した場合でも１と２の電位
がほぼ同電位で低下するためポツプ音が発生しな
い。
端子１及び帰還端子２にQ6，Q7より構成される
放電回路が接続されている。初段に差動トランジ
スタを具備する増幅器において、電源切断時にポ
ツプ音を発生させない為には、入力端子と帰還端
子の電位を同電位で立下げればよい。ところで
Q6とQ7のベースバイアス電位は、ダイオードD2
の順方向電圧の抵抗R6，R7による分割で与えら
れ、Q6とQ7のエミツタ面積は同一であるので、
電源電位が急激に低下した場合でも１と２の電位
がほぼ同電位で低下するためポツプ音が発生しな
い。
第５図は本発明の他の実施例を示すものであり
増幅器が複数個接続された場合においても電源投
入時及び切断時にポツプ音を発生しない。第５図
においてAMP１，AMP２は増幅器Q8，Q9，
Q10，Q11は充電トランジスタ、Q12，Q13，Q14，
Q15は放電トランジスタ、Vref１，Vref２はそれ
ぞれ充電トランジスタのベースバイアス電位及び
放電トランジスタのベースバイアス電位を示す。
増幅器が複数個接続された場合においても電源投
入時及び切断時にポツプ音を発生しない。第５図
においてAMP１，AMP２は増幅器Q8，Q9，
Q10，Q11は充電トランジスタ、Q12，Q13，Q14，
Q15は放電トランジスタ、Vref１，Vref２はそれ
ぞれ充電トランジスタのベースバイアス電位及び
放電トランジスタのベースバイアス電位を示す。
第６図は本発明の更に他の実施例を示すもので
あり増幅器の入力端子が抵抗R8とコンデンサC3
で安定化されている場合にポツプ音の発生がなく
瞬時に出力の出る回路を示している。すなわち、
コンデンサC3に充電トランジスタQ16および放電
トランジスタQ17を接続したものである。
あり増幅器の入力端子が抵抗R8とコンデンサC3
で安定化されている場合にポツプ音の発生がなく
瞬時に出力の出る回路を示している。すなわち、
コンデンサC3に充電トランジスタQ16および放電
トランジスタQ17を接続したものである。
以上述べてきたように本発明に係る電源投入時
乃至切断時にポツプ音（過渡雑音）を防止した増
幅器は、入力抵抗が大きい場合でも瞬時に出力が
あらわれ、従来の性能を大幅に向上することがで
きる。
乃至切断時にポツプ音（過渡雑音）を防止した増
幅器は、入力抵抗が大きい場合でも瞬時に出力が
あらわれ、従来の性能を大幅に向上することがで
きる。
なお、以上の実施例では全て充電トランジスタ
および放電トランジスタの双方を設けた場合につ
いて説明したが放電トランジスタは場合によつて
は省略してもよいことはいうまでもない。
および放電トランジスタの双方を設けた場合につ
いて説明したが放電トランジスタは場合によつて
は省略してもよいことはいうまでもない。
第１図は従来のポツプ音防止増幅器を示す回路
接続図、第２図は従来回路における入力端子と帰
還端子の電位変化を示す図、第３図は本発明に係
る回路の一実施例を示す回路接続図、第４図は第
３図の回路の入力端子と帰還端子の電位変化を示
す図、第５図及び第６図はそれぞれ本発明の他の
実施例を示す回路接続図である。 Q1〜Q17……トランジスタ、R1〜R8……抵抗、
C1〜C3……コンデンサ、D1〜D2……ダイオード、
１……入力端子、２……帰還端子、３……出力端
子、４……電源端子、５……接地端子、V1……
入力端子電位、V2……帰還端子電位、AMP１，
AMP２……増幅器、Vref１……充電トランジス
タのベースバイアス電位、Vref２……放電トラ
ンジスタのベースバイアス電位。
接続図、第２図は従来回路における入力端子と帰
還端子の電位変化を示す図、第３図は本発明に係
る回路の一実施例を示す回路接続図、第４図は第
３図の回路の入力端子と帰還端子の電位変化を示
す図、第５図及び第６図はそれぞれ本発明の他の
実施例を示す回路接続図である。 Q1〜Q17……トランジスタ、R1〜R8……抵抗、
C1〜C3……コンデンサ、D1〜D2……ダイオード、
１……入力端子、２……帰還端子、３……出力端
子、４……電源端子、５……接地端子、V1……
入力端子電位、V2……帰還端子電位、AMP１，
AMP２……増幅器、Vref１……充電トランジス
タのベースバイアス電位、Vref２……放電トラ
ンジスタのベースバイアス電位。
Claims (1)
- １ 実質的に特性の等しい２つのトランジスタを
含んでなる差動増幅器を初段に有し、該差動増幅
器の一方の端子に入力信号を与え、他方の端子に
帰還信号を与える帰還増幅器において、前記一方
の端子および他方の端子にそれぞれ接続された第
１および第２の直流阻止コンデンサと、前記一方
の端子に接続された第１の充電用トランジスタお
よび第１の放電用トランジスタと、前記他方の端
子に接続された第２の充電用トランジスタおよび
第２の放電用トランジスタと、前記第１および第
２の充電用トランジスタならびに前記第１および
第２の放電用トランジスタのベース‐エミツタ間
を定常状態で遮断状態とする手段とを有し、前記
第２の充電用トランジスタのエミツタ面積を前記
第１の充電用トランジスタのエミツタ面積よりも
大となし、前記第１および第２の充電用トランジ
スタのベースバイアス電位ならびに前記第１およ
び第２の放電用トランジスタのベースバイアス電
位は電源の一端と前記一方の端子との間に挿入さ
れた第１のダイオードおよび電源の他端と前記他
方の端子との間に挿入された第２のダイオードの
各順方向バイアス電位を抵抗分割した電位とする
ように前記遮断状態とする手段を構成したことを
特徴とする帰還増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7141479A JPS55163905A (en) | 1979-06-07 | 1979-06-07 | Feedback amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7141479A JPS55163905A (en) | 1979-06-07 | 1979-06-07 | Feedback amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55163905A JPS55163905A (en) | 1980-12-20 |
| JPS637044B2 true JPS637044B2 (ja) | 1988-02-15 |
Family
ID=13459825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7141479A Granted JPS55163905A (en) | 1979-06-07 | 1979-06-07 | Feedback amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55163905A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5859212U (ja) * | 1981-10-15 | 1983-04-21 | 株式会社ケンウッド | 差動アンプ |
| JPS58141608U (ja) * | 1982-03-18 | 1983-09-24 | 三洋電機株式会社 | 差動増幅回路 |
| JPS58215105A (ja) * | 1982-06-07 | 1983-12-14 | Matsushita Electric Ind Co Ltd | 増幅回路 |
| JPS5980006A (ja) * | 1982-10-29 | 1984-05-09 | Sanyo Electric Co Ltd | 増幅回路 |
| JPS6075104A (ja) * | 1983-10-01 | 1985-04-27 | Rohm Co Ltd | 増幅回路 |
| JPS60206306A (ja) * | 1984-03-30 | 1985-10-17 | Rohm Co Ltd | ポツプ音防止回路 |
| JPS61114607A (ja) * | 1984-11-09 | 1986-06-02 | Rohm Co Ltd | 増幅器のスピ−ドアツプ回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS498153A (ja) * | 1972-05-10 | 1974-01-24 | ||
| JPS50122847A (ja) * | 1974-03-08 | 1975-09-26 |
-
1979
- 1979-06-07 JP JP7141479A patent/JPS55163905A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS498153A (ja) * | 1972-05-10 | 1974-01-24 | ||
| JPS50122847A (ja) * | 1974-03-08 | 1975-09-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55163905A (en) | 1980-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2856744B2 (ja) | ピーク検出回路 | |
| US4219781A (en) | Transistor amplifier circuit | |
| US3898576A (en) | Direct-coupled amplifier provided with negative feedback | |
| JPS637044B2 (ja) | ||
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
| JPH0141045B2 (ja) | ||
| JPH0321927B2 (ja) | ||
| US3519946A (en) | Class a audio amplifier | |
| JPS61295701A (ja) | 差動増幅回路型検波器 | |
| JP3038426B2 (ja) | 非反転増幅回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3177521B2 (ja) | 電源回路 | |
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JPS62161204A (ja) | 増幅装置 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP3024026B2 (ja) | バンドギャップ型定電圧発生回路 | |
| JPH05150847A (ja) | 電源回路 | |
| JPH0413848Y2 (ja) | ||
| JPS628989B2 (ja) | ||
| JPH01268302A (ja) | 増幅回路 | |
| JPS6216572B2 (ja) | ||
| JPH05110351A (ja) | 電流電圧変換回路 | |
| JPS6252489B2 (ja) | ||
| JPS5834613A (ja) | 可変電子インピ−ダンス装置 |