KR910005467A - 박막 트랜지스터의 제조 방법 및 구조 - Google Patents
박막 트랜지스터의 제조 방법 및 구조 Download PDFInfo
- Publication number
- KR910005467A KR910005467A KR1019890012318A KR890012318A KR910005467A KR 910005467 A KR910005467 A KR 910005467A KR 1019890012318 A KR1019890012318 A KR 1019890012318A KR 890012318 A KR890012318 A KR 890012318A KR 910005467 A KR910005467 A KR 910005467A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- amorphous silicon
- silicon layer
- forming
- type amorphous
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 다른 박막트랜지스터의 구조도,
제3도는 본 발명에 따른 박막 트랜지스터의 공정순서도.
Claims (2)
- 유리기판(1)위에 TaSi2를 디포지션하고 패턴형성하여 게이트 전극(2)을 형성하는 공정과, 상기 공정후 이산화규소 절연막(3)을 형성하는 공정과, 상기 공정후 비정질 규소층(4)과 질화규소층(5)을 연속증착하고 질화 규소층(5)의 패턴을 형성하는 공정과, 상기 공정후 n+형 비정질 규소층(6)을 형성하고 n+형 비정질 규소층(6)과 비정질 규소층(4)의 패턴을 동시에 형성하는 공정과, 상기 공정후 알류미늄(Al)층 (7, 8)을 형성하고 소오스전극(7)과 드레인전극(8)의 패턴을 형성하는 공정과, 상기 공정후 n+형 비정질 규소층(6)을 에칭하는 공정을 포함하여 구성된 것을 특징으로 하는 박막 트랜지스터제조방법.
- 유리기판(1)위에 TaSi2를 디포지션하고 패턴형성하여 이루어진 게이트 전극(2)과, 상기 게이트전극(2)위에 이산화규소(SiO2)를 증착시켜 이루어진 이산화규소(SiO2) 게이트 절연막(3)과, 상기 이산화규소(SiO2) 게이트 절연막(3)위에 형성되는 비정질 규소층(4)과, 상기 비정질 규소층(4)위에 형성되며 에칭 스토퍼용인 질화규소층(5)과, 상기 질화규소층(5) 형성후에 형성되고 소오스 드레인 전극(7, 8) 형성후에 에칭되는 n+형 비정질 규소층(6)과, 상기 n+형 비정질 규소층(6)에 알류미늄(Al)을 디포지션하고 패턴형성하여 이루어진 소오스 드레인 전극(7, 8)을 포함하여 구성된 것을 특징으로 하는 박막 트랜지스터구조.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012318A KR910005467A (ko) | 1989-08-29 | 1989-08-29 | 박막 트랜지스터의 제조 방법 및 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012318A KR910005467A (ko) | 1989-08-29 | 1989-08-29 | 박막 트랜지스터의 제조 방법 및 구조 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR910005467A true KR910005467A (ko) | 1991-03-30 |
Family
ID=67661828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890012318A KR910005467A (ko) | 1989-08-29 | 1989-08-29 | 박막 트랜지스터의 제조 방법 및 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910005467A (ko) |
-
1989
- 1989-08-29 KR KR1019890012318A patent/KR910005467A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840002159A (ko) | 단결정막의 제조 방법 | |
| KR970052527A (ko) | Mos구조용 게이트 전극 제조 방법 | |
| KR910005467A (ko) | 박막 트랜지스터의 제조 방법 및 구조 | |
| KR910007386A (ko) | 전자발광소자의 제조방법 | |
| KR900015371A (ko) | 이중 게이트형 아몰퍼스 실리콘 박막 트랜지스터 및 그 제조방법 | |
| KR930015095A (ko) | 박막트랜지스터 | |
| KR970052389A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR920018824A (ko) | 박막 트랜지스터의 제조방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR910005478A (ko) | 박막트랜지스터의 제조방법 | |
| KR940022897A (ko) | 박막트랜지스터 제조방법 | |
| KR940003079A (ko) | 박막트랜지스터 제조방법 | |
| KR890005918A (ko) | 비정질 실리콘 태양전지 제조방법 | |
| KR940016742A (ko) | 박막트랜지스터 및 그 게이트전극 제조방법 | |
| KR900017222A (ko) | 박막 트랜지스터 제조방법 | |
| KR950007100A (ko) | 자기정렬 콘택 형성 방법 | |
| KR900017150A (ko) | 다중 게이트 박막 트랜지스터 제조방법 | |
| KR900017198A (ko) | 듀얼게이트 박막트랜지스터(tft) 제조방법 | |
| KR940001454A (ko) | 박막트랜지스터 구조 및 제조방법 | |
| KR900002432A (ko) | 반도체의 사이드벽 형성방법 | |
| KR940003088A (ko) | 박막트랜지스터의 제조방법 | |
| KR930015096A (ko) | 박막 트랜지스터 제조방법 | |
| KR970054071A (ko) | 이중 스페이서를 이용한 반도체장치의 셀 커패시터 형성방법 | |
| KR870004327A (ko) | 액정표시소자용 박막 트랜지스터의 제조방법 | |
| KR960030414A (ko) | 반도체장치의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |