KR910005388A - 산화막을 이용한 반도체 제조방법 - Google Patents
산화막을 이용한 반도체 제조방법 Download PDFInfo
- Publication number
- KR910005388A KR910005388A KR1019890011895A KR890011895A KR910005388A KR 910005388 A KR910005388 A KR 910005388A KR 1019890011895 A KR1019890011895 A KR 1019890011895A KR 890011895 A KR890011895 A KR 890011895A KR 910005388 A KR910005388 A KR 910005388A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- primary
- connection hole
- layer
- oxide film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 금속층 접속공을 평탄하게 형성하는 제조순서중 나타낸 것으로 (가)도는 제1금속층 위에 네가티브형 폴리이미드 수지를 사용하여 음의 기울기를 갖는 금속층 접속공의 열린 상태를 나타낸 개략도.
(나)도는 금속층을 증착하는 상태를 나타낸 개략도.
(다)도는 금속층과 제1폴리이미드층을 제거하는 상태를 나타낸 개략도.
(라)도는 2차 폴리이미드층을 코팅하는 상태를 나타낸 개략도.
(마)도는 금속층 접속공의 금속층까지 에치백하는 상태를 나타낸 개략도.
(바)도는 제2금속층을 형성하여 금속층 접속공의 금속층을 완성하는 상태를 나타낸 개략도.
Claims (1)
- 금속층 접속공을 다층금속층 사이에 평탄하게 형성하기 위한 반도체 제조방법에 있어서, 반도체 기판상에 형성된 제1금속층위에 1차 폴리이미드층을 금속층 접속공의 부분이 공간상태가 되도록 코팅하는 단계와, 제1금속층과 1차 폴리이미드층 위에 금속층을 증착하는 단계와, 1차 폴리이미드층과 이 위에 증착된 금속층만 제거하는 단계와, 제1금속층과 금속층 위에 산화막과 2차 폴리이미드층 형성하는 단계와, 금속층 접속공의 금속층까지 에치백하는 단계들에 의하여 금속층 접속공에 금속층이 매립되도록 하고 제2금속층을 형성하도록 한 산화막을 이용한 반도체 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890011895A KR930000608B1 (ko) | 1989-08-21 | 1989-08-21 | 산화막을 이용한 반도체 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890011895A KR930000608B1 (ko) | 1989-08-21 | 1989-08-21 | 산화막을 이용한 반도체 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910005388A true KR910005388A (ko) | 1991-03-30 |
| KR930000608B1 KR930000608B1 (ko) | 1993-01-25 |
Family
ID=19289100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890011895A KR930000608B1 (ko) | 1989-08-21 | 1989-08-21 | 산화막을 이용한 반도체 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930000608B1 (ko) |
-
1989
- 1989-08-21 KR KR1019890011895A patent/KR930000608B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930000608B1 (ko) | 1993-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920018850A (ko) | 메탈플러그의 형성방법 | |
| KR920700475A (ko) | 티타늄-텅스텐 및 선택적 cvd 텅스텐을 사용하는 완전 매립 상호 접속방식 | |
| KR950034482A (ko) | 반도체 소자의 다층금속 배선의 형성방법 | |
| KR940022801A (ko) | 반도체소자의 콘택 형성방법 | |
| KR910005388A (ko) | 산화막을 이용한 반도체 제조방법 | |
| KR970063507A (ko) | 배선층의 형성 방법 | |
| KR910005436A (ko) | 패턴층을 이용한 반도체 제조방법 | |
| KR930006837A (ko) | 금속접착층을 이용한 텅스텐 선택증착방법 | |
| KR960002582A (ko) | 반도체소자의 제조방법 | |
| KR980005442A (ko) | 금속배선 형성방법 | |
| KR950001952A (ko) | 반도체 소자의 다층 금속배선 형성 방법 | |
| JPS57208160A (en) | Semiconductor device | |
| KR960035853A (ko) | 미세 패턴의 형성방법 | |
| KR950025937A (ko) | 반도체 소자의 패드 형성방법 | |
| KR920013671A (ko) | 다층 이종구조로 형성된 갈륨비소 소자의 제조방법 | |
| KR950015592A (ko) | 텅스텐 플러그 형성방법 | |
| KR930005182A (ko) | Al-Si-Cu 합금배선 제조방법 | |
| KR930006825A (ko) | 반도체 장치의 제조방법 | |
| KR970052391A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR960012363A (ko) | 반도체장치의 제조방법 | |
| KR950012655A (ko) | 이층구조소자의 본딩패드 형성방법 | |
| KR960035801A (ko) | 반도체 소자의 제조방법 | |
| KR890007384A (ko) | 반도체 다층 배선장치의 제조방법 | |
| KR950021425A (ko) | 다층 금속배선 형성방법 | |
| KR950021414A (ko) | 반도체 장치의 다층 배선간 연결공정 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19971211 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |