KR910003823A - 반도체장치 - Google Patents
반도체장치 Download PDFInfo
- Publication number
- KR910003823A KR910003823A KR1019900011483A KR900011483A KR910003823A KR 910003823 A KR910003823 A KR 910003823A KR 1019900011483 A KR1019900011483 A KR 1019900011483A KR 900011483 A KR900011483 A KR 900011483A KR 910003823 A KR910003823 A KR 910003823A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- conductivity type
- semiconductor device
- groove
- semiconductor substrate
- Prior art date
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1의 실시예인 반도체장치의 단면도.
Claims (10)
- 제1의 도전형을 갖는 제1의 영역, 상기 제1의 영역의 위면영역에 형성되어 상기 제1의 도전형의 역도전형인 제2의 도전형을 갖는 제2의 영역, 상기 제1의 영역의 아래면의 하부에 형성되어 상길 제2의 도전형을 갖는 제3의 영역을 갖고 반도체기판의 표면상에 형성된 다수의 바이폴라 트랜지스터와 서로 인접하는 바이폴라 트랜지스터를 분리하기 위하여 상기 바이폴라 트랜지스터를 둘러싸는 분리영역을 포함하며, 상기 제2의 영역과 상기 분리영역 사이의 거리는 상기 제1의 영역의 깊이와 상기 제2의 영역의 깊이의 합계가 0.2㎛이하일 때 0.16∼0.24㎛이고, 상기 합계가 0.2㎛이상일 때 0.8∼1.2배로 되는 반도체장치.
- 특허청구의 범위 제1항에 있어서, 상기 바이폴라 트랜지스터는 순방향 동작형 바이폴라 트랜지스터이고, 상기 제1, 제2 및 제3의 영역은 각각 베이스, 에미터 및 컬렉터인 반도체장치.
- 특허청구의 범위 제1항에 있어서, 상기 바이폴라 트랜지스터는 역방향 동작형 바이폴라 트랜지스터이고, 상기 제1, 제2 및 제3의 영역은 각각 베이스 컬렉터 및 에미터인 반도체장치.
- 특허청구의 범위 제1항에 있어서, 상기 분리영역은 상기 반도체기판상에 형성되고, 그의 내면이 분리막으로 피복되어 있는 홈인 반도체장치.
- 특허청구의 범위 제4항에 있어서, 상기 홈은 상기 제3의 영역의 아래면보다 더 깊고, 다결정실리콘으로 매입되어 있는 반도체장치.
- 특허청구의 범위 제5항에 있어서, 상기 제3의 영역의 하부에 그의 아래면과 접촉해서 제2의 도전형인 저저항 매입층이 형성되고, 상기 홈은 상기 매입층의 아래면보다 더 깊은 반도체장치.
- 특허청구의 범위 제6항에 있어서, 상기 제3의 영역의 한쪽의 측벽에 접촉해서 상기 제3의 영역의 아래면보다 더 깊고, 상기 분리영역보다 더 얕게 제2의 홈이 형성되어 있고, 상기 제2의 홈의 내면은 분리막으로 피복되어 있는 반도체장치.
- 특허청구의 범위 제1항에 있어서, 상기 제1의 영역의 측벽은 외부베이스와 접촉하고 있는 반도체장치.
- 특허청구의 범위 제1항에 있어서, 상기 제1의 영역의 측벽은 상기 반도체기판의 표면 영역상에 형성된 분리막과 접촉하고 있는 반도체장치.
- 제1의 도전형을 갖는 반도체기판, 상기 반도체기판위에 형성되어 상기 제1의 도전형과 역도전형인 제2의 도전형을 갖는 저저항층, 상기 저저항층위에 형성되어 상기 제2의 도전형을 갖는 에피택셜층, 상기 에피택셜층의 표면영역상에 형성되어 상기 제2의 도전형을 갖는 제1의 영역, 상기 제1의 영역의 하부에 형성되어 상기 제1의 도전형을 갖는 제2의 영역, 상기 제2의 도전형을 갖는 제3의 영역 및 상기 제2의 도전형을 갖는 저저항의 제4의 영역을 포함하고, 상기 각각의 제1, 제2, 제3 및 제4의 경계면의 단면이 동일한 곡률을 가지며, 상기 경계면이 환형상으로 동심적으로 배치되는 반도체장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19410889A JP2947822B2 (ja) | 1989-07-28 | 1989-07-28 | 半導体装置 |
| JP1-194108 | 1989-07-28 | ||
| JP1-231736 | 1989-09-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910003823A true KR910003823A (ko) | 1991-02-28 |
| KR0166069B1 KR0166069B1 (ko) | 1999-01-15 |
Family
ID=16319063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900011483A KR0166069B1 (ko) | 1989-07-28 | 1990-07-27 | 반도체장치 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2947822B2 (ko) |
| KR (1) | KR0166069B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456327B1 (ko) * | 2001-07-11 | 2004-11-09 | 강원도 | 아니스알데히드의 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2692292B2 (ja) * | 1989-09-02 | 1997-12-17 | 富士電機株式会社 | 集積回路装置用縦形バイポーラトランジスタ |
| US5858828A (en) * | 1997-02-18 | 1999-01-12 | Symbios, Inc. | Use of MEV implantation to form vertically modulated N+ buried layer in an NPN bipolar transistor |
-
1989
- 1989-07-28 JP JP19410889A patent/JP2947822B2/ja not_active Expired - Fee Related
-
1990
- 1990-07-27 KR KR1019900011483A patent/KR0166069B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456327B1 (ko) * | 2001-07-11 | 2004-11-09 | 강원도 | 아니스알데히드의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0166069B1 (ko) | 1999-01-15 |
| JPH0360128A (ja) | 1991-03-15 |
| JP2947822B2 (ja) | 1999-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920015588A (ko) | 광 반도체장치 | |
| KR840006872A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| IL38262A (en) | A method of producing integrated circuits with oxidized insulation and the structure produced | |
| KR970072395A (ko) | 반도체 장치 | |
| KR920017263A (ko) | 광 반도체 장치 | |
| KR940001385A (ko) | 광 반도체 장치 및 그 제조 방법 | |
| KR910015073A (ko) | 고전압 반도체 구조체 및 그 제조방법 | |
| KR940008112A (ko) | 트랜지스터 및 그 제조 방법 | |
| KR850003068A (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| KR900004031A (ko) | 바이폴러 트랜지스터 및 그 제조방법 | |
| KR850006775A (ko) | 반도체 장치의 제조방법 | |
| KR950034834A (ko) | 모스(mos)형 반도체 장치 | |
| KR930005238A (ko) | 반도체 소자 | |
| KR910007162A (ko) | 반도체 장치의 제조 방법 | |
| KR890012359A (ko) | 반도체 장치 및 그 제조방법 | |
| KR910003823A (ko) | 반도체장치 | |
| KR870008392A (ko) | 직교식 쌍극성 트랜지스터 | |
| KR970063773A (ko) | 반도체장치 및 그 제조방법 | |
| KR910010732A (ko) | 반도체 디바이스 및 그 제조방법 | |
| KR920003508A (ko) | 반도체 디바이스 및 이를 제조하는 방법 | |
| KR840008213A (ko) | 반도체 장치 | |
| KR890004439A (ko) | 바이폴라트랜지스터 및 그 제조방법 | |
| KR920018934A (ko) | 반도체장치 | |
| KR850003478A (ko) | 절연기판 실리콘내에 형성된 레이터랄 바이폴라 트랜지스터 | |
| KR860001488A (ko) | 바이폴러 트랜지스터와 iil이 있는 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010830 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |