KR900017213A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR900017213A KR900017213A KR1019900004880A KR900004880A KR900017213A KR 900017213 A KR900017213 A KR 900017213A KR 1019900004880 A KR1019900004880 A KR 1019900004880A KR 900004880 A KR900004880 A KR 900004880A KR 900017213 A KR900017213 A KR 900017213A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- surface stabilization
- scribe line
- stabilization film
- interlayer insulating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 반도체 장치의 제1실시예에 의한 구조의 개략 단면도.
제7도는 스크라이브 라인상에 패턴을 가지지 않은 제1도에 도시한 반도체 장치의 실시예.
제8도는 본 발명에 의한 반도체 장치의 제2실시예에 의한 개략 단면도.
Claims (4)
- 스크라이빙 단계전 상태에서 스크라이브 라인의 전체 표면상에 층간 절연막 및 표면 안정화막을 포함하는 반도체 장치.
- 스크라이빙 단계전 상태에서 스크라이브 라인상에 있는 층간 절연막 및 표면 안정화막과; 침 주변을 따라서 상기 안정화막의 가장자리 부근에서 제거되는 반도체 장치.
- 스크라이빙 단계전 상태에서 스크라이브 라인상에 층간 절연막 및 표면 안정화막과; 침 주변을 따라서 상기 표면 안정화막의 가장자리 부근에 형성된 슬릿홈을 포함하고; 패턴이 형성된 영역에서의 상기 표면 안정화막은 상기 슬릿홈에 해당하는 부분에서 제거되며, 패턴이 형성된 상기 영역을 제외한 영역에서의 상기 표면 안정화막은 제거되는 반도체 장치.
- 제2항 또는 제3항에 있어서. 상기 슬릿홈은 상기 스크라이브 라인의 양가장자리에 형성되는 반도체 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP124741 | 1985-06-08 | ||
| JP94124 | 1989-04-13 | ||
| JP9412489 | 1989-04-13 | ||
| JP1-94124 | 1989-04-13 | ||
| JP12474189 | 1989-05-18 | ||
| JP432 | 1990-01-08 | ||
| JP43290A JP2913716B2 (ja) | 1989-04-13 | 1990-01-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900017213A true KR900017213A (ko) | 1990-11-15 |
| KR100221688B1 KR100221688B1 (ko) | 1999-09-15 |
Family
ID=27274464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900004880A KR100221688B1 (ko) | 1989-04-13 | 1990-04-10 | 반도체 장치 및 그의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2913716B2 (ko) |
| KR (1) | KR100221688B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3186266B2 (ja) * | 1992-12-03 | 2001-07-11 | セイコーエプソン株式会社 | 半導体装置 |
| US5593927A (en) * | 1993-10-14 | 1997-01-14 | Micron Technology, Inc. | Method for packaging semiconductor dice |
| US5861660A (en) * | 1995-08-21 | 1999-01-19 | Stmicroelectronics, Inc. | Integrated-circuit die suitable for wafer-level testing and method for forming the same |
-
1990
- 1990-01-08 JP JP43290A patent/JP2913716B2/ja not_active Expired - Lifetime
- 1990-04-10 KR KR1019900004880A patent/KR100221688B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0372653A (ja) | 1991-03-27 |
| JP2913716B2 (ja) | 1999-06-28 |
| KR100221688B1 (ko) | 1999-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870005459A (ko) | 반도체장치 | |
| KR890003036A (ko) | 반도체장치 | |
| KR910003816A (ko) | 반도체기억장치의 셀구조 | |
| KR910020879A (ko) | 레이저 용단 퓨즈 | |
| KR850000803A (ko) | 반도체 장치 | |
| KR900002462A (ko) | 반도체 장치 | |
| KR900005463A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR900017213A (ko) | 반도체 장치 | |
| KR900005593A (ko) | 반도체장치 | |
| KR880013255A (ko) | 바이폴라트랜지스터 | |
| KR870004502A (ko) | 반도체 장치 | |
| KR900004040A (ko) | 반도체 집적회로 디바이스 | |
| KR930017125A (ko) | 더미 패턴(dymmy pattern)을 갖는 반도체칩 | |
| KR950012613A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR900001025A (ko) | 반도체장치 | |
| KR900005561A (ko) | 반도체장치 | |
| KR910003802A (ko) | 반도체장치 및 그 제조방법 | |
| KR920022535A (ko) | 반도체 집적 회로 | |
| KR860001489A (ko) | 반도체장치 | |
| KR910001889A (ko) | 반도체장치 | |
| KR840008218A (ko) | 반도체 장치 | |
| KR900013615A (ko) | 마스타 슬라이스 방식의 반도체 집적회로 장치 | |
| KR900005606A (ko) | 반도체장치 | |
| KR910017617A (ko) | 반도체 웨이퍼의 제조방법 | |
| KR920017226A (ko) | 반도체장치의 비트라인 콘택영역의 단차 개선방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120611 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |