KR900004116A - 아날로그-디지털변환회로 - Google Patents

아날로그-디지털변환회로 Download PDF

Info

Publication number
KR900004116A
KR900004116A KR1019890011493A KR890011493A KR900004116A KR 900004116 A KR900004116 A KR 900004116A KR 1019890011493 A KR1019890011493 A KR 1019890011493A KR 890011493 A KR890011493 A KR 890011493A KR 900004116 A KR900004116 A KR 900004116A
Authority
KR
South Korea
Prior art keywords
analog
terminal
channel transistor
circuit
conversion circuit
Prior art date
Application number
KR1019890011493A
Other languages
English (en)
Other versions
KR920005362B1 (ko
Inventor
아키히로 야마자키
도모다카 사이토
히데오 사카이
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR900004116A publication Critical patent/KR900004116A/ko
Application granted granted Critical
Publication of KR920005362B1 publication Critical patent/KR920005362B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음

Description

아날로그-디지털변환회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도(a)는 본 발명의 1실시예에 따른 아날로그-디지털변환회로의 회로도.
제1도(b)는 제1도(a)에 도시된 아날로그-디지털변환회로에 이용되는 제어신호의 타이밍파형도.
제2도와 제3도는 제1도(a)도에 도시된 아날로그-디지털변환회로의 일부 변형예를 나타낸 회로도.

Claims (4)

  1. 복수의 아날로그입력단자(CH1,CH2)에 각각 인가되는 전압레벨을 선택해서 1개의 공통단자(a)에 공급해 주는 아날로그스위치수단(P1,N1,P2,N2)과, 상기 복수의 아날로그입력단자(CH1,CH2)로부터 상기 공통단자(a)에 대한 전압레벨의 공급이 금지되는 기간이 지난 다음 상기 아날로그입력단자(CH1,CH2)에 대한 선택을 변경시키는 제어수단(12), 상기 공통단자(a)에 대한 전압레벨의 공급이 금지되는 기간중에 상기 공통단자(a)를 소정의 전압레벨로 설정해 주는 초기전위 설정회로(11,21,31) 및, 상기 공통단자(a)의 전압과 기준전압을 비교하는 비교기(1)를 구비하여 구성된 것을 특징으로 하는 아날로그-디지털변환회로.
  2. 제1항에 있어서, 상기 초기전위설정회로(11)는 게이트단자에 제어신호(φPR)가 입력되면서 소오스단자에는 고전위의 전원(VDD)이 접속된 N챈널트랜지스터(N11)와 이 N챈널트랜지스터(N11)에 접속되어 있으면서 게이트단자와 드레인단자가 상호 접속된 P챈널트랜지스터(P11)로 구성된 것을 특징으로 하는 아날로그-디지털변환회로.
  3. 제1항에 있어서, 상기 초기전위설정회로(21)는 게이트단자에 제어신호(φPR)가 입력되면서 소오스단자에는 고전위의 전원(VDD)이 접속된 N챈널트랜지스터(N21)와 이 N챈널트랜지스터(N21)에 접속되어 있으면서 드레인단자가 접지에 접속된 N챈널트랜지스터(N22)의 직렬회로로 구성된 것을 특징으로 하는 아날로그-디지털변환회로.
  4. 제1항에 있어서, 상기 초기전위설정회로(31)는 게이트단자에 제어신호(φPR)가 입력되는 N챈널트랜지스터(N31)와 이 N챈널트랜지스터(N31)와 병렬로 접속되어 있으면서 게이트단자에 상기 제어신호(φPR)가 인버터(32)를 매개해서 반전되어 입력되는 P챈널트랜지스터(P31)로 구성된 아날로그스위치를 매개해서 디지털-아날로그변환회로(2)의 출력전위를 상기 공통단자(a)에 반영시키도록 된 것을 특징으로 하는 아날로그-디지털변환회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890011493A 1988-08-12 1989-08-12 아날로그-디지털 변환회로 KR920005362B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63200009A JP2577450B2 (ja) 1988-08-12 1988-08-12 アナログ−ディジタル変換回路
JP88-200009 1988-08-12
JP63-200009 1988-08-12

Publications (2)

Publication Number Publication Date
KR900004116A true KR900004116A (ko) 1990-03-27
KR920005362B1 KR920005362B1 (ko) 1992-07-02

Family

ID=16417276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011493A KR920005362B1 (ko) 1988-08-12 1989-08-12 아날로그-디지털 변환회로

Country Status (5)

Country Link
US (1) US4973975A (ko)
EP (1) EP0354552B1 (ko)
JP (1) JP2577450B2 (ko)
KR (1) KR920005362B1 (ko)
DE (1) DE68927655T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0385436B1 (en) * 1989-02-28 1996-05-01 Fujitsu Limited An error absorbing system in a neuron computer
US5142284A (en) * 1990-04-25 1992-08-25 Tektronix, Inc. Sample and hold with intermediate reset voltage outside of the magnitude range of the input
US5252976A (en) * 1990-07-26 1993-10-12 Fujitsu Limited Sequential comparison type analog-to-digital converter
US5247299A (en) * 1992-06-02 1993-09-21 Hewlett-Packard Company Successive approximation A/D converter correcting for charge injection offset
KR100296832B1 (ko) * 1992-11-13 2001-10-24 요트.게.아. 롤페즈 이산시간신호처리시스템
JP2937027B2 (ja) * 1994-09-07 1999-08-23 日本電気株式会社 コンパレータ
JPH09134970A (ja) * 1995-09-08 1997-05-20 Sharp Corp サンプリング回路および画像表示装置
DE10050706C2 (de) * 2000-10-13 2003-07-31 Infineon Technologies Ag Schaltungsanordnung zur Umwandlung eines Eingangsstromsignals in ein entsprechendes digitales Ausgangssignal
US8557093B2 (en) * 2007-03-22 2013-10-15 Sunpower Corporation Deposition system with electrically isolated pallet and anode assemblies
JP2011077847A (ja) * 2009-09-30 2011-04-14 Renesas Electronics Corp Ａ／ｄコンバータ及びそのオープン検出方法
US8981985B2 (en) * 2011-09-06 2015-03-17 National University Of Singapore Analog-to-digital converter for a multi-channel signal acquisition system
US9997254B2 (en) 2016-07-13 2018-06-12 Nxp Usa, Inc. Sample-and-hold circuit
US9984763B1 (en) * 2016-11-30 2018-05-29 Nxp Usa, Inc. Sample and hold circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1403683A (fr) * 1964-04-14 1965-06-25 Labo Cent Telecommunicat Dispositif de mise en mémoire d'informations analogiques
US3846787A (en) * 1972-08-17 1974-11-05 Itt Time division multiplexer employing digital gates and a digital-to-analog converter
US4097753A (en) * 1976-04-02 1978-06-27 International Business Machines Corporation Comparator circuit for a C-2C A/D and D/A converter
JPS5884342A (ja) * 1981-11-13 1983-05-20 Toshiba Corp 信号処理回路
JPS58170213A (ja) * 1982-03-31 1983-10-06 Toshiba Corp 電圧比較回路
CA1232070A (fr) * 1983-12-26 1988-01-26 Denis Bosquain Procede et dispositif de determination des coordonnees d'un point de contact sur une surface sensible semi-analogique
US4618848A (en) * 1984-12-14 1986-10-21 Texas Instruments Incorporated Analog to digital converter circuit
JPS62258521A (ja) * 1986-05-02 1987-11-11 Nec Corp Ａ−ｄ変換器
JPS635619A (ja) * 1986-06-25 1988-01-11 Yokogawa Electric Corp プロセス制御装置用のａ／ｄ変換器

Also Published As

Publication number Publication date
US4973975A (en) 1990-11-27
EP0354552A3 (en) 1992-04-08
EP0354552B1 (en) 1997-01-15
KR920005362B1 (ko) 1992-07-02
DE68927655D1 (de) 1997-02-27
JP2577450B2 (ja) 1997-01-29
EP0354552A2 (en) 1990-02-14
JPH0250619A (ja) 1990-02-20
DE68927655T2 (de) 1997-05-28

Similar Documents

Publication Publication Date Title
KR900004116A (ko) 아날로그-디지털변환회로
KR900013380A (ko) 전압 제어회로
KR960701510A (ko) 차동전력 공급기를 사용한 집적회로 동작방법(integrated circuit oper-ating from different power supplies)
KR880012020A (ko) 디지탈/아날로그 변환기
JPS6437797A (en) Eprom device
KR870004578A (ko) 단일 클록 동적논리를 갖는 프로그램 가능한 논리배열
KR900005455A (ko) 레벨 변환 기능을 갖는 출력버퍼회로
KR900002566A (ko) 버퍼회로
KR870006728A (ko) Bimos 회로
KR890005754A (ko) 샘플화된 아날로그 전류 축전용 회로장치
KR920000177A (ko) 반도체 집적회로장치
KR880001109A (ko) 집적논리회로
KR880011794A (ko) 다이나믹형 디코우더 회로
KR850003617A (ko) 프로그램어블 리드-온리 메모리장치
KR930020850A (ko) 레벨 변환회로
KR900002558A (ko) 출력회로
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR910002127A (ko) 전원절환회로
KR950007287A (ko) 디지탈 신호 처리용 지연 회로
KR900002552A (ko) 출력회로
KR880005750A (ko) 제어펄스 발생회로
KR870009387A (ko) 반도체 대규모 집적회로
KR920011039A (ko) 스위칭 정전류원회로
KR860009418A (ko) 반도체 메모리 장치의 디코오더 회로
KR880010367A (ko) 출력 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030701

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee