KR890013887A - 출력 버퍼회로 - Google Patents
출력 버퍼회로 Download PDFInfo
- Publication number
- KR890013887A KR890013887A KR1019880001594A KR880001594A KR890013887A KR 890013887 A KR890013887 A KR 890013887A KR 1019880001594 A KR1019880001594 A KR 1019880001594A KR 880001594 A KR880001594 A KR 880001594A KR 890013887 A KR890013887 A KR 890013887A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- sense amplifier
- signal
- buffer circuit
- section
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 출력 버퍼를 포함한 집적회로의 출력부 회로도,
제4도는 본 발명의 출력 버퍼 동작을 설명하기 위한 신호파형도.
Claims (3)
- 센스 증폭기의 출력신호로 제어되는 출력 버퍼용 풀 다운 트랜지스터를 구비한 집적회로에 있어서, 상기 센스 증폭기의 출력신호를 일정시간 동안 지연시키는 지연부(10)와, 상기 센스 증폭기의 출력신호 및 상기 지연부(10)의 출력신호로 순차적 제어되는 풀 다운 트랜지스터를 구비한 출력부(20)로 구성되어, 출력부에서 출력되는 신호의 피크전류를 감소시킨 것을 특징으로 하는 출력 버퍼회로.
- 제1항에 있어서, 지연부는 센스 증폭기의 출력을 한 입력단에 인가하는 노아게이트 NOR와, 이 노아게이트의 다른 입력단에 상기 센스 증폭기의 출력을 지연시켜 인가되게 하는 직렬 접속의 반전게이트G3와 G4로 이루어짐을 특징으로 하는 출력 버퍼회로.
- 제1항에 있어서, 출력부는 센스 증폭기의 출력신호로 제어되는 풀 다운 트랜지스터 Q2와, 지연부에서 출력되는 신호로 제어되는 풀 다운 트랜지스터Q3이 병렬 접속됨을 특징으로 하는 출력 버퍼회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880001594A KR910003790B1 (ko) | 1988-02-15 | 1988-02-15 | 출력 버퍼 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880001594A KR910003790B1 (ko) | 1988-02-15 | 1988-02-15 | 출력 버퍼 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890013887A true KR890013887A (ko) | 1989-09-26 |
| KR910003790B1 KR910003790B1 (ko) | 1991-06-12 |
Family
ID=19272277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880001594A KR910003790B1 (ko) | 1988-02-15 | 1988-02-15 | 출력 버퍼 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910003790B1 (ko) |
-
1988
- 1988-02-15 KR KR1019880001594A patent/KR910003790B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910003790B1 (ko) | 1991-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930003555A (ko) | 프로그램 가능한 출력 구동회로 | |
| KR890017807A (ko) | 반도체 집적회로의 출력회로 | |
| KR920022295A (ko) | 높은 출력 이득을 얻는 데이타 출력 드라이버 | |
| KR930003556A (ko) | 점진적 턴-온 특성의 cmos 구동기 | |
| KR890010909A (ko) | 반도체 메모리 회로 | |
| TW353247B (en) | Output buffer device | |
| KR900002552A (ko) | 출력회로 | |
| KR870009387A (ko) | 반도체 대규모 집적회로 | |
| KR890007430A (ko) | 반도체 장치의 출력회로 | |
| KR900005457A (ko) | 반도체 메모리 | |
| KR890013769A (ko) | 중간전위생성회로 | |
| KR890013887A (ko) | 출력 버퍼회로 | |
| EP0242721A3 (en) | Boot-strap type signal generating circuit | |
| KR950024431A (ko) | 스태틱 램(sram)의 어드레스 입력회로 | |
| KR940020422A (ko) | 반도체 메모리 장치의 출력 버퍼회로 | |
| KR920010616A (ko) | 칩 인에이블 검출회로 | |
| KR890015500A (ko) | 집적화용 지연회로 | |
| KR970031298A (ko) | 딜레이 회로 | |
| KR920001841A (ko) | 파워 온 리셋트 회로 | |
| KR900002162A (ko) | 양방향 입출력 버퍼회로 | |
| KR890010690A (ko) | 전 가산기를 이용한 승수회로 | |
| KR910020726A (ko) | 어드레스 천이 검출회로(Address Transition Detector) | |
| JPS5726925A (en) | Pulse generating circuit | |
| KR900013721A (ko) | 지연시간 개선을 위한 ttl nand게이크 | |
| KR930017314A (ko) | 어드레스 디코딩 방법 및 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040331 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |