KR890012468A - 신호라인에 대한 전송회로 - Google Patents
신호라인에 대한 전송회로 Download PDFInfo
- Publication number
- KR890012468A KR890012468A KR1019890000161A KR890000161A KR890012468A KR 890012468 A KR890012468 A KR 890012468A KR 1019890000161 A KR1019890000161 A KR 1019890000161A KR 890000161 A KR890000161 A KR 890000161A KR 890012468 A KR890012468 A KR 890012468A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- mis transistor
- signal line
- electrode
- transmission circuit
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 title claims description 15
- 230000008054 signal transmission Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
- Electronic Switches (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시예에 의한 신호라인에 대한 전송회로를 설명하기 위한 스태틱 랜돔 억세스 메모리의 부분회로도,
제4도는 본 발명의 제2실시예에 의한 신호라인들에 대한 전송회로를 설명하기 위한 회로도,
제5도는 제3실시예에 대한 전송회로를 위한 회로도,
제6도는 본 발명의 제 4실시예에 의한 신호라인들에 대한 전송회로를 설명하기 위한 회로도.
Claims (9)
- 제어신호에 응답하여 제l신호라인과 제 2신호라인간의 신호 전송을 제어하기 위한 전송회로에 있어서, 제 1신호라인에 연결되는 제 1 전극, 제 2 전극 및 게이트 전극을 포함하는 제1 MIS 트랜지스터, 제 1 MIS 트랜지스터의 제 2 전극에 연결되는 제 1전극, 제 2 신호라인에 연결되는 제 2 전극 및 게이트전극을 포함하는 제2MIS 트랜지스터, 그리고 제1신호라인에 연결되는 베이스전극, 전원라인에 연결되는 제 l전극 및 제2MIS 트랜지스터의 제 1전극에 연결되는 제 2 전극을 포함하는 바이폴라 트랜지스터로 구성되며, 제1lMIS 트랜지스터와 제2트랜지스터의 게이트 전극들은 제1MlS 트랜지스터와 제2 MlS 트랜지스터가 콤프리멘타리 방식으로 동작하도록 제어신호에 응답하여 제어되는 것이 특징인 신호라인에 대한 전송회로.
- 제l항에서, 바이폴라 트랜지스터는 NPN형 트랜지스터인 것이 특징인 신호라인에 대한 전송회로.
- 제1항에서, 제1MIS 트랜지스터는 n채널형 트랜지스터이며, 제 2MIS 트랜지스더는 P채널형 트랜지스터인 것이 특징인 신호라인에 대한 전송회로.
- 제1항에서, 제 1MIS 트랜지스터는 P채널형 트랜지스터이며, 제 2MIS 트랜지스터는 n 채널형 트랜지스터인 것이 특징인 신호라인에 대한 전송회로.
- 제 1항에서, 제lMIS 트랜지스터와 제 2 MIS 트랜지스터는 n 채널형 트랜지스터 인것이 특징인 신호라인에 대한 전송회로.
- 제1항에서, 제1MIS 트랜지스터와 제 2MIS 트랜지스터는 P 채널형 트랜지스터 인것이 특징인 신호라인에 대한 전송회로.
- 제1항에서, 제 2 신호라인에 풀다운 회로를 더 연결하여 구성되는 것이 특징인 신호라인에 대한 전송회로.
- 제 7 항에서, 풀다운 회로는 제 2 라인에 연결되는 드레인, 접지에 연결되는 소오스 밋 MlS 트랜지스터가 도통상태에서 제2MIS 트랜지스터의 것보다 더높은 저항값을 갖는 식의 레벨에서 전압을 공급받는 게이트를 갖는 MIS 트랜지스터로 구성되는 것이 특징인 신호라인에 대한 전송회로.
- 제 1항에서, 제 3 신호라인에 연결되는 제 l전극, 제 2 전극 및 제1 MIS 트랜지스터의 게이트 전극에 연결되는 게이트전극을 포함하는 제 3 MIS 트랜지스터, 제 3 MIS 트랜지스터의 제 2 전극에 연결되는 제 l전극, 제4 신호라인에 연결되는 제2전극 및 제 2 MIS 트랜지스터의 게이트 전극에 연결되는 게이트전극을 포함하는 제 4 MIS 트랜지스터, 그리고 제3 신호라인에 연결되는 베이스전극. 전원라인에 연결되는 제1 전극, 및 제 4 MIS 트랜지스터의 제 1 전극에 연결되는 제 2 전극을 포함하는 또다른 바이폴라 트랜지스터를 더 포함하며, 그에의해 콤프리멘타리 선호들은 제l 및 제 3 신호라인들과 제2 및 제4신호라인들간에 전송되는 것이 특징인 신호라인에 대한 전송회로.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63002531A JPH01184694A (ja) | 1988-01-11 | 1988-01-11 | 信号線切り替え回路 |
JP63-2531 | 1988-01-11 | ||
JP88-002531 | 1988-11-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890012468A true KR890012468A (ko) | 1989-08-26 |
KR920008054B1 KR920008054B1 (ko) | 1992-09-22 |
Family
ID=11531964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890000161A KR920008054B1 (ko) | 1988-01-11 | 1989-01-09 | 신호라인에 대한 전송회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4876467A (ko) |
EP (1) | EP0325344B1 (ko) |
JP (1) | JPH01184694A (ko) |
KR (1) | KR920008054B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5134319A (en) * | 1990-01-10 | 1992-07-28 | Fujitsu Limited | Bicmos differential amplifier having improved switching speed |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5570993A (en) * | 1978-11-24 | 1980-05-28 | Hitachi Ltd | Memory circuit |
JPS62230221A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | バツフア回路 |
JPS63209220A (ja) * | 1987-02-26 | 1988-08-30 | Toshiba Corp | インバ−タ回路 |
-
1988
- 1988-01-11 JP JP63002531A patent/JPH01184694A/ja active Pending
- 1988-12-28 US US07/291,031 patent/US4876467A/en not_active Expired - Fee Related
-
1989
- 1989-01-05 EP EP89300051A patent/EP0325344B1/en not_active Expired - Lifetime
- 1989-01-09 KR KR1019890000161A patent/KR920008054B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0325344A2 (en) | 1989-07-26 |
JPH01184694A (ja) | 1989-07-24 |
KR920008054B1 (ko) | 1992-09-22 |
EP0325344B1 (en) | 1994-03-09 |
US4876467A (en) | 1989-10-24 |
EP0325344A3 (en) | 1992-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930011206A (ko) | 대기시 전류저감회로를 가진 반도체 집적회로 | |
KR860000659A (ko) | M0s 스태틱형 ram | |
KR870011616A (ko) | 센스 앰프 | |
KR840008097A (ko) | 기판 바이어스 전압제어회로 및 방법 | |
KR920015551A (ko) | 기판 전위 검출 회로를 가진 반도체 집적회로 장치 | |
KR870006728A (ko) | Bimos 회로 | |
KR910008953A (ko) | 캐패시턴스 디바이스 구동용 cmos 집적 회로 | |
KR960704322A (ko) | 개선된 데이타 출력 버퍼(improved data output buffer) | |
KR900002558A (ko) | 출력회로 | |
KR910001746A (ko) | 메모리 소자내의 센스 앰프 드라이버 | |
KR900002457A (ko) | 출력버퍼회로 | |
KR950024349A (ko) | 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로 | |
KR860003712A (ko) | 논리게이트 회로 | |
KR940023060A (ko) | 입력회로 | |
KR860009418A (ko) | 반도체 메모리 장치의 디코오더 회로 | |
KR890013769A (ko) | 중간전위생성회로 | |
KR850008420A (ko) | 초기 스파이크 잡음 제거용 출력제어회로 | |
KR880004564A (ko) | 반도체 집적회로 | |
KR890012468A (ko) | 신호라인에 대한 전송회로 | |
KR910014942A (ko) | 출력회로 | |
KR940026953A (ko) | 반도체 메모리 장치 | |
KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
KR910010866A (ko) | Bi-CMOS회로 | |
KR890012445A (ko) | 푸시-풀 출력회로 | |
KR910016008A (ko) | 메모리 소자의 저소비 전력 리던던시(Redundancy) 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19950918 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |