KR890007426A - 다른 항복전압과 다른 기능을 갖는 블록을 포함하는 모노리식 반도체 ic장치 및 그 제조방법 - Google Patents

다른 항복전압과 다른 기능을 갖는 블록을 포함하는 모노리식 반도체 ic장치 및 그 제조방법 Download PDF

Info

Publication number
KR890007426A
KR890007426A KR1019880013159A KR880013159A KR890007426A KR 890007426 A KR890007426 A KR 890007426A KR 1019880013159 A KR1019880013159 A KR 1019880013159A KR 880013159 A KR880013159 A KR 880013159A KR 890007426 A KR890007426 A KR 890007426A
Authority
KR
South Korea
Prior art keywords
bipolar transistor
region
block
semiconductor
impurity concentration
Prior art date
Application number
KR1019880013159A
Other languages
English (en)
Other versions
KR970006220B1 (ko
Inventor
아끼히로 탐바
유따까 고바야시
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62253672A external-priority patent/JP2510626B2/ja
Priority claimed from JP63006481A external-priority patent/JPH01186673A/ja
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR890007426A publication Critical patent/KR890007426A/ko
Application granted granted Critical
Publication of KR970006220B1 publication Critical patent/KR970006220B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

다른 항복전압과 다른 기능을 갖는 블록을 포함하는 모노리식 반도체 IC장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 일실시예에 대한 Bi-CMOS DRAM 장치의 모식도.
제5도는 본 발명의 일실시예에 따른 좁혀진 실효 베이스폭의 효과를 설명하기위한 도면.
제6도는 종형 바이폴라 트랜지스터의 차단주파수와 콜렉터영역의 불순물 농도와의 관계를 나타낸 그래프.

Claims (20)

  1. 단일 반도체 기판내에 형성되어 상이한 기능을가진 복수개의 블록을 포함하는 모노리식 반도체 IC장치에서 상기 복수개의 블록중 적어도 2개의 각각 상기 반도체기판내에 형성된 에미터영역, 베이스영역, 콜렉터 영역을 가진 복수개의 바이폴라 트랜지스터를 포함하고, 상기 복수개의 블록중 적어도 1개는 각각 상기 단일 반도체 기판내에 형성된 소스영역, 드레인영역 그들 영역간에 있는 채널영역을 가진 복수개의 절연게이트 전계효과 트랜지스터를 포함하고 상기 복수개의 블록중 적어도 한개중 적어도 한개의 바이폴라 트랜지스터의 콜렉터영역의 저항치를 다른 블록의 바이폴라 트랜지스터의 콜렉터영역의 저항치와 다르게 하게 함으로써 상기 단일 반도체 기판내의 복수개의 블록에 상이한 동작 속도와 상이한 항복전압을 가하도록 한 모노리식 반도체 IC장치.
  2. 제1항에 있어서, 상기 적어도 1개의 바이폴라 트랜지스터의 도통에 기여하는 캐리어의 이동방향의 콜랙터 영역과 베이스영역간 길이가 상기 다른 블록의 바이폴라 트랜지스터의 그것과는 다르게하여 다른 블록의 바이폴라 트랜지스터는 상이한 콜렉ㅌ 저항치를 가지도록한 모노리식 반도체 IC장치.
  3. 제1항에 있어서, 상기 적어도 한개의 바이폴라 트랜지스터의 콜렉터영역의 불순물농도를 상기 다른 블록의 바이폴라 트랜지스터와는 다르게하여 다른 블록의 바이폴라 트랜지스터는 상이한 콜렉터 저항치를 가지도록 한 모노리식 반도체 IC장치.
  4. 제1항에 있어서, 상기 적어도 한개의 바이폴라 트랜지스터의 저항치가 상기 다른 블록의 바이폴라 트랜지스터 보다 작게하여 상기 단일 반도체 기판내에 있어서 상기 적어도 한개의 블록은 상기 다른 블록보다 높은 동작속도와 낮은 항복전압을 가지도록한 모노리식 반도체 IC장치.
  5. 제4항에 있어서, 상기 적어도 한개의 블록의 상기 적어도 한개의 바이폴라 트랜지스터는 비교적 소진폭의 신호를 상기 다른 블록의 바이폴라 트랜지스터는 비교적 대진폭의 신호로 취급하도록 배치되어 있는 모노리식 반도체 IC장치.
  6. 제1항에 있어서, 상기 다른 블록의 바이폴라 트랜지스터의 콜렉터영역은 상기 복수개의 절연게이트 전계효과 트랜지스터내의 적어도 하나의 채널영역과 도전형이 동일하고 불순물 농도가 더 큰 모노리식 반도체 IC장치.
  7. 제1항에 있어서, 상기 다른 블록은 메모리 어레이블록을 포함하고, 상기 적어도 한개의 블록은 상기 메모리 어레이블록에 직접 접속된 제1 주변회로 블록과 상기 제1 주변회로 블록에 접속된 제2 주변회로 블록을 포함하는 모노리식 반도체 IC장치.
  8. 단일 반도체 기판내에 형성된 바이폴라 트랜지스터 상보형 MOS 트랜지스터 게이트(Bi-CMOS 게이트)블록과 에미터 결합 로직게이트(ECL 게이트)블록을 가지는 모노리식 반도체 IC장치에 있어서 상기 Bi-CMOS 게이트 블록은 상기 단일 반도체 기판내에 형성된 바이폴라 트랜지스터와 MOS 트랜지스터를 포함하고, 상기 ECL 게이트블록은 상기 단일 반동체 기판내에 형성된 다른 바이폴라 트랜지스터를 포함하고, 상기 Bi-CMOS 게이트 블록의 바이폴라 트랜지스터 상기 Bi-CMOS 게이트블록의 MOS 트랜지스터의 항복전압과 거의 동일한 항복전압을 가지고 상기 ECL게이트 블록의 바이폴라 트랜지스터는 상기 Bi-CMOS 게이트 블록의 바이폴라 트랜지스터의 항복전압 보다 낮은 항복전압을 가지고 있는 모노리식 반도체 IC장치.
  9. 모노리식 반도체 IC장치의 제조방법에 있어서, 반도체 기판을 준비하는 단계와, 상기 반도체 기판내에 비교적 고불순물 농도영역을 형성하는 단계와, 상기 고불순물농도 영역내에 상이한 콜렉터 저항치를 가진 비교적 저불순물 농도영역을 형성하는 단계와 상기 저불순물농도 영역내에 반도체 영역을 형성하는 서로 다른 항복전압을 갖는 바이폴라 트랜지스터와 전계효과 트랜지스터를 제공하는 단계를 포함하는 모노리식 반도체 IC장치의 제조방법.
  10. 제9항에 있어서, 상기 비교적 고분순물 농도영역은 상기 반도체 기판의 표면영역을 도핑하지 않도록한 상기 반도체 기판내에 형성되고 상기 비교적 저불순물 농도영역의 형성단계는 상기 도핑되지 않는 상기 반도체 기판의 표면영역을 이온주입 함으로서 행해지는 모노리식 반도체 IC장치.
  11. 제9항에 있어서, 상기 비교적 저불순물 농도영역의 형성은 상기 기판위에 에패택셜층을 형성하고 상기 에피택셜층에 이온 주입함으로서 행해지는 모노리식 반도체 IC장치
  12. 제9항에 있어서, 상기 비교적 저불순물 농도영역의 형성은 상기 기판위에 에피택셜층을 형성하고, 그 에피택셜층에 불순물을 확산함으로서 행해지는 모노리식 반도체 IC장치.
  13. 복수의 바이폴라 트랜지스터와 복수의 MOS 트랜지스터를 단일 반도체 기판내에 형성하고 상기 복수의 바이폴라 트랜지스터는 서로 다른 항복전압을 갖는 것을 포함하는 반도체장치.
  14. 제13항에 있어서, 메모리셀과 직접 접속 되도록 주변회로 블록을 구성하는 상기 바이폴라 트랜지스터와 메모리셀에 직접 접속되지 않는 간접 주변회로 블록을 구성하는 바이폴라 트랜지스터의 항복전압이 상이한 반도체장치.
  15. 제14항에 있어서, 반도체장치는 Bi-CMOS DRAM인 반도체장치.
  16. 제13항에 있어서, 상기 기판내에서 바이폴라 트랜지스터를 위한 고농도 매립층의 레벨을 변화시키고 상기 고농도 매립층위에 형성되는 바이폴라 트랜지스터의 콜렉터영역의 폭을 다르게 함으로서 다른 항복전압을 제공하는 반도체장치.
  17. 단일 반도체 기판상에 형성된 복수의 바이폴라 트랜지스터를 포함하는 반도체장치에 있어서, 상기 바이폴라 트랜지스터는 소신호영역에서 동작하는 적어도 하나의 바이폴라 트랜지스터와 대신호영역에서 동작하는 적어도 하나의 바이폴라 트랜지스터를 포함하며, 상기 바이폴라 트랜지스터의 콜렉터영역의 불순물농도는 소신호영역에서 동작하는 바이폴라 트랜지스터의 콜렉터영역쪽이 대신호영역에서 동작하는 바이폴라 트랜지스터의 콜렉터영역 보다도 높은 반도체장치.
  18. 단일 반도체 기판상에 형성된 바이폴라 트랜지스터와 MOS 트랜지스터를 포함하는 반도체 장치에 있어서, 상기 바이폴라 트랜지스터의 콜렉터영역의 불순물농도와 상기 MOS트랜지스터의 채널영역의 불순물농도가 상이한 반도체 장치.
  19. 제18항에 있어서, 상기 바이폴라 트랜지스터의 콜렉터영역의 불순물농도는 상기 MOS 트랜지스터의 채널영역의 불순물농도보다 높은 반도체장치.
  20. 제19항에 있어서, 상기 MOS 트랜지스터는 그 채널층의 도전형이 상기 바이폴라 트랜지스터의 콜렉터 영역의 도전형과 동일한 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880013159A 1987-10-09 1988-10-08 다른 항복전압과 다른 기능을 갖는 블록을 포함하는 모노리식 반도체 ic장치 및 그 제조방법 KR970006220B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP62-253672 1987-10-09
JP63-6481 1987-10-09
JP87-253672 1987-10-09
JP62253672A JP2510626B2 (ja) 1987-10-09 1987-10-09 半導体集積回路装置及び半導体記憶装置
JP88-6481 1988-01-14
JP63006481A JPH01186673A (ja) 1988-01-14 1988-01-14 半導体装置

Publications (2)

Publication Number Publication Date
KR890007426A true KR890007426A (ko) 1989-06-19
KR970006220B1 KR970006220B1 (ko) 1997-04-24

Family

ID=26340636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880013159A KR970006220B1 (ko) 1987-10-09 1988-10-08 다른 항복전압과 다른 기능을 갖는 블록을 포함하는 모노리식 반도체 ic장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US5121185A (ko)
KR (1) KR970006220B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828424B2 (ja) * 1990-11-06 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
JP2675713B2 (ja) * 1991-05-10 1997-11-12 株式会社東芝 半導体装置及びその製造方法
US5994755A (en) * 1991-10-30 1999-11-30 Intersil Corporation Analog-to-digital converter and method of fabrication
US5858828A (en) * 1997-02-18 1999-01-12 Symbios, Inc. Use of MEV implantation to form vertically modulated N+ buried layer in an NPN bipolar transistor
JPH10340965A (ja) * 1997-06-10 1998-12-22 Sony Corp 半導体装置およびその製造方法
US6197656B1 (en) 1998-03-24 2001-03-06 International Business Machines Corporation Method of forming planar isolation and substrate contacts in SIMOX-SOI.
KR100303364B1 (ko) 1999-06-29 2001-11-01 박종섭 서브 워드라인 구동 회로
US6492211B1 (en) 2000-09-07 2002-12-10 International Business Machines Corporation Method for novel SOI DRAM BICMOS NPN
JP4460272B2 (ja) * 2002-12-11 2010-05-12 シャープ株式会社 パワートランジスタおよびそれを用いた半導体集積回路
DE10306597B4 (de) * 2003-02-17 2005-11-17 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
US7067383B2 (en) * 2004-03-08 2006-06-27 Intersil Americas, Inc. Method of making bipolar transistors and resulting product
US7208330B2 (en) * 2005-01-12 2007-04-24 Texas Instruments Incorporated Method for varying the uniformity of a dopant as it is placed in a substrate by varying the speed of the implant across the substrate
US9281245B2 (en) 2012-12-28 2016-03-08 Texas Instruments Incorporated Latchup reduction by grown orthogonal substrates
CN113838747A (zh) * 2020-06-23 2021-12-24 上海先进半导体制造有限公司 带外延层的半导体器件及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775453A (en) * 1980-10-29 1982-05-12 Fujitsu Ltd Semiconductor device and manufacture thereof
JPS57157539A (en) * 1981-03-24 1982-09-29 Toshiba Corp Semiconductor integrated circuit device
JPS57162359A (en) * 1981-03-30 1982-10-06 Toshiba Corp Semiconductor device
JPS57188862A (en) * 1981-05-18 1982-11-19 Hitachi Ltd Semiconductor integrated circuit device
US4437171A (en) * 1982-01-07 1984-03-13 Intel Corporation ECL Compatible CMOS memory
JPS5947757A (ja) * 1982-09-10 1984-03-17 Hitachi Ltd 半導体集積回路装置とその製造法
JPS59186359A (ja) * 1983-04-08 1984-10-23 Hitachi Ltd 半導体装置
JPS6153762A (ja) * 1984-08-24 1986-03-17 Hitachi Ltd 半導体集積回路装置
JPS61287159A (ja) * 1985-06-13 1986-12-17 Oki Electric Ind Co Ltd Ｂｉ−ＣＭＯＳ半導体ＩＣ装置の製造方法
JPH0793383B2 (ja) * 1985-11-15 1995-10-09 株式会社日立製作所 半導体装置
US4825275A (en) * 1987-05-28 1989-04-25 Texas Instruments Incorporated Integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias
JPS6427254A (en) * 1987-07-22 1989-01-30 Nec Corp Semiconductor integrated circuit device

Also Published As

Publication number Publication date
KR970006220B1 (ko) 1997-04-24
US5121185A (en) 1992-06-09

Similar Documents

Publication Publication Date Title
KR850002639A (ko) 반도체 기억장치
US4967246A (en) Structure of insulated gate bipolar transistors
KR890007426A (ko) 다른 항복전압과 다른 기능을 갖는 블록을 포함하는 모노리식 반도체 ic장치 및 그 제조방법
KR890016651A (ko) 반도체 집적회로 장치의 제조방법
DE3676781D1 (de) Integrierte bipolar- und komplementaere mos-transistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung.
KR960002556A (ko) 반도체소자 및 그 제조방법
KR900017184A (ko) 반도체장치 및 그 제조방법
EP0250721A3 (en) Integrated circuit comprising bipolar and complementary mos transistors on a common substrate, and production method
KR900015329A (ko) 반도체 집적회로 장치 및 그 제조방법
KR900007114A (ko) 전력용 반도체장치
KR840005927A (ko) 반도체 집적 회로 장치 및 그의 제조 방법
KR970054359A (ko) 바이폴라 트랜지스터와 그 제조 방법
KR870009491A (ko) 반도체 디바이스(device)
KR900013658A (ko) Bi-CMOS반도체장치
JP2002134752A (ja) 半導体装置
KR880014644A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR900015311A (ko) 반도체장치 및 그 제조방법
KR910003834A (ko) 반도체장치의 제조방법
US5168341A (en) Bipolar-cmos integrated circuit having a structure suitable for high integration
KR970030676A (ko) 반도체 장치 및 그 제조 방법
KR960002889A (ko) 반도체 장치 및 그 제조방법
KR900001036A (ko) 분리식 수직형 바이폴라 및 jfet트랜지스터를 제조하기 위한 처리 공정
KR900015316A (ko) 반도체장치
KR960002806A (ko) 바이폴라 트랜지스터를 가지는 반도체 장치 및 그 제조방법
KR970030880A (ko) 버퍼층을 포함하는 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040802

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee