KR880004562A - 반도체 기판의 단차부 매립방법 - Google Patents

반도체 기판의 단차부 매립방법 Download PDF

Info

Publication number
KR880004562A
KR880004562A KR1019870010355A KR870010355A KR880004562A KR 880004562 A KR880004562 A KR 880004562A KR 1019870010355 A KR1019870010355 A KR 1019870010355A KR 870010355 A KR870010355 A KR 870010355A KR 880004562 A KR880004562 A KR 880004562A
Authority
KR
South Korea
Prior art keywords
stepped portion
film
layer
sio
semiconductor substrate
Prior art date
Application number
KR1019870010355A
Other languages
English (en)
Other versions
KR900007682B1 (ko
Inventor
겐슈 후세
겐지 다데이와
이찌로오 나까오
이찌로이 나까오
히데아끼 시모다
Original Assignee
마쯔시다덴기산교 가부시기가이샤
다니이 아끼오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시기가이샤, 다니이 아끼오 filed Critical 마쯔시다덴기산교 가부시기가이샤
Publication of KR880004562A publication Critical patent/KR880004562A/ko
Application granted granted Critical
Publication of KR900007682B1 publication Critical patent/KR900007682B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Element Separation (AREA)

Abstract

내용 없음

Description

반도체기판의 단차부 매립방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도∼제1e도는 본 발명의 일실시예로 반도체기판의 단차부 매립방법을 도시한 단면도.
제2도는 본 발명에 사용한 동적(dynamic)램의 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 단차부 12 : 반도체기판
14 : 저단부 16 : 유전체막
18 : 상단부 20 : 포토레지스트막
22 : 트랜치 24 : 유기막
26 : 플라즈마비임 34 : 우묵부
36 : 채널스톱퍼 38 : 스퍼터-SiO2막
40 : MOS트랜지스터 42 : 게이트전극
50 : 트랜치콘덴서

Claims (8)

  1. 단차부의 저단부와 상단부에 제1막을 형성하고, 상기 단차부의 상기 저단부에 상당하는 부분에서 상기 제1막 위에 상기 단차부의 높이와 같은 두께로 포토레지스트층을 형성하고, 상기 제1막과 상기 포토레지스트층에 제2막을 형성하고, 상기 제2막 위에 평평하게 제3막을 형성하고, 에칭에 의해 상기 제3 및 제2막을 제거하고, 상기 제1막 및 포토레지스트층을 제거하는 공정으로 이루어진 것을 특징으로 하는 반도체기판의 단차부 매립방법.
  2. 제1항에 있어서, 상기 제1막은 산화층이고, 제2막은 얇은 산화층이며, 제3막은 포토레지스트층인것을 특징으로 하는 반도체기판의 단차부 매립방법.
  3. 제2항에 있어서, 상기 제1 및 제2막은 SiO2층인 것을 특징으로 하는 반도체기판의 단차부 매립방법.
  4. 제2항에 있어서, 상기 제2막은 스퍼터 또는 플라즈마 퇴적기술에 의해 형성된 것을 특징으로 하는 반도체기판의 단차부 매립방법.
  5. 제1항에 있어서, 상기 단차부의 상기 저단부에 채널스톱퍼영역을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체기판의 단차부 매립방법.
  6. 제1항에 있어서, 상기 단차부의 상기 상단부에 반도체소자를 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체기판의 단차부 매립방법.
  7. 단차부의 저단부와 상단부에 SiO2층을 형성하고, 상기 단차부의 상기 저단부에 상당하는 부분에서 상기 SiO2층에 상기 단차부의 높이와 같은 두께로 제1포토레지스트층을 형성하고, 상기 포로레지스트패턴과 상기 SiO2층 위에 스퍼터기술에 의해 스퍼터-SiO2층을 형성하고, 상기 제2포토레지스트층을 상기 스퍼터-SiO2층 위에 평평하게 형성하고, 상기 제2포토레지스트층과 스퍼터-SiO2층을 에칭에 의해 제거하고, 상기 SiO2층 및 제1포토레지스트층을 제거하는 공정으로 이루어진 것을 특징으로 하는 반도체기판의 단차부 매립방법.
  8. 단차부의 저단부에 채널스톱퍼영역을 형성하고, 상기 단차부의 상기 저단 및 상단부에 제1막을 형성하고, 상기 단차부의 상기 저단부에 상당하는 부분에서 상기 제1막 위에 상기 단차부의 높이와 같은 두께로 포토레지스트층을 형성하고, 상기 제1막과 상기 포토레지스트패턴 위에 제2막을 형성하고, 상기 제2막 위에 평평하게 제3막을 형성하고, 상기 제3 및 제2막을 에칭에 의해 제거하고, 상기 제1막과 포토레지스트층을 제거하고, 상기 단차부의 상기 상단부에 반도체소자를 형성하는 공정으로 이루어진 것을 특징으로하는 반도체기판의 단차부 매립방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870010355A 1986-09-19 1987-09-18 반도체기판의 단차부 매립방법 KR900007682B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61-223058 1986-09-19
JP61223058A JPS6377122A (ja) 1986-09-19 1986-09-19 半導体装置の製造方法
JP223058 1986-09-19

Publications (2)

Publication Number Publication Date
KR880004562A true KR880004562A (ko) 1988-06-07
KR900007682B1 KR900007682B1 (ko) 1990-10-18

Family

ID=16792172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870010355A KR900007682B1 (ko) 1986-09-19 1987-09-18 반도체기판의 단차부 매립방법

Country Status (3)

Country Link
US (1) US4764483A (ko)
JP (1) JPS6377122A (ko)
KR (1) KR900007682B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63202067A (ja) * 1987-02-17 1988-08-22 Mitsubishi Electric Corp 半導体装置の製造方法
US4810669A (en) * 1987-07-07 1989-03-07 Oki Electric Industry Co., Ltd. Method of fabricating a semiconductor device
JP2820187B2 (ja) * 1992-04-16 1998-11-05 三星電子 株式会社 半導体装置の製造方法
KR0121297B1 (en) * 1992-04-16 1997-11-15 Fujitsu Ltd Semiconductor device and process of producing the same
JPH09167753A (ja) * 1995-08-14 1997-06-24 Toshiba Corp 半導体基板の表面の平坦化方法とその装置
US5863828A (en) * 1996-09-25 1999-01-26 National Semiconductor Corporation Trench planarization technique
US6440644B1 (en) 1997-10-15 2002-08-27 Kabushiki Kaisha Toshiba Planarization method and system using variable exposure
JP4530296B2 (ja) 2008-04-09 2010-08-25 Ｎｅｃアクセステクニカ株式会社 角度可変構造
CN113410130B (zh) * 2021-06-15 2023-03-21 西安微电子技术研究所 一种沟槽填充介质后的平坦化回刻方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976524A (en) * 1974-06-17 1976-08-24 Ibm Corporation Planarization of integrated circuit surfaces through selective photoresist masking
US4274909A (en) * 1980-03-17 1981-06-23 International Business Machines Corporation Method for forming ultra fine deep dielectric isolation
US4389281A (en) * 1980-12-16 1983-06-21 International Business Machines Corporation Method of planarizing silicon dioxide in semiconductor devices
SE8100161L (sv) * 1981-01-13 1982-07-14 Boliden Ab Pumpbar vattenreningskomposition innehallande jern(ii)sulfat och forfarande for dess framstellning
JPS57204135A (en) * 1981-06-10 1982-12-14 Toshiba Corp Manufacture of semiconductor device
JPS5848936A (ja) * 1981-09-10 1983-03-23 Fujitsu Ltd 半導体装置の製造方法
JPS58210634A (ja) * 1982-05-31 1983-12-07 Toshiba Corp 半導体装置の製造方法
JPS59129438A (ja) * 1983-01-14 1984-07-25 Toshiba Corp 半導体装置の製造方法
JPS59167030A (ja) * 1983-03-11 1984-09-20 Toshiba Corp 半導体装置の製造方法
US4662986A (en) * 1985-06-27 1987-05-05 Signetics Corporation Planarization method and technique for isolating semiconductor islands

Also Published As

Publication number Publication date
JPH0410222B2 (ko) 1992-02-24
US4764483A (en) 1988-08-16
KR900007682B1 (ko) 1990-10-18
JPS6377122A (ja) 1988-04-07

Similar Documents

Publication Publication Date Title
KR970030681A (ko) 반도체장치의 제조방법
KR950010019A (ko) 집적 회로에서의 트렌치 분리 구조물 및 그 형성 방법
KR940016805A (ko) 반도체 소자의 적층 캐패시터 제조 방법
KR920022525A (ko) 디램셀의 캐패시터 제조 방법 및 그 구조
KR920010963A (ko) Soi형 종채널 fet 및 그 제조방법
KR880004562A (ko) 반도체 기판의 단차부 매립방법
KR940002952A (ko) 반도체 장치 및 그 제조방법
KR910020903A (ko) 적층형캐패시터셀의 구조 및 제조방법
KR930003364A (ko) 반도체 장치의 제조방법
KR950021128A (ko) 반도체 소자 제조방법
KR930001424A (ko) 반도체 dram 소자의 캐패시터 제조방법
KR950025995A (ko) 적층 캐패시터 제조방법
KR940016790A (ko) 고집적 dram 소자의 캐패시터 제조방법
KR940016920A (ko) 저부게이트 박막트랜지스터 제조방법
KR920010968A (ko) 적층캐패시터 제조방법
KR970054130A (ko) 반도체 메모리장치의 패드층 형성방법
KR920015531A (ko) 반도체 메모리소자의 커패시터 제조방법
KR970054245A (ko) 반도체소자의 저장전극 형성방법
KR940004813A (ko) 반도체메모리장치 및 그 제조방법
KR970003839A (ko) 반도체장치의 다층 배선구조 및 그 형성방법
KR960002827A (ko) 반도체 소자의 캐패시터 제조방법
KR920010827A (ko) 반도체 장치의 소자격리 방법
KR900019151A (ko) 반도체 장치의 제조방법
KR970077349A (ko) 반도체 소자에서의 금속배선의 구조 및 그 제조 방법
KR950021548A (ko) 반도체 메모리장치의 커패시터 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031013

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee