KR870009389A - 반도체 메모리장치 - Google Patents

반도체 메모리장치 Download PDF

Info

Publication number
KR870009389A
KR870009389A KR870002378A KR870002378A KR870009389A KR 870009389 A KR870009389 A KR 870009389A KR 870002378 A KR870002378 A KR 870002378A KR 870002378 A KR870002378 A KR 870002378A KR 870009389 A KR870009389 A KR 870009389A
Authority
KR
South Korea
Prior art keywords
data
control circuit
cell
circuit
block
Prior art date
Application number
KR870002378A
Other languages
English (en)
Other versions
KR910002501B1 (ko
Inventor
요시히로 다께마에
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR870009389A publication Critical patent/KR870009389A/ko
Application granted granted Critical
Publication of KR910002501B1 publication Critical patent/KR910002501B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

내용 없음

Description

반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일실시예로서 반도체 메모리 장치의 구성을 나타내는 개통도.
제3도는 제1도에 보인 장치에 사용된 선택회로의 일실시예의 회로도.

Claims (4)

  1. 다수의 셀블록들, 상기 다수의 셀블록들을 순차적으로 재생하기 위한 재생제어회로 및 상기 다수의 셀블록들을 억세스하기 위한 억세스 제어회로를 포함하는 반도체 메모리 장치에서,
    상기 억세스 제어회로와 상기 다수의 셀블록들간의 데이타 경로내에 제공되는 회로로서 상기 억세스 제어회로로부터 수신된 데이타를 상기 수신된 데이타의 것보다 더 많은 수의 비트들을 갖는 데이타로 변환시킨 다음 상기 다수의 셀블록들내에 변환된 데이타를 기억시키기 위한 오차교정회로와,
    상기 다수의 셀블록들에 대응하여 각각 제공되는 회로로서, 상기 재생제어회로로부터 수신된 컬럼 어드레스들과 상기 억세스 제어회로로부터 수신된 컬럼 어드레스들을 상기 셀 블록들내의 컬럼 디코오더에 선택적으로 공급하는 다수의 선택회로를 포함하되,
    상기 재생 제어회로가 예정된 셀블록을 선택할 때 상기 억세스 제어회로로부터 상기 예정된 셀블록들로의 억세스가 억제되고, 또한 상기 억세스 제어회로가 예정된 셀블록을 억세스할 때 상기 재생제어회로에 의해 상기 예정된 셀블록으로의 재생이 억제되며,
    상기 특정 셀이 재생상태에 있을동안 상기 억세스 제어회로에 의해 상기 특정 셀로부터 데이타가 독출될 때 상기 특정 셀내의 데이타는 독출되지 않고, 또한 일비트가 생략된 데이타는 병렬로 독출되어 상기 오차 교정회로에 입력되며, 그리고
    상기 오차교정 회로는 일비트가 초기의 비트수에서 생략된 데이타를 교정하는 반도체 메모리장치.
  2. 제1항에서, 상기 특정 셀블록이 재생상태에 있을동안 상기 특정 셀블록에 데이타가 입력될 때, 데이타는 상기 특정셀로 기록되지 않고, 상기 특정셀블록 이외의 상기 셀블록에 기록되는 반도체 메모리장치.
  3. 제1항에서, 상기 오차교정 코드회로는 8비트 코드 데이타를 12비트 코드 데이타로 변환시키므로, 만일 재생상태에 있는 블록셀에 대응하는 일비트가 생략될 경우, 교정 데이타가 재생성될 수 있는 반도체 메모리 장치.
  4. 제1항에서, 상기 오차교정 코드회로는 8비트 코드 데이타를 15비트 코드 데이타로 변환시키므로, 만일 재생상태에 있는 블록셀들에 대응하는 일비트가 생략될 경우, 교정 데이터가 재생성될 수 있는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870002378A 1986-03-18 1987-03-17 에러 교정회로를 갖는 반도체 기억장치 KR910002501B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP58205 1986-03-18
JP058205 1986-03-18
JP61058205A JPH0612613B2 (ja) 1986-03-18 1986-03-18 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR870009389A true KR870009389A (ko) 1987-10-26
KR910002501B1 KR910002501B1 (ko) 1991-04-23

Family

ID=13077532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870002378A KR910002501B1 (ko) 1986-03-18 1987-03-17 에러 교정회로를 갖는 반도체 기억장치

Country Status (5)

Country Link
US (1) US4766573A (ko)
EP (1) EP0238417B1 (ko)
JP (1) JPH0612613B2 (ko)
KR (1) KR910002501B1 (ko)
DE (1) DE3781294T2 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2514954B2 (ja) * 1987-03-13 1996-07-10 三菱電機株式会社 Ｉｃカ−ド
JPH0814985B2 (ja) * 1989-06-06 1996-02-14 富士通株式会社 半導体記憶装置
JPH0748320B2 (ja) * 1989-07-24 1995-05-24 セイコー電子工業株式会社 半導体不揮発性メモリ
JPH04144000A (ja) * 1990-10-03 1992-05-18 Mitsubishi Electric Corp 半導体記憶装置
JP2741112B2 (ja) * 1991-03-29 1998-04-15 シャープ株式会社 ディジタル変調方式およびディジタル変調装置
KR940010838B1 (ko) * 1991-10-28 1994-11-17 삼성전자 주식회사 데이타 출력 콘트롤 회로
US5748547A (en) * 1996-05-24 1998-05-05 Shau; Jeng-Jye High performance semiconductor memory devices having multiple dimension bit lines
US20050036363A1 (en) * 1996-05-24 2005-02-17 Jeng-Jye Shau High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines
US7064376B2 (en) * 1996-05-24 2006-06-20 Jeng-Jye Shau High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines
JPH10177800A (ja) * 1996-10-21 1998-06-30 Texas Instr Inc <Ti> エラー訂正ダイナミック・メモリ及びそのエラー訂正方法
JP3177207B2 (ja) * 1998-01-27 2001-06-18 インターナショナル・ビジネス・マシーンズ・コーポレ−ション リフレッシュ間隔制御装置及び方法、並びにコンピュータ
US6668341B1 (en) * 1999-11-13 2003-12-23 International Business Machines Corporation Storage cell with integrated soft error detection and correction
JP3938842B2 (ja) * 2000-12-04 2007-06-27 富士通株式会社 半導体記憶装置
JP4001724B2 (ja) * 2001-03-29 2007-10-31 富士通株式会社 半導体記憶装置
JP4782302B2 (ja) * 2001-04-18 2011-09-28 富士通セミコンダクター株式会社 半導体記憶装置
US20030009721A1 (en) * 2001-07-06 2003-01-09 International Business Machines Corporation Method and system for background ECC scrubbing for a memory array
JP4768163B2 (ja) 2001-08-03 2011-09-07 富士通セミコンダクター株式会社 半導体メモリ
JP4041358B2 (ja) * 2002-07-04 2008-01-30 富士通株式会社 半導体メモリ
KR100481820B1 (ko) * 2002-09-26 2005-04-11 (주)실리콘세븐 패러티로서 비유효한 출력 데이터를 보정하는 에스램 호한메모리와 그 구동방법
JP4300462B2 (ja) * 2003-04-23 2009-07-22 富士フイルム株式会社 情報記録再生方法及び装置
WO2005017914A1 (ja) * 2003-08-18 2005-02-24 Fujitsu Limited 半導体メモリおよび半導体メモリの動作方法
JP2005327437A (ja) * 2004-04-12 2005-11-24 Nec Electronics Corp 半導体記憶装置
US7099221B2 (en) 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US20060010339A1 (en) * 2004-06-24 2006-01-12 Klein Dean A Memory system and method having selective ECC during low power refresh
US7340668B2 (en) * 2004-06-25 2008-03-04 Micron Technology, Inc. Low power cost-effective ECC memory system and method
US7116602B2 (en) * 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US6965537B1 (en) * 2004-08-31 2005-11-15 Micron Technology, Inc. Memory system and method using ECC to achieve low power refresh
US7894289B2 (en) 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
JP5216244B2 (ja) * 2007-05-31 2013-06-19 株式会社東芝 データリフレッシュ装置、及びデータリフレッシュ方法
JP5127350B2 (ja) 2007-07-31 2013-01-23 株式会社東芝 半導体記憶装置
US8473808B2 (en) * 2010-01-26 2013-06-25 Qimonda Ag Semiconductor memory having non-standard form factor
US9514800B1 (en) * 2016-03-26 2016-12-06 Bo Liu DRAM and self-refresh method
US11640331B2 (en) * 2021-07-29 2023-05-02 Texas Instruments Incorporated Securing physical layer startup from a low-power state

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2247835C3 (de) * 1972-09-29 1978-10-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Regenerieren der Speicherinhalte von MOS-Speichern und MOS-Speicher zur Durchführung dieses Verfahrens
US3811117A (en) * 1972-10-19 1974-05-14 Ibm Time ordered memory system and operation
IT1041882B (it) * 1975-08-20 1980-01-10 Honeywell Inf Systems Memoria dinamica a semiconduttori e relativo sistema di recarica
JPS5564690A (en) * 1978-11-06 1980-05-15 Nippon Telegr & Teleph Corp <Ntt> Error detection and correction system of semiconductor memory device
US4506362A (en) * 1978-12-22 1985-03-19 Gould Inc. Systematic memory error detection and correction apparatus and method
JPS5683896A (en) * 1979-12-11 1981-07-08 Nec Corp Memory circuit
EP0054023A1 (en) * 1980-06-02 1982-06-23 Mostek Corporation Semiconductor memory for use in conjunction with error detection and correction circuit
US4542454A (en) * 1983-03-30 1985-09-17 Advanced Micro Devices, Inc. Apparatus for controlling access to a memory

Also Published As

Publication number Publication date
JPS62222497A (ja) 1987-09-30
DE3781294T2 (de) 1992-12-17
JPH0612613B2 (ja) 1994-02-16
EP0238417A2 (en) 1987-09-23
EP0238417A3 (en) 1989-11-02
US4766573A (en) 1988-08-23
KR910002501B1 (ko) 1991-04-23
DE3781294D1 (de) 1992-10-01
EP0238417B1 (en) 1992-08-26

Similar Documents

Publication Publication Date Title
KR870009389A (ko) 반도체 메모리장치
KR890017668A (ko) 디지탈 데이타 기록 및 재생장치
KR870008307A (ko) 데이타 기록장치
KR890015280A (ko) 마스크 rom
KR950704782A (ko) 데이타 재생 방법 및 데이타 재생 장치(Method and device for reproducing data)
KR860003603A (ko) 반도체 메모리
GB2097621B (en) Semiconductor memory devices
EP0193210A3 (en) Semiconductor memory device with a built-in test circuit
KR890007169A (ko) 버퍼 메모리 제어장치
GB1468783A (en) Memory systems
KR880005609A (ko) 부호 에러 정정회로
KR100255894B1 (ko) 용장 메모리 셀 어레이 및 직렬 액세스 어드레스가 있는 반도체 장치
JPS55125597A (en) Semiconductor memory circuit
JPH0782751B2 (ja) 半導体記憶装置
KR940024668A (ko) 기록 재생 장치
JP3091522B2 (ja) メモリ回路
JP3001206B2 (ja) 情報処理装置
JPH0527193B2 (ko)
JPS56159885A (en) Storage device
KR900005309A (ko) 데이타 처리 장치를 인터레이스 하기 위한 저장모듈
JPH0520209A (ja) 記憶装置
JPH06131882A (ja) 半導体記憶装置
JPH04134789A (ja) メモリ装置
JPS58225457A (ja) 情報処理装置
JPS61118793A (ja) メモリ集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060410

Year of fee payment: 16

EXPY Expiration of term