JPS58225457A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS58225457A JPS58225457A JP10906482A JP10906482A JPS58225457A JP S58225457 A JPS58225457 A JP S58225457A JP 10906482 A JP10906482 A JP 10906482A JP 10906482 A JP10906482 A JP 10906482A JP S58225457 A JPS58225457 A JP S58225457A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- address
- operating state
- working state
- storage circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報処理装置、特に、記憶回路へのアクセスア
ドレスのエリアを動作状態に応答して設定できるような
情報処理装置に関する。
ドレスのエリアを動作状態に応答して設定できるような
情報処理装置に関する。
このような情報処理装置に、たとえば、指紋照合を行な
う情報処理装置がある。指紋照合は、ディスク装置にフ
ァイルされている過去の指紋データ（ファイル指紋）を
次々にメモリに書き込んで、メモリの他のエリアに書き
込まれた現在の指紋データ（サーチ指紋）と照合して行
なうが、ファイル指紋の書込みかサーチ指紋の書込みか
に応答して、メモリの書込みエリアを違えている。
う情報処理装置がある。指紋照合は、ディスク装置にフ
ァイルされている過去の指紋データ（ファイル指紋）を
次々にメモリに書き込んで、メモリの他のエリアに書き
込まれた現在の指紋データ（サーチ指紋）と照合して行
なうが、ファイル指紋の書込みかサーチ指紋の書込みか
に応答して、メモリの書込みエリアを違えている。
従来のこの種の情報処理装置は、動作状態を記憶する動
作状態記憶回路と、記憶回路へのアクセスアドレス保持
するアドレスレジスタとを備えている。
作状態記憶回路と、記憶回路へのアクセスアドレス保持
するアドレスレジスタとを備えている。
このような従来構成においては、ファームウェアが動作
状態記憶回路の記憶内容を調べて、その結果に応答して
アドレスレジスタにセラトスべきアクセスアドレスを違
えているため、ファームウェアが繁雑であるという欠点
がある。
状態記憶回路の記憶内容を調べて、その結果に応答して
アドレスレジスタにセラトスべきアクセスアドレスを違
えているため、ファームウェアが繁雑であるという欠点
がある。
本発明の目的はファームウェアを簡略化した情報処理装
置を提供することにある。
置を提供することにある。
本発明の装置は動作状態を記憶す不動作状態記憶手段と
、 記憶回路アクセスのためのアドレスを保持するアドレス
保持手段と、 前記記憶回路へのアクセス要求があると前記動作状態記
憶手段の記憶内容に応答して前記アドレス保持手段の保
持内容を修飾するアドレス修飾手段 とを設けたことを特徴とする。
、 記憶回路アクセスのためのアドレスを保持するアドレス
保持手段と、 前記記憶回路へのアクセス要求があると前記動作状態記
憶手段の記憶内容に応答して前記アドレス保持手段の保
持内容を修飾するアドレス修飾手段 とを設けたことを特徴とする。
次に本発明について図面を参照して詳細に説明する。
第１図は本発明の一実施例を示すブロック図である。
本実施例は動作状態記憶回路１と、アドレスレジスタ２
と、加算回路３と、記憶回路４とで構成されている。
と、加算回路３と、記憶回路４とで構成されている。
ファームウェアは情報処理装置の動作状態１０を動作状
態記憶回路に記憶しておく。記憶回路４へのアクセス要
求があると、ファームウェアはアクセス用アドレス１１
をアドレスレジスタ２にセラトスるが、このアクセスア
ドレス１１は動作状態記憶回路１の記憶内容に拘らず同
じである。
態記憶回路に記憶しておく。記憶回路４へのアクセス要
求があると、ファームウェアはアクセス用アドレス１１
をアドレスレジスタ２にセラトスるが、このアクセスア
ドレス１１は動作状態記憶回路１の記憶内容に拘らず同
じである。
加算回路３は動作状態記憶回路１から修飾指示信号１２
を受けないときは、アドレスレジスタ２の保持内容をそ
のま＼記憶回路４に出力する。加算回路３が修飾指示信
号１２を受けると、アクセス用アドレス１１の上位２ビ
ツト１３に、予め定められ九一定数を加算したうえで、
アクセス用アドレス１１の下位ピット１４とともにアク
セスアドレス１５を形成して、記憶回路４に出力する。
を受けないときは、アドレスレジスタ２の保持内容をそ
のま＼記憶回路４に出力する。加算回路３が修飾指示信
号１２を受けると、アクセス用アドレス１１の上位２ビ
ツト１３に、予め定められ九一定数を加算したうえで、
アクセス用アドレス１１の下位ピット１４とともにアク
セスアドレス１５を形成して、記憶回路４に出力する。
本発明によれば、以上のような構成により、ファームウ
ェアは動作状態記憶手段の記憶内容に拘らず同じアクセ
ス用アドレスをアドレス保持手段にセットするだけでよ
くなるため、ファームウェアを簡略化できる。
ェアは動作状態記憶手段の記憶内容に拘らず同じアクセ
ス用アドレスをアドレス保持手段にセットするだけでよ
くなるため、ファームウェアを簡略化できる。
第１図は本発明の一実施例である。
１・・・・・・動作状態記憶回路、２・・・・・・アド
レスレジスタ、３・・・・・・加算回路、４・・・・・
・記憶回路、１０・・・・・・動作状態、１１・・・・
・・アクセス用アドレス、１２・・・・・・修飾指示信
号、１３・・・・・・上位ビット、１４・・・第１図
レスレジスタ、３・・・・・・加算回路、４・・・・・
・記憶回路、１０・・・・・・動作状態、１１・・・・
・・アクセス用アドレス、１２・・・・・・修飾指示信
号、１３・・・・・・上位ビット、１４・・・第１図
Claims (1)
- 【特許請求の範囲】 動作状態を記憶する動作状態記憶手段と、記憶回路アク
セスのためのアドレスを保持するアドレス保持手段と、 前記記憶回路へのアドレス要求があると前記動作状態記
憶手段の記憶内容に応答して前記アドレス保持手段の保
持内容を修飾するアドレス修飾手段 とを設けたことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10906482A JPS58225457A (ja) | 1982-06-24 | 1982-06-24 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10906482A JPS58225457A (ja) | 1982-06-24 | 1982-06-24 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58225457A true JPS58225457A (ja) | 1983-12-27 |
Family
ID=14500676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10906482A Pending JPS58225457A (ja) | 1982-06-24 | 1982-06-24 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58225457A (ja) |
-
1982
- 1982-06-24 JP JP10906482A patent/JPS58225457A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870011524A (ko) | 마이크로프로세서칩의 스택프레임캐시 | |
| JPS5958700A (ja) | 記憶保護判定方式 | |
| JPH09167495A (ja) | データ記憶ユニット及び該ユニットを用いたデータ記憶装置 | |
| JPS5995660A (ja) | デ−タ処理装置 | |
| JPS5931742B2 (ja) | 磁気テ−プ記録再生方式 | |
| JPS58225457A (ja) | 情報処理装置 | |
| JPS60252973A (ja) | ダイナミツクロ−デイング制御方式 | |
| JPH0547189A (ja) | メモリカード装置 | |
| JPS5740790A (en) | Storage control system | |
| JPS5533282A (en) | Buffer control system | |
| JPS581783B2 (ja) | Ｉｃアドレス・テ−ブルのアクセス方法 | |
| JPS556679A (en) | Check system of error control circuit | |
| KR880014777A (ko) | 교환기의 시내과금 수록방법 | |
| JPH04310694A (ja) | 高信頼性記憶装置 | |
| JPS56159896A (en) | Data processing system | |
| JPS56124199A (en) | Data processing device | |
| JPS5699555A (en) | Operation log storage device of information processing device | |
| JPS61217833A (ja) | 演算処理装置 | |
| JPH04239346A (ja) | 属性付データファイル装置 | |
| JPS57212678A (en) | Buffer storage device | |
| JPH0424751A (ja) | ディスクキャッシュシステム | |
| JPS6398052A (ja) | 記憶装置 | |
| JPS56145583A (en) | Buffer memory device | |
| JPS60196858A (ja) | ラベル付デ−タの入力処理装置 | |
| JPH0363850A (ja) | ストア方式 |