JPH0424751A - ディスクキャッシュシステム - Google Patents

ディスクキャッシュシステム

Info

Publication number
JPH0424751A
JPH0424751A JP2124957A JP12495790A JPH0424751A JP H0424751 A JPH0424751 A JP H0424751A JP 2124957 A JP2124957 A JP 2124957A JP 12495790 A JP12495790 A JP 12495790A JP H0424751 A JPH0424751 A JP H0424751A
Authority
JP
Japan
Prior art keywords
data
address
cache
memory
cache memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2124957A
Other languages
English (en)
Inventor
Makoto Nakamura
真 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2124957A priority Critical patent/JPH0424751A/ja
Publication of JPH0424751A publication Critical patent/JPH0424751A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、半導体RAM (ランダム・アクセス・メモ
リ)を用いた記憶装置として主記憶と磁気ディスク等の
2次記憶装置との間に配置されるディスクキャッシュシ
ステムに関する。
「従来の技術」 磁気ディスクを代表とした2次記憶装置の容量は増大し
ているがそのアクセス速度の向上は大きく期待すること
ができない。これに対して主記憶のアクセス速度は一段
と向上している。ディスクキャッシュは、主記憶と2次
記憶装置との間に配置され、両者のアクセスギャップを
埋するために使用されるデータバッファである。
第5図は、ディスクキャッシュにおけるキャッシュメモ
リの配置の可能性を示したものである。
キャッシュメモリはCPU (中央処理装置)11と同
じ第1のレベルに配置する方法から、この図で第5のレ
ベルの磁気ディスク装置15に配置する方法まで各種の
方法を採用することができる。
CPUIIに近い付蓋にキャッンユが配置されるほど、
多数のディスク装置がキャンシュを共用することができ
、その容量が少なくて済むという利点がある。これに対
して磁気ディスク装置15に近い位置にキャッシュが配
置されるほど既存のコンピュータシステムに導入が容易
になるという利点がある。
第6図は従来用いられたディスクキャッシュの管理の手
法を説明するためのものである。CPUから磁気ディス
ク装置22に本来格納されているあるファイルに対して
読み出しのためのアクセス要求が出ると、この要求23
はキャッシュ制御装置に入力され、そのディレクトリ2
5が参照される。そして、このファイルの目的とするデ
ータ・ブロックがキャッシュメモリ26内に存在するか
どうかが調べられる。キャッシュメモリ26内1こ存在
する場合には、すなわちキャッシュがヒツトした場合に
は、キャッシュメモリ26から主記憶27の目的アドレ
スに対してそのデータ・ブロックが転送される。
第7図は、目的とするデータ・ブロックがキャッシュメ
モリ内に存在しなかった場合、すなわちキャッシュ・ミ
スの場合の制御の様子を表わしたものである。この場合
には、目的とするデータ・ブロックを含んだ数ブロック
分のデータ29、例えば1トラック分のデータが取り出
され、キャッシュメモリ26に格納される。そして、そ
の中の目的のデータ・ブロック31のみが主記憶27の
目的アドレスに転送される。
データ・ブロック3Iの転送の態様としては、(1)キ
ャッシュメモリ26に読み込まれたデータの内から目的
とするデータ・ブロック31をコピーして主記憶27に
転送する手法(第7図−点鎖線)と、(11)磁気ディ
スク装置22から読み出したデータ29をキャッシュメ
モリ26に格納するのと並行して主記憶27への転送を
行う手法(第7図破線)との2つが存在していた。
「発明が解決しようとする課題」 このうち前者の手法を採用すると、キャッシュメモリ2
6で一度データのコピーを行う必要があるため、そのた
めの時間が必要であり、パーフォーマンスに悪影響が生
じるという問題があった。
これに対して後者の手法では並行処理を行うためパーフ
ォーマンスの点で問題は生じないが、これを実現するた
めのハードウェアが複雑になり、ディスクキャッシュシ
ステムのコストがそれだけ高価になるという問題があっ
た。
そこで本発明の目的は、ハードウェアを複雑にすること
なく、ディスクキャラから主記憶の目的アドレスへのデ
ータ転送を高速で行うことのできるディスクキャッシュ
システムを提供することにある。
「課題を解決するための手段」 本発明では、データを格納する2次記憶装置と、主記憶
上に配置されたキャッシュメモリと、仮想アドレスを主
記憶上の他の領域のアドレスに対応付けるた給に配置さ
れた仮想記憶マツプテーブルと、キャッシュメモリ上の
転送すべきデータに対応する仮想記憶マツプテーブル上
の実アドレスと主記憶上のそのデータの転送先に対応す
る仮想記憶マツプテーブル上の実アドレスを交換するア
ドレス書換手段とをディスクキャッシュシステムに具備
させる。
すなち本発明では、キャッシュメモリを主記憶上に配置
する一方、この主記憶上でのアドレスの対応をとるため
の仮想記憶マツプテーブルを用意し、キャッシュメモリ
に格納されたデータのうち転送の対象となるデータのア
ドレスをその転送先のアドレスとしての目的アドレスに
変更してしまい、データのコピーおよび転送という手間
を省いて目的アドレスに対するデータの実質的な転送を
実現する。
「実施例」 以下実施例につき本発明の詳細な説明する。
第1図は本発明の一実施例におけるディスクキャッシュ
システムの構成を表わしたものである。
このディスクキャッシュシステムは、CPU41と人出
力制御装置42を備えており、これらは主記憶(メイン
メモリ)43と接続されている。主記憶43内には、デ
ィレクトリ44や、キャッシュメモリ45および仮想記
憶マツプテーブル46が配置されている。主記憶43は
チャネル47およびディスクコントローラ48を介して
磁気ディスフ49と接続されている。ここでディレクト
リ44はキャッシュメモリ45に格納されたトラック番
号やアクセスの頻度等を記載したメモリである。
以上のような構成のディスクキャッシュシステムでCP
U41から磁気ディスク49ヘデータの読み出しのため
の命令が発せられたものとする。
入出力制御装置42はこの命令を受けるとアクセスされ
るデータがキャッシュメモリ45内に存在するかどうか
をディレクトリ44によって調べる。
この結果、アクセスされるデータがキャッシュメモリ4
5内に存在しない場合には、そのデータを含んだ1トラ
ツクのデータを磁気ディスク49から読み出し、これを
キャッシュメモリ45内に格納する。この動作以降は、
アクセスされるデータが初めからキャッシュメモリ45
内に存在した場合はもとより、存在しなかった場合にも
このデータがキャンシュメモリ45内に存在することに
なる。
第2図は、データがキャッシュメモリに格納されたその
段階での仮想記憶マツプテーブルの内容の一部を表わし
たものである。仮想記憶マツプテーブル46には、目的
アドレスに対応するエントリとキャッシュメモリに対応
するエントリとがあり、それぞれについて主記憶43上
での実アドレスとフラグのフィールドがある。フラグに
は、存在、参照、書き込み等がある。ここでは、CPU
41の要求したデータの転送される目的アドレスが実ア
ドレスAであるとし、キャッシュメモリ45上に格納さ
れているそのデータのアドレスが実アドレスBであると
する。
本発明のディスクキャッシュシステムではキャッシュメ
モリ45が主記憶43内に配置されているので、アドレ
スを操作することでデータを転送することなしにその実
質的な転送が可能になる。
言い換えると、CPU41の要求したデータの転送され
る目的アドレスすなわち実アドレスへの内容に、キャッ
シュメモリの内容を転送する代わりに、マツプテーブル
の目的アドレスに対応した実アドレスと、キャッシュメ
モリアドレスに対応した実アドレスを入れ換え、これに
よってデータの実質的な転送が可能になる。
第3図は第2図に示した仮想記憶マツプテーブルについ
てこのような操作を行った後の内容を表わしたものであ
る。仮想記憶マツプテーブル46の目的アドレスに対応
するエントリには実アドレスBが、またキャッシュメモ
リアドレスに対応するエン) IJには実アドレスAが
それぞれ記入されている。
第4図は仮想記憶マツプテーブルのこのような内容変更
の手順を表わしたものである。人出力制御装置42は仮
想記憶マツプテーブル46の目的アドレスに対応する実
アドレスAを主記憶43内の作業領域(temp)に読
み込む(第4図ステップ■)次に仮想記憶マツプテーブ
ル46のキャッシュメモリ上でのアドレスに対応する実
アドレスBを目的アドレスに対応する実アドレスに変更
する(ステップ■)。そして、最後にキャッシュメモリ
上での実アドレスBが元々書き込まれていた箇所に主記
憶43内の作業領域(temp)に書き込んでおいた実
アドレスAを書き込んで(ステップ■)、仮想記憶マツ
プテーブル46の内容変更を終了させる。
このように、本実施例のディスクキャッジニジステムで
は要求のあったデータを含んだ1トラツク分のデータを
キャッシュメモリ45に格納することにしている。した
がって、このデータと関連するデータの読み出しがCP
U41によって要求された場合には、その要求されたデ
ータがキャッシュメモリ45に存在する可能性は高く、
効率的な読み出しが可能になる。ただし、同一のデータ
の読み出しが再度要求された場合には、仮想記憶マツプ
テーブル46の内容がそのデータについてすでに変更さ
れているので、キャッシュメモリ45内にはそのデータ
が存在しないことになり、再度、磁気ディスク49から
データの読み出しを行う必要がある。
すなわち本実施例のディスクキャッジニジステムは、要
求されたデータのセクタが乱編成ファイルの場合には同
一のデータが相次いで読み出される場合があるのでその
効果が必ずしも大きいとは限らないが、順編成ファイル
の場合には同一のデータが再度アクセスされる確率が極
tて少ないのでその効果が大きい。
そこで、要求されたデータのセクタが乱編成ファイルで
あるか順編成ファイルであるかの検出手段をディスクキ
ャッシュシステムに用意しておき、そのセクタが順編成
ファイルの場合には先の実施例と同様に仮想記憶マツプ
テーブル46の内容変更を行い、乱編成ファイルの場合
には従来と同様にキャッシュメモリ45から目的アドレ
スへのテ゛−タの転送をそのデータのコピーによって行
うようにしてもよい。これにより、いずれの形式のファ
イルであってもディスクキャッシュによる高速化が顕著
となる。
「発明の効果」 以上説明したように本発明によれば、主記憶上にキャッ
シュメモリを配置して、仮想記憶マンブチ−プルと、キ
ャンシメモリ上の転送すべきデータに対応する仮想記憶
マツプテーブル上の実アドレスと主記憶上のそのデータ
の転送先に対応する仮想記憶マツプテーブル上の実アド
レスを交換するアドレス書換手段とをディスクキャッシ
ュシステムに具備させたので、ハードウェアを特に複雑
にすることなく、しかもアドレスの変更だけで目的アド
レスへのデータの転送が可能になり、データ転送の高速
化を実現することができる。
【図面の簡単な説明】
第1図〜第4図は本発明の一実施例を説明するためのも
ので、このうち第1図はディスクキャッシュシステムの
構成を表わしたブロック図、第2図はデータがキャッシ
ュメモリに格納されたその段階での仮想記憶マツプテー
ブルの内容の一部を表わした説明図、第3図は目的アド
レスへのデータの転送を実現した時点における仮想記憶
マンブチ−プルの内容の一部を表わした説明図、第4図
ハ仮想記憶マツプテーブルのこのような内容変更の手順
を表わした流れ図、第5図はディスクキャッシュにおけ
るキャンシュメモリの配置の可能性を示した説明図、第
6図は従来用いられたディスクキャッシュの管理の手法
を表わした説明図、第7図はキャッシュ・ミスの場合の
制御の様子を表わした説明図である。 41・・・・・・CPU、42・・・・・・入出力処理
装置、43・・・・・・主記憶、45・・・・・・キャ
ッシュメモリ、46・・・・・・仮想記憶マツプテーブ
ル、49・・・・・・磁気ディスク。 出願人  富士ゼロックス株式会社 代理人  弁理士 山内梅雄 他1名 高1 図 〉ら2図 v−>3図 第4図

Claims (1)

  1. 【特許請求の範囲】 データを格納する2次記憶装置と、 主記憶上に配置され、前記2次記憶装置上の所望のデー
    タを一時的に格納するキャッシュメモリと、 仮想アドレスを主記憶上の領域のアドレスに対応付ける
    仮想記憶マップテーブルと、 キャッシュメモリ上の転送すべきデータに対応する仮想
    記憶マップテーブル上の実アドレスと、主記憶上のその
    データの転送先に対応する仮想記憶マップテーブル上の
    実アドレスを交換するアドレス書換手段 とを具備することを特徴とするディスクキャッシュシス
    テム。
JP2124957A 1990-05-15 1990-05-15 ディスクキャッシュシステム Pending JPH0424751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2124957A JPH0424751A (ja) 1990-05-15 1990-05-15 ディスクキャッシュシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2124957A JPH0424751A (ja) 1990-05-15 1990-05-15 ディスクキャッシュシステム

Publications (1)

Publication Number Publication Date
JPH0424751A true JPH0424751A (ja) 1992-01-28

Family

ID=14898404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2124957A Pending JPH0424751A (ja) 1990-05-15 1990-05-15 ディスクキャッシュシステム

Country Status (1)

Country Link
JP (1) JPH0424751A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06161669A (ja) * 1992-09-02 1994-06-10 Internatl Business Mach Corp <Ibm> 通信効率を向上する方法及び装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06161669A (ja) * 1992-09-02 1994-06-10 Internatl Business Mach Corp <Ibm> 通信効率を向上する方法及び装置
JP2571661B2 (ja) * 1992-09-02 1997-01-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 通信効率を向上する方法及び装置

Similar Documents

Publication Publication Date Title
US4593354A (en) Disk cache system
KR960024987A (ko) 축소된 요구 블로킹을 갖는 캐시메모리
US4945499A (en) Graphic display system
JP2714952B2 (ja) 計算機システム
JP2002024085A (ja) ディスクキャッシュシステム、及びその制御方法
JP2003256269A (ja) 不揮発性記憶装置の制御方法及びメモリ装置
JPH0424751A (ja) ディスクキャッシュシステム
JPS6258351A (ja) 光デイスクキヤツシユ方式
JPH01303547A (ja) 情報記憶制御システム
JPS5848289A (ja) バツフアメモリ制御方式
JPH0460730A (ja) キャッシュ制御方式
JPS60252973A (ja) ダイナミツクロ−デイング制御方式
JP3157673B2 (ja) 仮想記憶システム
JP2912657B2 (ja) ファイルアクセス処理装置
JPH0337748A (ja) 主記憶を利用した外部記憶アクセス方式
JPS6150349B2 (ja)
JPS63291145A (ja) ファイル管理方法
JP2004227445A (ja) 記憶装置サブシステムにおけるコピー方法および記憶装置サブシステム
JPH04308917A (ja) キャッシュ付きディスク制御装置
JPS61276040A (ja) 論理フアイルアクセス方式
JPH0477916A (ja) 磁気ディスク装置
JPH03102547A (ja) 仮想記憶システムにおけるページ不在割込み制御方式
JPH04299749A (ja) 光磁気ディスクシステム
JPH06337808A (ja) メモリ管理方式
JPS63181051A (ja) バツフアリング方式