KR850005056A - 바이폴라트랜지스터와 전계효과트렌지스터를 조합한 복합회로 - Google Patents

바이폴라트랜지스터와 전계효과트렌지스터를 조합한 복합회로 Download PDF

Info

Publication number
KR850005056A
KR850005056A KR1019840007795A KR840007795A KR850005056A KR 850005056 A KR850005056 A KR 850005056A KR 1019840007795 A KR1019840007795 A KR 1019840007795A KR 840007795 A KR840007795 A KR 840007795A KR 850005056 A KR850005056 A KR 850005056A
Authority
KR
South Korea
Prior art keywords
circuit
field effect
effect transistor
transistor
type
Prior art date
Application number
KR1019840007795A
Other languages
English (en)
Other versions
KR930000968B1 (ko
Inventor
마사히로 이와무라
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR850005056A publication Critical patent/KR850005056A/ko
Application granted granted Critical
Publication of KR930000968B1 publication Critical patent/KR930000968B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음

Description

바이플라트랜지스터와 전계효과트랜지스터를 조합한 복합회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본원 발명의 제1의 실시예로 되는 인버어터 회로를 나타낸 도면,제6도는 제5도의 인버어터회로의 전달특성을 나타낸 도면, 제7도는 제5도의 인버어터회로의 지연시간 특성을 나타낸 도면.

Claims (8)

  1. 상호형 전계효과 트랜지스터 논리효과와 동일한 논리기능을 하는 바이플라 트랜지스터와 상보형 전계효과 트랜지스터와의 복합회로에 있어서, 일방도전형의 콜렉터가 제1의 전위에, 일방도전형의 에미터가 출력에 접속되는 제1의 바이폴란트랜지스터와 ; 일방도전형의 콜렉터가 상기 출력에, 일방도전형의 에미터가 제2의 전위에 접속되는 제2의 바이폴라트랜지스터를 가지며, 상기 제1의 바이폴라트랜지스토의 베이스. 콜렉터 사이에 상기 상보형 전계효과 트랜지스터 논리회로중의 다른쪽 도전형 전계효과 트랜지스터 회로와 동일회로 형식의 제1의 전계효과 트랜지스터회로를 설치하고, 상기 제1의 바이폴라트랜지스터의 베이스와 상기 제2의 전위와의 사이에 상기 상보형 전계효과 트랜지스터 논리회로중의 일방도전형 전계효과 트랜지스터회로와 동일회로 형식의 제2의 전계효과 트랜지스터회로를 설치하고, 상기 제2의 바이폴라트랜지스터의 베이스 콜렉터사이에 상기 상보형 전계효과 트랜지스터회로 논리회로중의 일방도전형 전계효과 트랜시스토회로와 동일회로 형식의 제3의 전계효과 트랜시스터를 설치하고, 상기 제2의 바이폴라트랜시터의 베이스와 상기 제2의 전위와의 사이에, 상기 제1의 전계효과 트랜지스터회로와 상기 제2의 전계효과 트랜지스터회로에 의해 구성되는 상보형 전계효과 트랜지스터회로의 출력에 응답하는 일방도전형의 제4의 전계효과 트랜지스터회로를 설치하며, 상기 제1,제2, 제3의 전계효과 트랜시스터회로에는 상기 상보형 전계효과 트랜지스터 논리회로중의 대응하는 전계효과트랜지스터와 동일한 입력을 인가하는 것을 특징으로 하는 복합회로.
  2. 전계효과 트랜지스터는 MOS트랜지스터인 것을 특징으로 하는 특허청구 범위 1기재의 복합회로.
  3. 제4의 전계효과 트랜지스터회로의 입력은 상기 제1의 바이폴라트랜지스터의 베이스에 접속되는 것을 특징으로 하는 특허청구 범위 1기재의 복합회로.
  4. 제4의 전계효과 트랜지스터의 입력은 상기 제1의 바이폴라트랜지스터의 에미터에 접속되는 것을 특징으로 하는 특허청구 범위 1기재의 복합회로.
  5. 논리회로는 인버어터회로인 것을 특징으로 하는 특허청구 범위 1기재의 복합회로.
  6. 논리회로는 낸드회로인 것을 특징으로 하는 특허청구 범위 1기재의 복합회로.
  7. 논리회로는 노어회로인 것을 특징으로 하는 특허청구 범위 1기재의 복합회로.
  8. 일방도전형은 N형이며, 다른쪽 도전형은 P형이며, 제1의 전위는 제2의 전위보다 큰 것을 특징으로 하는 특허청구 범위 1기재의 복합회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840007795A 1983-12-12 1984-12-10 반도체 집적회로 KR930000968B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP83-232750 1983-12-12
JP58232750A JPS60125015A (ja) 1983-12-12 1983-12-12 インバ−タ回路

Publications (2)

Publication Number Publication Date
KR850005056A true KR850005056A (ko) 1985-08-19
KR930000968B1 KR930000968B1 (ko) 1993-02-11

Family

ID=16944167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840007795A KR930000968B1 (ko) 1983-12-12 1984-12-10 반도체 집적회로

Country Status (5)

Country Link
US (1) US4769561A (ko)
EP (1) EP0145004B1 (ko)
JP (1) JPS60125015A (ko)
KR (1) KR930000968B1 (ko)
DE (1) DE3483461D1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693626B2 (ja) * 1983-07-25 1994-11-16 株式会社日立製作所 半導体集積回路装置
EP0152939B1 (en) * 1984-02-20 1993-07-28 Hitachi, Ltd. Arithmetic operation unit and arithmetic operation circuit
JPS6184112A (ja) * 1984-10-02 1986-04-28 Fujitsu Ltd 論理ゲ−ト回路
JPH06103837B2 (ja) * 1985-03-29 1994-12-14 株式会社東芝 トライステ−ト形出力回路
JPS625722A (ja) * 1985-07-01 1987-01-12 Toshiba Corp インバ−タ回路
US4612458A (en) * 1985-08-28 1986-09-16 Advanced Micro Devices, Inc. Merged PMOS/bipolar logic circuits
US6740958B2 (en) * 1985-09-25 2004-05-25 Renesas Technology Corp. Semiconductor memory device
US5324982A (en) 1985-09-25 1994-06-28 Hitachi, Ltd. Semiconductor memory device having bipolar transistor and structure to avoid soft error
JPS62114326A (ja) * 1985-11-13 1987-05-26 Nec Corp 論理回路
US4638186A (en) * 1985-12-02 1987-01-20 Motorola, Inc. BIMOS logic gate
US4678940A (en) * 1986-01-08 1987-07-07 Advanced Micro Devices, Inc. TTL compatible merged bipolar/CMOS output buffer circuits
JPS6382122A (ja) * 1986-09-26 1988-04-12 Toshiba Corp 論理回路
JPS63202126A (ja) * 1987-02-17 1988-08-22 Toshiba Corp 論理回路
JPS63209220A (ja) * 1987-02-26 1988-08-30 Toshiba Corp インバ−タ回路
JPH0611111B2 (ja) * 1987-03-27 1994-02-09 株式会社東芝 ＢｉＭＯＳ論理回路
JPS6468021A (en) * 1987-09-08 1989-03-14 Mitsubishi Electric Corp Logic circuit
JPS6471325A (en) * 1987-09-11 1989-03-16 Fujitsu Ltd Bipolar cmos inverter
JPH01129451A (ja) * 1987-11-16 1989-05-22 Fujitsu Ltd 半導体装置
JP2593894B2 (ja) * 1987-11-16 1997-03-26 富士通株式会社 半導体記憶装置
US4825101A (en) * 1988-02-11 1989-04-25 Advanced Micro Devices, Inc. Full-level, fast CMOS output buffer
US5030860A (en) * 1988-02-16 1991-07-09 Texas Instruments Incorporated Darlington BiCMOS driver circuit
KR920009870B1 (ko) * 1988-04-21 1992-11-02 삼성반도체통신 주식회사 Bi-CMOS 인버터 회로
JP2664219B2 (ja) * 1988-09-20 1997-10-15 株式会社日立製作所 駆動回路
JP2696991B2 (ja) * 1988-09-26 1998-01-14 日本電気株式会社 ＢｉＣＭＯＳ論理回路
US4980578A (en) * 1988-12-20 1990-12-25 Texas Instruments Incorporated Fast sense amplifier
US4933574A (en) * 1989-01-30 1990-06-12 Integrated Device Technology, Inc. BiCMOS output driver
JP2865256B2 (ja) * 1989-03-02 1999-03-08 株式会社日立製作所 バイポーラ・ｍｏｓ論理回路
JPH02238712A (ja) * 1989-03-13 1990-09-21 Toshiba Corp 出力バッファ回路
DE69026534T2 (de) * 1989-05-15 1996-09-12 Texas Instruments Inc BICMOS-Hochleistungsschaltkreis mit voller Ausgangsspannungsschwingung
JPH02303216A (ja) * 1989-05-17 1990-12-17 Fujitsu Ltd 半導体集積回路
US5250856A (en) * 1989-12-28 1993-10-05 North American Philips Corp. Differential input buffer-inverters and gates
JP2546904B2 (ja) * 1990-01-31 1996-10-23 三菱電機株式会社 半導体論理回路
US5079447A (en) * 1990-03-20 1992-01-07 Integrated Device Technology BiCMOS gates with improved driver stages
JPH043619A (ja) * 1990-04-20 1992-01-08 Toshiba Corp 半導体集積回路
KR930004353B1 (ko) * 1990-04-26 1993-05-26 한국전기통신공사 BiCMOS의 제삼상태 출력회로
DE69126832T2 (de) * 1990-08-29 1997-11-20 Nec Corp BiCMOS logische Schaltung
JPH0697804A (ja) * 1991-01-08 1994-04-08 Nec Corp 論理回路
JP2717740B2 (ja) 1991-08-30 1998-02-25 三菱電機株式会社 半導体集積回路装置
JPH0669782A (ja) * 1992-05-29 1994-03-11 Nec Corp ＢｉＭＩＳ論理回路
AT404078B (de) * 1992-09-17 1998-08-25 Austria Mikrosysteme Int Integrierte bicmos-schaltungsanordnung
US5331593A (en) * 1993-03-03 1994-07-19 Micron Semiconductor, Inc. Read circuit for accessing dynamic random access memories (DRAMS)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5178665A (ko) * 1974-12-24 1976-07-08 Ibm
US4132906A (en) * 1977-02-28 1979-01-02 Motorola, Inc. Circuit to improve rise time and/or reduce parasitic power supply spike current in bipolar transistor logic circuits
JPS5545259A (en) * 1978-09-26 1980-03-29 Mitsubishi Electric Corp Transistor output circuit
US4321490A (en) * 1979-04-30 1982-03-23 Fairchild Camera And Instrument Corporation Transistor logic output for reduced power consumption and increased speed during low to high transition
US4449063A (en) * 1979-08-29 1984-05-15 Fujitsu Limited Logic circuit with improved switching
JPS5648724A (en) * 1979-09-28 1981-05-02 Fujitsu Ltd Logic circuit
US4301383A (en) * 1979-10-05 1981-11-17 Harris Corporation Complementary IGFET buffer with improved bipolar output
EP0058958B1 (en) * 1981-02-25 1986-10-29 Kabushiki Kaisha Toshiba Complementary mosfet logic circuit
JPS5880929A (ja) * 1981-11-06 1983-05-16 Toshiba Corp 相補型ｍｏｓ論理回路
JPS585029A (ja) * 1981-06-30 1983-01-12 Fujitsu Ltd レベル変換回路
JPH0783252B2 (ja) * 1982-07-12 1995-09-06 株式会社日立製作所 半導体集積回路装置
JPH0693626B2 (ja) * 1983-07-25 1994-11-16 株式会社日立製作所 半導体集積回路装置
US4616146A (en) * 1984-09-04 1986-10-07 Motorola, Inc. BI-CMOS driver circuit

Also Published As

Publication number Publication date
US4769561A (en) 1988-09-06
KR930000968B1 (ko) 1993-02-11
EP0145004A3 (en) 1987-08-19
JPH0552687B2 (ko) 1993-08-06
EP0145004B1 (en) 1990-10-24
DE3483461D1 (de) 1990-11-29
EP0145004A2 (en) 1985-06-19
JPS60125015A (ja) 1985-07-04

Similar Documents

Publication Publication Date Title
KR850005056A (ko) 바이폴라트랜지스터와 전계효과트렌지스터를 조합한 복합회로
KR850001647A (ko) 바이폴라 트랜지스터와 전계효과 트랜지스터와의 복합회로
KR840005629A (ko) 전계효과 트랜지스터와 바이폴라트랜지스터를 조합한 게이트회로
KR840002176A (ko) 반도체 집적회로 장치
KR880010575A (ko) 논리회로
KR940010530A (ko) 에미터 결합 로직(ECL)-바이폴라 상보형 금속 산화물 반도체(BiCMOS)/상보형금속 산화물 반도체(CMOS) 트랜슬레이터
KR860000719A (ko) 상보형(相補型)Bi-MIS 게이트회로
KR910010268A (ko) 전류미러회로
KR840007643A (ko) 전압가산회로
KR910007240A (ko) 전류 미러 회로
KR910016077A (ko) 반도체집적회로
KR890009000A (ko) 디지탈 집적 회로
KR880001131A (ko) 출력버퍼회로
KR970024162A (ko) 풀업 또는 풀다운 저항을 갖는 반도체 장치(a semiconductor device having pull-up or pull-down resistance)
KR910015123A (ko) Ecl논리회로
KR900012422A (ko) Mos 테크놀러지로 집적된 트랜지스터 회로
KR920003659A (ko) 저 잡음형 출력 버퍼 회로
KR910010860A (ko) 출력회로
KR890004495A (ko) 리셋트신호 발생회로
KR840004308A (ko) 반도체 기억장치
KR900013655A (ko) 반도체 회로
JP2570492B2 (ja) 半導体回路
KR870001672A (ko) 반도체 회로장치
KR920001843A (ko) N채널 증가형 디바이스를 사용한 새로운 유형의 mos 기술
KR920011071A (ko) 출력버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020206

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee