KR910010268A - 전류미러회로 - Google Patents
전류미러회로 Download PDFInfo
- Publication number
- KR910010268A KR910010268A KR1019900018650A KR900018650A KR910010268A KR 910010268 A KR910010268 A KR 910010268A KR 1019900018650 A KR1019900018650 A KR 1019900018650A KR 900018650 A KR900018650 A KR 900018650A KR 910010268 A KR910010268 A KR 910010268A
- Authority
- KR
- South Korea
- Prior art keywords
- mos transistor
- current
- source
- input terminal
- mos
- Prior art date
Links
- 238000005421 electrostatic potential Methods 0.000 claims 6
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 발명의 제1실시예를 나타낸 회로도.
제2도는 본 발명의 제2실시예를 나타낸 회로도,
제3도는 제1도에 도시된 실시예의 회로를 N웰형 CMOS 프로세서로 실현한 경우의 소자구조를 모식적으로 나타낸 단면도,
Claims (3)
- 드레인이 전류입력단자(11)에 접속되고 소오스가 정전위점(15)에서 접속된 제1MOS트렌지스터(13)와,게이트가 상기 제1MOS트렌지스터(13)의 상호 접속되고 드레인이 전류출력단자(12)에 접속되며 소오스가 상기 정전위점(15)에 접속된 제2MOS트렌지스터(14),상기 전류 입력단자(11)에 입력단이 접속되고 상기 제1및 제2MOS트랜지스터(13,14)의 게이트에 출력단이 접속되며, 전류캐리어와 제1 및 제2MOS트랜지스터(13,14)와 역극성인 트랜지스터(16)를 갖춘 버퍼회로를 구비한 것을 특지으로 하는 전류미러회로.
- 드레인이 전류입력단자(11)에 접속되고 소오스가 정전위점(15)에서 접속된 제1MOS트렌지스터(13)와,게이트가 상기 제1MOS트랜지스터(13)의 상호 접속되고 드레인이 전류출력단다(12)에 접속되며 소오스가 상기 정전위점(15)에 접속된 제2MOS트렌지스터(14),상기 전류 입력단자(11)에 베이스가 접속되고 상기 제1및 제2MOS트랜지스터(13,14)의 게이트에 에미터가 접속되며, 상기 제1및 제2MOS트랜지스터(13, 14)의 소오스가 콜렉터가 접속되고, 전류캐리어가 제1 및 제2MOS트랜지스터(13,14)와 역극성인 트랜지스터(18),이 MOS트랜지스터(18)의 에미터에접속된 정전류원 (17)을 갖춘 것을 특징으로 하는 전류미러회로.
- 드레인이 전류입력단자(11)에 접속되고 소오스가 정전위점(15)에서 접속된 제1MOS트렌지스터(13)와,게이트가 상기 제1MOS트렌지스터(13)의 상호 접속되고 드레인이 전류출력단다(12)에 접속되며 소오스가 상기 정전위점(15)에 접속된 제2MOS트렌지스터(14),상기 전류 입력단자(11)에 베이스가 접속되고 상기 제1및 제2MOS트랜지스터(13,14)의 게이트에 에미터가 접속되며, 소오스가 상기 제1및 제2MOS트랜지스터(13,14)의 콜렉터가 접속되고,전류 캐리어가 제1및 제2MOS트랜지스터(13,14)와 역극성인 디플리션형 MOS트랜지스터(19), 이MOS트랜지스터(19)의 에미터에 접속된 정전류원(17)을 갖운 것을 특징으로 하는 전류미러회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1297730A JPH03159410A (ja) | 1989-11-17 | 1989-11-17 | カレントミラー回路 |
JP01-297730 | 1989-11-17 | ||
JP1-297730 | 1989-11-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910010268A true KR910010268A (ko) | 1991-06-29 |
KR950000434B1 KR950000434B1 (ko) | 1995-01-19 |
Family
ID=17850433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900018650A KR950000434B1 (ko) | 1989-11-17 | 1990-11-17 | 전류미러회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5079518A (ko) |
EP (1) | EP0429268A3 (ko) |
JP (1) | JPH03159410A (ko) |
KR (1) | KR950000434B1 (ko) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2556265B2 (ja) * | 1993-07-23 | 1996-11-20 | 日本電気株式会社 | 半導体集積回路 |
US5373253A (en) * | 1993-09-20 | 1994-12-13 | International Business Machines Corporation | Monolithic current mirror circuit employing voltage feedback for β-independent dynamic range |
FR2733098B1 (fr) * | 1995-04-11 | 1997-07-04 | Sgs Thomson Microelectronics | Amplificateur de courant |
US5617056A (en) * | 1995-07-05 | 1997-04-01 | Motorola, Inc. | Base current compensation circuit |
FR2751487B1 (fr) * | 1996-07-16 | 1998-10-16 | Sgs Thomson Microelectronics | Compensation en frequence d'un amplificateur de courant en technologie mos |
US6816014B2 (en) | 2001-06-04 | 2004-11-09 | Analog Devices, Inc. | Low quiescent power class AB current mirror circuit |
US6573795B2 (en) * | 2001-06-04 | 2003-06-03 | Analog Devices, Inc. | Low quiescent power class AB current mirror circuit |
US6515546B2 (en) | 2001-06-06 | 2003-02-04 | Anadigics, Inc. | Bias circuit for use with low-voltage power supply |
US6753734B2 (en) | 2001-06-06 | 2004-06-22 | Anadigics, Inc. | Multi-mode amplifier bias circuit |
US6842075B2 (en) * | 2001-06-06 | 2005-01-11 | Anadigics, Inc. | Gain block with stable internal bias from low-voltage power supply |
US6424224B1 (en) * | 2001-07-02 | 2002-07-23 | Raytheon Company | Auxiliary circuitry for monolithic microwave integrated circuit |
US6630818B1 (en) * | 2002-03-26 | 2003-10-07 | Intel Corporation | Current mirror circuits |
US6778004B1 (en) | 2002-12-20 | 2004-08-17 | Cypress Semiconductor Corporation | Decoupling capacitor multiplier |
US8237229B2 (en) * | 2008-05-22 | 2012-08-07 | Stmicroelectronics Inc. | Method and apparatus for buried-channel semiconductor device |
CN102999081B (zh) * | 2011-09-16 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 一种电流镜像电路 |
US8878601B2 (en) * | 2012-05-31 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power supply circuit with positive and negative feedback loops |
CN103727988B (zh) * | 2013-12-30 | 2016-08-17 | 天津大学 | 一种抗单粒子效应的电流镜 |
JP2015162705A (ja) | 2014-02-26 | 2015-09-07 | ソニー株式会社 | カレントミラー回路、制御方法、及び、イメージセンサ |
US10895887B1 (en) | 2019-12-21 | 2021-01-19 | Analog Devices, Inc. | Current mirror arrangements with reduced sensitivity to buffer offsets |
US11188112B2 (en) | 2020-03-27 | 2021-11-30 | Analog Devices, Inc. | Current mirror arrangements with adjustable offset buffers |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4034307A (en) * | 1976-02-04 | 1977-07-05 | Rca Corporation | Current amplifier |
JPS56137717A (en) * | 1980-03-28 | 1981-10-27 | Nec Corp | Current miller circuit |
US4473794A (en) * | 1982-04-21 | 1984-09-25 | At&T Bell Laboratories | Current repeater |
JPS58221507A (ja) * | 1982-06-18 | 1983-12-23 | Toshiba Corp | トランジスタ回路 |
JPS62104305A (ja) * | 1985-10-31 | 1987-05-14 | Toshiba Corp | カレントミラ−回路 |
-
1989
- 1989-11-17 JP JP1297730A patent/JPH03159410A/ja active Pending
-
1990
- 1990-11-16 EP EP19900312543 patent/EP0429268A3/en not_active Withdrawn
- 1990-11-16 US US07/614,203 patent/US5079518A/en not_active Expired - Lifetime
- 1990-11-17 KR KR1019900018650A patent/KR950000434B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0429268A2 (en) | 1991-05-29 |
EP0429268A3 (en) | 1991-08-14 |
JPH03159410A (ja) | 1991-07-09 |
US5079518A (en) | 1992-01-07 |
KR950000434B1 (ko) | 1995-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910010268A (ko) | 전류미러회로 | |
KR850006783A (ko) | 스위칭 회로 | |
KR850001647A (ko) | 바이폴라 트랜지스터와 전계효과 트랜지스터와의 복합회로 | |
KR930020835A (ko) | 증가-공핍 모드 캐스코드(cascode) 전류 미러 | |
KR920008757A (ko) | 3상태 이중 cmos 구동기회로내 출력 트랜지스터의 에미터 베이스 접합부의 역 바이어스 파괴를 최소화하기 위한 장치 | |
KR880001111A (ko) | 반도체 집적회로 | |
KR910008863A (ko) | 반도체 집적회로 | |
KR910005448A (ko) | 반도체 집적회로 | |
KR890005995A (ko) | 바이폴라-상보형 금속 산화물 반도체 인버터 | |
KR940008267A (ko) | 시모스(cmos)버퍼회로 | |
KR920009078A (ko) | 이중전압원 인터페이스회로 | |
KR880001131A (ko) | 출력버퍼회로 | |
KR920015734A (ko) | 입력 버퍼 재생 래치 | |
KR910014942A (ko) | 출력회로 | |
KR900011153A (ko) | 반도체 논리회로 | |
KR910010860A (ko) | 출력회로 | |
KR910019340A (ko) | 반도체 집적회로 | |
KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
KR920003659A (ko) | 저 잡음형 출력 버퍼 회로 | |
KR920003704A (ko) | 디지탈 신호에 응답하는 부동회로 구동용 회로 | |
KR910015123A (ko) | Ecl논리회로 | |
KR900013655A (ko) | 반도체 회로 | |
KR910006819A (ko) | 전류 미러 | |
KR930014768A (ko) | 상보형 금속 산화물 반도체 (cmos)-에미터 결합 논리(ecl)레벨 트랜슬레이터 | |
KR930014615A (ko) | 고전압 스위치 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091229 Year of fee payment: 16 |
|
EXPY | Expiration of term |