KR940008267A - 시모스(cmos)버퍼회로 - Google Patents

시모스(cmos)버퍼회로 Download PDF

Info

Publication number
KR940008267A
KR940008267A KR1019930018584A KR930018584A KR940008267A KR 940008267 A KR940008267 A KR 940008267A KR 1019930018584 A KR1019930018584 A KR 1019930018584A KR 930018584 A KR930018584 A KR 930018584A KR 940008267 A KR940008267 A KR 940008267A
Authority
KR
South Korea
Prior art keywords
mos transistor
channel mos
terminal
buffer circuit
cmos buffer
Prior art date
Application number
KR1019930018584A
Other languages
English (en)
Other versions
KR100238499B1 (ko
Inventor
브라이언 머피
Original Assignee
발도르프, 피켄셔
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 발도르프, 피켄셔, 지멘스 악티엔게젤샤프트 filed Critical 발도르프, 피켄셔
Publication of KR940008267A publication Critical patent/KR940008267A/ko
Application granted granted Critical
Publication of KR100238499B1 publication Critical patent/KR100238499B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Amplifiers (AREA)

Abstract

CMOS버퍼회로는 동작전압 소스에 소스단자와 펌프전압 소스에 연결된 기판단자를 가지는 p채널 MOS트랜지스터를 포함한다 제1의 n채널 MOS트랜지스터 p채널MOSA트랜지승터와 직렬로 연결되며, 기준전위에 연결된 소스단자와 출력단자에 연결된 드레인단자를 가진다. 제2n채널 MOS트랜지스터는 p채널 MOS트랜지스터 및 제1n채널 MOS트랜지스터 사이에 직렬로 연결된다. 제2n채널 MOS트랜지스터 펌프전압 소스에 연결된 게이트 단자를 가진다.

Description

시모스(CMOS)버퍼회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 CMOS버퍼회로의 제1실시예의 개략회로도.
제2도는 본 발명의 CMOS버퍼회로의 제2의 바람직한 변형예의 회로도.

Claims (9)

  1. 동작전압 소스에 연결된 소스단자와 펌프전압 소스에 연결된 기판단자를 가지는 p채널 MOS트랜지스터와;상기 p채널 MOS트랜지스터와 직렬로 연결되고, 기준전위에 연결된 소스단자와 출력단자에 연결된 드레인단자를 가지는 제1n채널 MOS트랜지스터와; 그리고 상기 p채널 MOS트랜지스터 및 제1n채널 MOS트랜지스터 사이에 직렬로 연결되며 상기 펌프전압소스에 연결된 게이트 단자를 가지는 제2n채널 MOS트랜지스터를 포함함을 특징으로 하는 CMOS버퍼회로.
  2. 제1항에 있어서, p채널 MOS트랜지스터의 소스단자 및 기판단자 사이에 연결되어 있으며, 도전방향으로 분극되고, 낮은 드레쉬홀드 전압을 가지는 그러한 다이오드를 포함함을 특징으로 하는 CMOS버퍼회로.
  3. 제2항에 있어서, 상기 p채널 MOS트랜지스터의 펌프전압소스 및 기판단자 사이에 연결되어 있으며, 도전방향으로 분극되는 그러한 또다른 다이오드를 포함함을 특징으로 하는 CMOS버퍼회로.
  4. 제2항에 있어서, 상기 p채널 MOS트랜지스터의 기판단자와 상기 제2의 상기 n채널 MOS트랜지스터의 게이트 단자 사이에 연결되며, 도전방향으로 분극되는 그러한 추가의 다이오드를 포함함을 특징으로 하는 CMOS버퍼회로.
  5. 제3항에 있어서, 상기 p채널 MOS트랜지스터의 기판단자와 상기 제2 n채널 MOS트랜지스터의 게이트 단자 사이에 연결되며, 도전방향으로 분극되는 그러한 추가의 다이오드를 포함함을 특징으로 하는 CMOS버퍼회로.
  6. 제2항에 있어서, 상기 다이오드는 n채널 MOS트랜지스터에 의해 형성됨을 특징으로 하는 CMOS버퍼회로.
  7. 제3항에 있어서, 상기 다이오드는 n채널MOS트랜지스터에 의해 형성됨을 특징으로 하는 CMOS버퍼회로.
  8. 제4항에 있어서, 상기 다이오드는 n채널MOS트랜지스터에 의해 형성됨을 특징으로 하는 CMOS버퍼회로.
  9. 제5항에 있어서, 상기 다이오드는 n채널MOS트랜지스터에 의해 형성됨을 특징으로 하는 CMOS버퍼회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930018584A 1992-09-16 1993-09-16 시모스(cmos) 버퍼회로 KR100238499B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP92115841.6 1992-09-16
EP92115841A EP0587931B1 (de) 1992-09-16 1992-09-16 CMOS-Pufferschaltung

Publications (2)

Publication Number Publication Date
KR940008267A true KR940008267A (ko) 1994-04-29
KR100238499B1 KR100238499B1 (ko) 2000-01-15

Family

ID=8210008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930018584A KR100238499B1 (ko) 1992-09-16 1993-09-16 시모스(cmos) 버퍼회로

Country Status (8)

Country Link
US (1) US5381056A (ko)
EP (1) EP0587931B1 (ko)
JP (1) JP3389295B2 (ko)
KR (1) KR100238499B1 (ko)
AT (1) ATE139875T1 (ko)
DE (1) DE59206670D1 (ko)
HK (1) HK1002132A1 (ko)
TW (1) TW225062B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3379050B2 (ja) * 1993-11-15 2003-02-17 富士通株式会社 半導体装置
JP3160449B2 (ja) * 1993-12-02 2001-04-25 株式会社東芝 トランジスタ回路
KR0120565B1 (ko) * 1994-04-18 1997-10-30 김주용 래치-업을 방지한 씨모스형 데이타 출력버퍼
US5467031A (en) * 1994-09-22 1995-11-14 Lsi Logic Corporation 3.3 volt CMOS tri-state driver circuit capable of driving common 5 volt line
KR100211537B1 (ko) * 1995-11-13 1999-08-02 김영환 정전기 방지기능을 갖는 트랜지스터 및 그 제조방법과 이를 이용한 데이타 출력버퍼
US5644266A (en) * 1995-11-13 1997-07-01 Chen; Ming-Jer Dynamic threshold voltage scheme for low voltage CMOS inverter
KR19980070265A (ko) * 1997-01-09 1998-10-26 루돌프딩거 저전압 작동 오실레이터
US5939899A (en) * 1997-04-23 1999-08-17 Lucent Technologies Inc. MOSFET substrate current logic
KR100439834B1 (ko) * 1997-06-25 2004-10-26 삼성전자주식회사 씨모스집적회로
US5973900A (en) * 1997-10-31 1999-10-26 Micron Technology, Inc. High voltage protection for an integrated circuit input buffer
US6580291B1 (en) 2000-12-18 2003-06-17 Cypress Semiconductor Corp. High voltage output buffer using low voltage transistors
JP2003204259A (ja) * 2002-01-07 2003-07-18 Mitsubishi Electric Corp 多値論理回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4039869A (en) * 1975-11-28 1977-08-02 Rca Corporation Protection circuit
CA1175503A (en) * 1981-07-17 1984-10-02 Andreas Demetriou Cmos turn-on circuit
US4473758A (en) * 1983-02-07 1984-09-25 Motorola Inc. Substrate bias control circuit and method
JPS6167952A (ja) * 1984-09-11 1986-04-08 Nec Corp Ｃｍｏｓ半導体装置
US4806801A (en) * 1987-08-27 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories TTL compatible CMOS input buffer having a predetermined threshold voltage and method of designing same
US5057715A (en) * 1988-10-11 1991-10-15 Intel Corporation CMOS output circuit using a low threshold device
US5063304A (en) * 1990-04-27 1991-11-05 Texas Instruments Incorporated Integrated circuit with improved on-chip power supply control

Also Published As

Publication number Publication date
JPH07307659A (ja) 1995-11-21
HK1002132A1 (en) 1998-07-31
TW225062B (ko) 1994-06-11
JP3389295B2 (ja) 2003-03-24
ATE139875T1 (de) 1996-07-15
DE59206670D1 (de) 1996-08-01
EP0587931B1 (de) 1996-06-26
KR100238499B1 (ko) 2000-01-15
EP0587931A1 (de) 1994-03-23
US5381056A (en) 1995-01-10

Similar Documents

Publication Publication Date Title
EP0944094A3 (en) Flash memory with improved erasability and its circuitry
KR930020835A (ko) 증가-공핍 모드 캐스코드(cascode) 전류 미러
KR910003940A (ko) 반도체집적회로
KR950030487A (ko) 래치-업을 방지한 씨모스형 데이타 출력버퍼
KR940008267A (ko) 시모스(cmos)버퍼회로
KR910010268A (ko) 전류미러회로
KR900002558A (ko) 출력회로
KR930020850A (ko) 레벨 변환회로
KR910008863A (ko) 반도체 집적회로
KR900011152A (ko) 전원전압 강하검파 및 초기화회로 재설정 회로
KR910005448A (ko) 반도체 집적회로
KR890009000A (ko) 디지탈 집적 회로
KR970072701A (ko) 정전기 보호회로
KR910014942A (ko) 출력회로
KR920022298A (ko) 레벨 변환 출력 회로
KR920010907A (ko) 자유 전하 회로
KR970019085A (ko) Cmos 인버터(cmos inverter)
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR920003704A (ko) 디지탈 신호에 응답하는 부동회로 구동용 회로
KR960039637A (ko) 집적 버퍼회로
KR930011274A (ko) 입력회로
KR950022128A (ko) 트랜지스터 회로
KR910010860A (ko) 출력회로
KR970003253A (ko) 반도체 메모리 장치의 고전압 스위치 회로
KR920011077A (ko) 반도체 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121005

Year of fee payment: 14

EXPY Expiration of term