KR20230062820A - 웨이퍼 처리방법 - Google Patents

웨이퍼 처리방법 Download PDF

Info

Publication number
KR20230062820A
KR20230062820A KR1020237006816A KR20237006816A KR20230062820A KR 20230062820 A KR20230062820 A KR 20230062820A KR 1020237006816 A KR1020237006816 A KR 1020237006816A KR 20237006816 A KR20237006816 A KR 20237006816A KR 20230062820 A KR20230062820 A KR 20230062820A
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor manufacturing
film
group
formula
Prior art date
Application number
KR1020237006816A
Other languages
English (en)
Inventor
토모야 오하시
스구루 사사
노리아키 후지타니
Original Assignee
닛산 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛산 가가쿠 가부시키가이샤 filed Critical 닛산 가가쿠 가부시키가이샤
Publication of KR20230062820A publication Critical patent/KR20230062820A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70608—Monitoring the unpatterned workpiece, e.g. measuring thickness, reflectivity or effects of immersion liquid on resist
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70908—Hygiene, e.g. preventing apparatus pollution, mitigating effect of pollution or removing pollutants from apparatus
    • G03F7/70925—Cleaning, i.e. actively freeing apparatus from pollutants, e.g. using plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Epidemiology (AREA)
  • Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Atmospheric Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Environmental & Geological Engineering (AREA)
  • Materials For Photolithography (AREA)

Abstract

종래의 검사방법으로는 검출하는 것이 불가능한 반도체제조용 실리콘웨이퍼 표면의 불순물 검출방법, 이 웨이퍼 표면의 불순물이 제거된 반도체제조용 웨이퍼의 제조방법 및 반도체제조용 웨이퍼의 선별방법을 제공한다. 반도체제조용 웨이퍼 표면의 불순물 검출방법으로서, 이 웨이퍼 표면에 막형성 조성물을 도포하고, 소성하여, 막을 형성하는 공정, 이어서 웨이퍼 검사장치로 불순물을 검출하는 공정을 포함하는, 반도체제조용 웨이퍼 표면의 불순물 검출방법이다.

Description

웨이퍼 처리방법
본원은, 반도체제조용 실리콘웨이퍼 표면의 불순물 검출방법, 이 웨이퍼 표면의 불순물이 제거된 반도체제조용 웨이퍼의 제조방법 및 반도체제조용 웨이퍼의 선별방법 등의 웨이퍼 처리방법에 관한 것이다.
반도체제조에 사용되는 실리콘 등의 재료로 만들어지는 웨이퍼는, 끝없이 표면이물 등의 불순물저감이 요구되고 있다.
특허문헌 1에는 실리콘기판 등의 반도체기판 상에 포토레지스트 도막을 형성한 반사형의 피검체를 이용하여, 이 포토레지스트 도막의 내부에 매립되어 있는 이물을 높은 신뢰성으로 검출할 수 있는 이물검출방법이 기재되어 있다.
일본특허공개 2014-20961호 공보
종래의 검사방법으로는 검출하는 것이 불가능한 반도체제조용 실리콘웨이퍼 표면의 불순물 검출방법, 이 웨이퍼 표면의 불순물이 제거된 반도체제조용 웨이퍼의 제조방법 및 반도체제조용 웨이퍼의 선별방법을 제공하는 것이다.
본 발명은 이하를 포함한다.
[1] 반도체제조용 웨이퍼 표면의 불순물 검출방법으로서,
이 웨이퍼 표면에 막형성 조성물을 도포하고, 소성하여, 막을 형성하는 공정, 이어서 웨이퍼 검사장치로 불순물을 검출하는 공정을 포함하는, 반도체제조용 웨이퍼 표면의 불순물 검출방법.
[2] 상기 불순물이, 불소원자를 포함하는, [1]에 기재된 불순물 검출방법.
[3] 상기 막형성 조성물이, 수지를 포함하는, [1] 또는 [2]에 기재된 불순물 검출방법.
[4] 상기 막형성 조성물이, 리소그래피용 도포막형성 조성물인, [1]~[3] 중 어느 하나에 기재된 불순물 검출방법.
[5] 상기 막형성 조성물이, 레지스트 하층막형성 조성물인, [1]~[4] 중 어느 하나에 기재된 불순물 검출방법.
[6] 웨이퍼 표면의 불순물이 제거된 반도체제조용 웨이퍼의 제조방법으로서,
100℃~500℃로 조(粗)반도체제조용 웨이퍼(I)를 가열하는 공정 및/또는 초순수로 세정하는 공정(A)과,
상기 공정(A)을 거친 반도체제조용 웨이퍼(II)를 [1]~[5] 중 어느 하나에 기재된 불순물 검출방법으로 검사하는 공정(B)과,
상기 공정(B)을 거친 반도체제조용 웨이퍼(III) 중에서, 그 표면 상에 존재하는 결함개수가, 조반도체제조용 웨이퍼(I)에 비교하여, 80% 이상 저감된 반도체제조용 웨이퍼(IV)를 선택하는 공정(C)
을 포함하는, 웨이퍼 표면의 불순물이 제거된 반도체제조용 웨이퍼의 제조방법.
[7] 반도체제조용 웨이퍼의 선별방법으로서,
100℃~500℃로 조반도체제조용 웨이퍼(I)를 가열하는 공정 및/또는 초순수로 세정하는 공정(A)과,
상기 공정(A)을 거친 반도체제조용 웨이퍼를 [1]~[5] 중 어느 하나에 기재된 불순물 검출방법으로 검사하는 공정(B)과,
상기 공정(B)을 거친 반도체제조용 웨이퍼(III) 중에서, 그 표면 상에 존재하는 결함개수가, 조반도체제조용 웨이퍼에 비교하여, 80% 이상 저감된 반도체제조용 웨이퍼(IV)를 선택하는 공정(C)
을 포함하고,
상기 공정(C)이, 상기 공정(B)을 거친 반도체제조용 웨이퍼(III)를, 그 표면 상에 존재하는 결함개수가, 조반도체제조용 웨이퍼(I)에 비교하여, 80% 이상 저감된 반도체제조용 웨이퍼(IV)와, 조반도체제조용 웨이퍼(I)에 비교하여, 80% 미만 저감된 반도체제조용 웨이퍼(V)로 나누고, 반도체제조용 웨이퍼(IV)를 선택하는 것을 포함하는,
반도체제조용 웨이퍼의 선별방법.
본원의 방법에 의해, 반도체제조용 웨이퍼 표면에 존재하는, 가열 및/또는 초순수 세정처리를 행함으로써 제거되는 불순물의 존재가 검출가능해진다. 이 불순물은 불소원자를 포함하는 경우가 있다. 이 검출방법을 이용해야만 검출할 수 있는 것과 같은 불순물을 제거한, 반도체제조용 웨이퍼(이른바 베어웨이퍼)의 제조 및 선별이 가능해진다.
도 1은 실시예 1 및 2, 참고예 1~5에서 얻어진 실리콘웨이퍼 내의 결함분포의 모식도이다.
도 2는 실시예 1의 결함형상을 나타내는 SEM사진 및 조성분석의 결과를 나타내는 그래프이다.
도 3은 실시예 2의 결함형상을 나타내는 SEM사진 및 조성분석의 결과를 나타내는 그래프이다.
도 4는 실시예 3~5, 비교예 1 및 2에서 얻어진 실리콘웨이퍼 내의 결함분포의 모식도이다.
<반도체제조용 웨이퍼 표면의 불순물 검출방법>
본원의 반도체제조용 웨이퍼 표면의 불순물 검출방법은,
이 웨이퍼 표면에 막형성 조성물을 도포하고, 소성하여, 막을 형성하는 공정, 이어서 웨이퍼 검사장치로 불순물을 검출하는 공정을 포함한다.
상기 불순물이, 불소원자를 포함하는 경우가 있다.
반도체제조용 웨이퍼는, 반도체소자 등의 제조를 위해 사용되는 웨이퍼이며, 일반적으로 이용되는 실리콘웨이퍼, 게르마늄웨이퍼 외에, 비화갈륨, 인화인듐, 질화갈륨, 질화인듐, 질화알루미늄 등의 2종류 이상의 원소가 결합하여 생기는 화합물 반도체웨이퍼를 들 수 있다. 통상 원반상이며, 크기는 예를 들어 4, 6, 8, 12인치 등이다. 시판품을 사용할 수 있다.
상기 반도체제조용 웨이퍼 상에, 스피너, 코터 등의 적당한 도포방법에 의해, 하기에서 설명하는 막형성 조성물(유기막형성 조성물, 무기막형성 조성물)을 도포한다. 그 후, 핫플레이트 등의 가열수단을 이용하여 베이크함으로써 막(유기막, 무기막)을 형성한다. 베이크조건으로는, 베이크온도 100℃~400℃, 베이크시간 0.3분~60분간 중에서 적당히, 선택된다. 바람직하게는, 베이크온도 120℃~400℃, 베이크온도 120℃~350℃, 베이크시간 0.5분~30분간, 보다 바람직하게는, 베이크온도 150℃~300℃, 베이크시간 0.8분~10분간이다. 형성되는 막의 막두께로는, 0.01μm(10nm)~2μm(2,000nm), 0.02μm(20nm)~1μm(1,000nm), 0.025μm(25nm)~1μm(1,000nm), 0.02μm(20nm)~0.9μm(900nm), 0.025μm(25nm)~0.9μm(900nm), 0.02μm(20nm)~0.8μm(800nm), 또는 0.025μm(25nm)~0.8μm(800nm)이다. 이 막두께는 웨이퍼면 내에서 균일(예를 들어 막두께중간값±20% 이내, ±10% 이내, ±5% 이내, ±3% 이내, ±1% 이내이다)인 것이 바람직하다.
웨이퍼 검사장치는, 시판품을 이용할 수 있다. 구체예로는 케이엘에이·텐콜주식회사제의 웨이퍼 검사시스템 Surfscan시리즈를 들 수 있다.
<막형성 조성물>
본원에서 사용되는 막형성 조성물은, 상기 막두께를 균일하게 형성할 수 있는 조성물이면 특별히 한정되지 않는다. 유기막형성 조성물, 무기막형성 조성물 어느 것이어도 되는데, 본원의 불순물 검출방법, 반도체제조용 웨이퍼의 제조방법 및 반도체제조용 웨이퍼의 선별방법이 가능할 정도로 막이 함유하는 불순물이 적어, 웨이퍼면 내에서 일정막두께로의 막형성이 가능한, 반도체장치 제조시에 있어서의 리소그래피공정에서 사용되는 리소그래피용 도포막형성 조성물을 사용하는 것이 바람직하다.
상기 막형성 조성물이, 수지를 포함하는 것이 바람직하다. 상기 수지는 폴리머, 중합체, 공중합체, 고분자 화합물 등이라고도 칭한다. 본원의 수지는 유기 수지, 무기 수지(예를 들어 실란 화합물의 가수분해축합물, 폴리실록산 등) 어느 것이어도 된다.
본원에서 사용되는 리소그래피용 도포막형성 조성물은, 예를 들어 하기에 기재되는 공지의 포토레지스트 조성물, 공지의 레지스트 하층막형성 조성물(유기 화합물 및/또는 무기 화합물함유), 반도체기판 가공시에 기판을 에칭약액으로부터 보호하기 위한 공지의 보호막형성 조성물, 공지의 자기조직화막을 위한 하층막형성 조성물, 공지의 자기조직화막을 위한 상층막형성 조성물 및 공지의 레지스트 상층막형성 조성물 등을 들 수 있는데, 이들로 한정되지 않는다.
상기 리소그래피공정에 있어서의 노광파장으로는, i선, KrF엑시머레이저, ArF엑시머레이저, EUV(극단자외선) 또는 EB(전자선)일 수 있다. 이들의 노광파장에 대응하는 리소그래피용 도포막형성 조성물인 것이 바람직하다.
리소그래피용 도포막형성 조성물의 구체예로는, 국제공개 제2014/115843호 공보, 국제공개 제2015/129486호 공보 등에 기재된 레지스트 상층막용의 레지스트 상층막형성 조성물, 국제공개 제2013/146600호 공보, 국제공개 제2014/097993호 공보 등에 기재된 블록 코폴리머의 자기조직화(DSA, Direct Self Assembly)기술을 이용한 자기조직화막용의 하층막형성 조성물, 예를 들어 국제공개 제2018/051907호 공보에 기재된 상기 자기조직화막용의 상층막형성 조성물, 예를 들어 국제공개 제2016/031563호 공보, 국제공개 제2017/145809호 공보에 기재된 패턴반전을 위한 피복용 조성물일 수 있다.
리소그래피용 도포막형성 조성물의 기타 구체예로는, 국제공개 제2009/096340호 공보, 일본특허공개 2009-053704호 공보, 국제공개 제2010/147155호 공보, 국제공개 제2011/102470호 공보, 국제공개 제2011/021555호 공보, 국제공개 제2013/047516호 공보, 국제공개 제2015/030060호 공보, 국제공개 제2018/052130호 공보, 국제공개 제2019/124474호 공보, 국제공개 제2019/124475호 공보, 국제공개 제2019/151471호 공보, 국제공개 제2019/163834호 공보, PCT/JP2019/042708, PCT/JP2020/001627, PCT/JP2020/018436 등에 기재된 보호막형성용 조성물, 레지스트 하층형성용 조성물 및 실리콘함유 레지스트 하층막형성 조성물 등일 수 있다.
본 발명에 따른 리소그래피용 도포막형성 조성물의 고형분은 통상 0.1~70질량%, 바람직하게는 0.1~60질량%, 바람직하게는 0.1~40질량%로 한다. 고형분은 리소그래피용 도포막형성 조성물로부터 용매를 제외한 전체성분의 함유비율이다. 고형분 중에 있어서의 폴리머의 비율은 예를 들어, 30~100질량%, 50~100질량%, 60~100질량%, 70~100질량%, 80~100질량%, 60~99.9질량%, 60~99질량%, 60~98질량%, 60~97질량%, 60~96질량%, 60~95질량%, 70~99.9질량%, 70~99질량%, 70~98질량%, 70~97질량%, 70~96질량%, 또는 70~95질량%이다.
이들 중에서도, 레지스트 하층막형성 조성물이 바람직하고, 호적한 구체예로는, 국제공개 제2019/163834호 공보에 기재된 방향족 비닐 화합물이 부가된 트리아릴디아민함유 노볼락 수지를 포함하는 레지스트 하층막형성 조성물이 바람직하다. 이 레지스트 하층막형성 조성물은, 적어도 2개의 아미노기와 3개의 탄소원자수 6~40의 방향족 환을 포함하는 방향족 화합물(A)의 방향족 환과, 방향족 비닐 화합물(B)의 비닐기의 반응에 의해 형성되는 구조기(C)를 포함하는 노볼락 수지를 포함한다.
상기 구조기(C)가 하기 식(1):
[화학식 1]
Figure pct00001
[식(1) 중,
R1은 적어도 2개의 아미노기와 적어도 3개의 탄소원자수 6~40의 방향족 환을 포함하는 2가의 기이며,
R2 및 R3은 각각 독립적으로, 수소원자, 탄소원자수 1~10의 알킬기, 탄소원자수 6~40의 아릴기, 복소환기, 또는 그들의 조합이며, 또한, 이 알킬기, 이 아릴기 및 이 복소환기는, 할로겐원자, 니트로기, 아미노기, 탄소원자수 1~10의 알킬기, 탄소원자수 6~40의 아릴기, 포밀기, 카르복실기, 알콕시기, 또는 하이드록시기로 치환되어 있을 수도 있는 유기기이며, 그리고 R2와 R3은 그들이 결합하는 탄소원자와 하나가 되어 환을 형성하고 있을 수도 있고,
T1은 탄소원자수 6~40의 아릴렌기이며,
T3은 탄소원자수 1~10의 알킬기, 탄소원자수 2~10의 알케닐기, 탄소원자수 2~10의 알키닐기, 탄소원자수 6~40의 아릴기, 하이드록시기, 시아노기, 니트로기, 아미노기, 카르복실기, 아세틸기, 하이드록시메틸기, 할로게노메틸기, -Y-Z기, 할로겐원자, 또는 그들의 조합을 나타낸다. Y는 산소원자, 황원자, 카르보닐기, 또는 에스테르기를 나타내고, Z는 탄소원자수 1~10의 알킬기를 나타낸다.
T2는 수소원자, 메틸기, 또는 페닐기를 나타낸다.
m은 0~(5+2n)의 정수이며,
n은 T1의 정의인 아릴렌기를 구성하는 방향환의 축합도를 나타내고,
m1은 2~3600의 정수이다.]인 것이 바람직하다.
상기 R1이 하기 식(2):
[화학식 2]
Figure pct00002
[식(2) 중,
Ar1, Ar2, 및 Ar3은 각각 독립적으로, 벤젠환, 또는 나프탈렌환을 나타내고,
R6, R7, 및 R8은 각각 독립적으로, 이들 환 상의 치환기이며, 할로겐원자, 니트로기, 아미노기, 하이드록시기, 탄소원자수 1~10의 알킬기, 탄소원자수 2~10의 알케닐기, 탄소원자수 6~40의 아릴기, 및 그들의 조합으로 이루어지는 군으로부터 선택되고, 또한, 이 알킬기, 이 알케닐기 및 이 아릴기는, 에테르결합, 케톤결합, 혹은 에스테르결합을 포함하고 있을 수도 있는 유기기를 나타내고,
R4 및 R5는 각각 독립적으로, 수소원자, 탄소원자수 1~10의 알킬기, 탄소원자수 2~10의 알케닐기, 탄소원자수 6~40의 아릴기, 및 그들의 조합으로 이루어지는 군으로부터 선택되고, 또한, 이 알킬기, 이 알케닐기 및 이 아릴기는, 에테르결합, 케톤결합, 혹은 에스테르결합을 포함하고 있을 수도 있는 유기기를 나타내고,
n1, n2, n3은 각각 0 이상이며, 또한 R6, R7, 및 R8이 치환가능한 최대수까지의 정수이다.]로 표시되는 화합물의 방향족 환으로부터 2개의 수소원자를 제거한 2가의 유기기인 것이 바람직하다.
상기 구조기(C)가 하기 식(1-1):
[화학식 3]
Figure pct00003
[식(1-1) 중,
R2 및 R3은 각각 독립적으로, 수소원자, 탄소원자수 1~10의 알킬기, 탄소원자수 6~40의 아릴기, 복소환기, 또는 그들의 조합이며, 또한, 이 알킬기, 이 아릴기 및 이 복소환기는, 할로겐원자, 니트로기, 아미노기, 탄소원자수 1~10의 알킬기, 탄소원자수 6~40의 아릴기, 포밀기, 카르복실기, 알콕시기, 또는 하이드록시기로 치환되어 있을 수도 있는 유기기이며, 그리고 R2와 R3은 그들이 결합하는 탄소원자와 하나가 되어 환을 형성하고 있을 수도 있다.
T2는 수소원자, 메틸기, 또는 페닐기를 나타내고,
m1은 2~3600의 정수이다.]인 것이 바람직하다.
기타, 국제공개 제2019/163834호 공보의 전체개시는 본원에 원용된다.
또한, 상기 레지스트 하층막형성 조성물로는, 국제공개 제2011/021555호 공보에 기재된 지방족 환과 방향족 환을 함유하는 수지를 포함하는 리소그래피용 레지스트 하층막형성 조성물인 것이 바람직하다. 이 리소그래피용 레지스트 하층막형성 조성물은, 지환식 에폭시 폴리머(A’)와, 축합환식 방향족 카르본산 및 단환식 방향족 카르본산(B’)의 반응생성물(C’)을 포함하는 레지스트 하층막형성 조성물이다.
상기 (A’)가 식(11):
[화학식 4]
Figure pct00004
(식(11) 중, T는 폴리머의 주쇄에 지방족 환을 갖는 반복단위구조를 나타내고, E는 에폭시기 또는 에폭시기를 갖는 유기기이다.)로 표시되는 반복단위구조를 갖는 것인 레지스트 하층막형성 조성물인 것이 바람직하다.
상기 (C’)가 식(12):
[화학식 5]
Figure pct00005
(식(12) 중, T는 폴리머의 주쇄에 지방족 환을 갖는 반복단위구조를 나타내고, Q는 T와 방향족 축합환 및 방향족 단환의 연결기이며, Ar은 방향족 축합환 및 방향족 단환이다.)로 표시되는 폴리머인 것이 바람직하다.
상기 반응생성물(C’)은, 하기 식(13), 식(14), 및 식(15):
[화학식 6]
Figure pct00006
의 반복단위구조가, 반응생성물(C’)에 포함되는 단위구조의 총수를 1.0으로 했을 때에, 식(13)의 반복단위구조의 수a, 식(14)의 반복단위구조의 수b, 식(15)의 반복단위구조의 수c에 대하여, 0≤a≤0.2, 0.3≤b≤0.7, 0.3≤c≤0.7, 0.5≤b+c≤1.0을 만족시키는 폴리머인 것이 바람직하다.
그 외에, 국제공개 제2011/021555호 공보의 전체개시는 본원에 원용된다.
호적한 수지(폴리머)의 구체적 구조의 일례로는, 하기 식(21):
[화학식 7]
Figure pct00007
〔상기 식(21) 중, X는 하기 식(22), 식(23) 또는 식(24):
[화학식 8]
Figure pct00008
(상기 식(22), 식(23), 식(24) 중, R1~R5는 각각 독립적으로, 수소원자, 탄소원자수 1~6의 알킬기, 탄소원자수 2~6의 알케닐기, 벤질기 또는 페닐기를 나타내고, 상기 페닐기는, 탄소원자수 1~6의 알킬기, 할로겐원자, 탄소원자수 1~6의 알콕시기, 니트로기, 시아노기 및 탄소원자수 1~6의 알킬티오기로 이루어지는 군으로부터 선택되는 적어도 1개의 기로 치환되어 있을 수도 있고, 또한 R1과 R2, R3과 R4는 서로 결합하여 탄소원자수 3~6의 환을 형성하고 있을 수도 있다.)로 표시되는 기를 나타내고,
A1~A6은 각각 독립적으로, 수소원자, 메틸기 또는 에틸기를 나타내고,
Q1은 디설파이드결합을 포함하는 2가의 기를 나타내고, 바람직하게는 디설파이드결합의 양단에 각각 탄소원자수 1~6의 알킬렌기를 포함하는 2가의 기를 나타내고,
n은 반복단위구조의 수로서, 5 내지 100의 정수를 나타낸다.〕
로 표시되는 단위구조를 갖는 것이 바람직하다.
본원의 수지(폴리머)는, 예를 들어 국제공개 제2009/096340호 공보에 기재된 폴리머나, 국제공개 제2019/151471호 공보에 기재된 디설파이드결합을 적어도 1개 이상 갖는 2관능 이상의 화합물과, 3관능 이상의 화합물의 반응생성물을 들 수 있는데, 이들로 한정되지 않는다.
상기 폴리머가, 디설파이드결합을 적어도 1개 이상 갖는 2관능의 화합물(A”)과, 상기 화합물(A”)과 상이한 2관능의 화합물(B”)의 반응생성물인 경우, 상기 폴리머 중의 주쇄에 디설파이드결합이 존재한다.
상기 폴리머는, 하기 식(31)로 표시되는 반복단위구조를 가질 수도 있다:
[화학식 9]
Figure pct00009
(상기 식(31) 중, R1은 탄소원자수 0~1의 알킬기, n은 반복단위구조의 수로서, 0 내지 1의 정수를 나타내고, m은 0 또는 1의 정수를 나타내고,
Z1은 하기 식(32), 식(33) 또는 식(34)로 표시되는 기를 나타내고:
[화학식 10]
Figure pct00010
상기 식(33) 중, X는 하기 식(44), 식(45) 또는 식(46)으로 표시되는 기를 나타내고:
[화학식 11]
Figure pct00011
상기 식(44), 식(45), 식(46) 중, R2~R61(R2, R3, R4, R51 및 R61)은 각각 독립적으로, 수소원자, 탄소원자수 1~6의 알킬기, 탄소원자수 3~6의 알케닐기, 벤질기 또는 페닐기를 나타내고, 상기 페닐기는, 탄소원자수 1~6의 알킬기, 할로겐원자, 탄소원자수 1~6의 알콕시기, 니트로기, 시아노기 및 탄소원자수 1~6의 알킬티오기로 이루어지는 군으로부터 선택되는 적어도 1개의 기로 치환되어 있을 수도 있고, 또한 R2와 R3, R4와 R5는 서로 결합하여 탄소원자수 3~6의 환을 형성하고 있을 수도 있다.
A1~A6은 각각 독립적으로, 수소원자, 메틸기 또는 에틸기를 나타내고,
Q1은 디설파이드결합으로 중단되어 있는 탄소원자수 1~10의 알킬렌기를 나타내고,
l은 반복단위구조의 수로서, 5 내지 100의 정수를 나타낸다.)
Q1은 디설파이드결합으로 중단되어 있는 탄소원자수 2 내지 6의 알킬렌기인 것이 바람직하다.
상기 「탄소원자수 3~6의 환」으로는, 시클로프로판, 시클로부탄, 시클로펜탄, 시클로펜타디엔 및 시클로헥산을 들 수 있다.
상기 식(31)은 하기 식(55):
[화학식 12]
Figure pct00012
〔상기 식(55) 중, X는 상기 식(44), 식(45) 또는 식(46)으로 표시되는 기를 나타내고, R6 및 R7은 각각 독립적으로 탄소원자수 1~3의 알킬렌기 또는 직접결합을 나타내고,
p는 반복단위구조의 수로서, 5 내지 100의 정수를 나타낸다.〕
로 표시될 수도 있다.
상기 폴리머는 하기 (식 P-6)~(식 P-8)로 표시되는 것이 바람직하다.
[화학식 13]
Figure pct00013
[화학식 14]
Figure pct00014
[화학식 15]
Figure pct00015
상기 수지(폴리머)가, 디설파이드결합을 적어도 1개 이상 갖는 2관능 이상의 화합물(A”)과, 2관능 이상의 화합물(B”)을, 자체공지의 방법으로 반응시켜 합성한, 반응생성물인 것이 바람직하다.
국제공개 제2009/096340호 공보와 국제공개 제2019/151471호 공보의 전체개시는, 본원에 원용된다.
<가교제>
본 발명의 막형성 조성물에 임의성분으로서 포함되는 가교제로는, 예를 들어, 헥사메톡시메틸멜라민, 테트라메톡시메틸벤조구아나민, 1,3,4,6-테트라키스(메톡시메틸)글리콜우릴(테트라메톡시메틸글리콜우릴)(POWDERLINK〔등록상표〕 1174), 1,3,4,6-테트라키스(부톡시메틸)글리콜우릴, 1,3,4,6-테트라키스(하이드록시메틸)글리콜우릴, 1,3-비스(하이드록시메틸)요소, 1,1,3,3-테트라키스(부톡시메틸)요소, 1,1,3,3-테트라키스(메톡시메틸)요소 및 2,4,6-트리스[비스(메톡시메틸)아미노]-1,3,5-트리아진((상품명)Cymel〔등록상표〕-303, 니카락〔등록상표〕 MW-390)을 들 수 있다.
또한, 상기 가교제는, 국제공개 제2014/208542호 공보에 기재된, 하기 식(71) 또는 식(72):
[화학식 16]
Figure pct00016
(식(71) 및 식(72) 중, Q1은 단결합 또는 m1가의 유기기를 나타내고, R1 및 R4는 각각 탄소원자수 2~10의 알킬기, 또는 탄소원자수 1~10의 알콕시기를 갖는 탄소원자수 2~10의 알킬기를 나타내고, R2 및 R5는 각각 수소원자 또는 메틸기를 나타내고, R3 및 R6은 각각 탄소원자수 1~10의 알킬기, 또는 탄소원자수 6~40의 아릴기를 나타낸다.
n1은 1≤n1≤3의 정수, n2는 2≤n2≤5의 정수, n3은 0≤n3≤3의 정수, n4는 0≤n4≤3의 정수, 3≤(n1+n2+n3+n4)≤6의 정수를 나타낸다.
n5는 1≤n5≤3의 정수, n6은 1≤n6≤4의 정수, n7은 0≤n7≤3의 정수, n8은 0≤n8≤3의 정수, 2≤(n5+n6+n7+n8)≤5의 정수를 나타낸다. m1은 2~10의 정수를 나타낸다.)로 표시되는 가교성 화합물을 포함할 수 있다.
상기 식(71) 또는 식(72)로 표시되는 가교성 화합물이, 하기 식(73) 또는 식(74)로 표시되는 화합물과, 하이드록실기함유 에테르 화합물 또는 탄소원자수 2~10의 알코올의 반응에 의해 얻어지는 것일 수 있다.
[화학식 17]
Figure pct00017
(식(73) 및 식(74) 중, Q2는 단결합 또는 m2가의 유기기를 나타낸다. R8, R9, R11 및 R12는 각각 수소원자 또는 메틸기를 나타내고, R7 및 R10은 각각 탄소원자수 1~10의 알킬기, 또는 탄소원자수 6~40의 아릴기를 나타낸다.
n9는 1≤n9≤3의 정수, n10은 2≤n10≤5의 정수, n11은 0≤n11≤3의 정수, n12는 0≤n12≤3의 정수, 3≤(n9+n10+n11+n12)≤6의 정수를 나타낸다.
n13은 1≤n13≤3의 정수, n14는 1≤n14≤4의 정수, n15는 0≤n15≤3의 정수, n16은 0≤n16≤3의 정수, 2≤(n13+n14+n15+n16)≤5의 정수를 나타낸다. m2는 2~10의 정수를 나타낸다.)
하기 식(73) 또는 식(74)로 표시되는 화합물과, 하이드록실기함유 에테르 화합물 또는 탄소원자수 2~10의 알코올의 반응이 산촉매의 존재하에서 행해질 수 있다.
본 발명에 이용되는 식(71) 및 식(72)로 표시되는 가교성 화합물은 예를 들어 이하에 예시할 수 있다.
[화학식 18]
Figure pct00018
[화학식 19]
Figure pct00019
[화학식 20]
Figure pct00020
[화학식 21]
Figure pct00021
[화학식 22]
Figure pct00022
또한, 본 발명에 이용되는 식(73) 및 식(74)로 표시되는 화합물은 예를 들어 이하에 예시할 수 있다.
[화학식 23]
Figure pct00023
[화학식 24]
Figure pct00024
국제공개 제2014/208542호 공보의 전체개시가 본원에 원용된다.
또한, 상기 가교제는, 국제공개 제2017/187969호 공보에 기재된, 질소원자와 결합하는 하기 식(61)로 표시되는 치환기를 1분자 중에 2~6개 갖는 함질소 화합물일 수도 있다.
[화학식 25]
Figure pct00025
(식(61) 중, R1은 메틸기 또는 에틸기를 나타낸다.)
상기 식(61)로 표시되는 치환기를 1분자 중에 2~6개 갖는 함질소 화합물은 하기 식(1A)로 표시되는 글리콜우릴 유도체일 수 있다.
[화학식 26]
Figure pct00026
(식(1A) 중, 4개의 R1은 각각 독립적으로 메틸기 또는 에틸기를 나타내고, R2 및 R3은 각각 독립적으로 수소원자, 탄소원자수 1~4의 알킬기, 또는 페닐기를 나타낸다.)
상기 식(1A)로 표시되는 글리콜우릴 유도체로서, 예를 들어, 하기 식(1A-1)~식(1A-6)으로 표시되는 화합물을 들 수 있다.
[화학식 27]
Figure pct00027
상기 식(1A)로 표시되는 화합물은, 질소원자와 결합하는 하기 식(62)로 표시되는 치환기를 1분자 중에 2~6개 갖는 함질소 화합물과 하기 식(63)으로 표시되는 적어도 1종의 화합물을 반응시켜 상기 식(61)로 표시되는 치환기를 1분자 중에 2~6개 갖는 함질소 화합물을 제조함으로써 얻어진다.
[화학식 28]
Figure pct00028
(식(62), 식(63) 중, R1은 메틸기 또는 에틸기를 나타내고, R4는 탄소원자수 1~4의 알킬기를 나타낸다.)
상기 식(1A)로 표시되는 글리콜우릴 유도체는, 하기 식(2A)로 표시되는 글리콜우릴 유도체와 상기 식(63)으로 표시되는 적어도 1종의 화합물을 반응시킴으로써 얻어진다.
상기 식(62)로 표시되는 치환기를 1분자 중에 2~6개 갖는 함질소 화합물은, 예를 들어, 하기 식(2A)로 표시되는 글리콜우릴 유도체이다.
[화학식 29]
Figure pct00029
(식(2A) 중, R2는 및 R3은 각각 독립적으로 수소원자, 탄소원자수 1~4의 알킬기, 또는 페닐기를 나타내고, R4는 각각 독립적으로 탄소원자수 1~4의 알킬기를 나타낸다.)
상기 식(2A)로 표시되는 글리콜우릴 유도체로서, 예를 들어, 하기 식(2A-1)~식(2A-4)로 표시되는 화합물을 들 수 있다. 나아가 상기 식(63)으로 표시되는 화합물로서, 예를 들어 하기 식(2A-5) 및 식(2A-6)으로 표시되는 화합물을 들 수 있다.
[화학식 30]
Figure pct00030
[화학식 31]
Figure pct00031
상기 질소원자와 결합하는 상기 식(61)로 표시되는 치환기를 1분자 중에 2~6개 갖는 함질소 화합물에 관한 내용은, 국제공개 제2017/187969호 공보의 전체개시가 본원에 원용된다.
상기 가교제가 사용되는 경우, 해당 가교제의 함유비율은, 상기 유기수지에 대하여, 예를 들어 1질량%~50질량%이며, 바람직하게는, 5질량%~30질량%이다.
<반도체제조용 웨이퍼의 제조방법>
본원의 웨이퍼 표면의 불순물이 제거된 반도체제조용 웨이퍼의 제조방법은, 100℃~500℃로 조반도체제조용 웨이퍼(I)를 가열하는 공정 및/또는 초순수로 세정하는 공정(A)과, 상기 공정(A)을 거친 반도체제조용 웨이퍼(II)를 상기 불순물 검출방법으로 검사하는 공정(B)과, 상기 공정(B)을 거친 반도체제조용 웨이퍼(III) 중에서, 그 표면 상에 존재하는 결함개수가, 조반도체제조용 웨이퍼에 비교하여, 80% 이상 저감된 반도체제조용 웨이퍼(IV)를 선택하는 공정(C)을 포함한다.
상기 조반도체제조용 웨이퍼(I)란, 이 반도체제조용 웨이퍼에의 가열하는 공정 및/또는 초순수로 세정하는 공정을 행하기 전의, 미처리의 반도체제조용 웨이퍼를 말한다.
공정(A)에 있어서, 이 웨이퍼를 가열하는 공정은, 100℃~500℃의 범위에서 행해지는데, 120℃~500℃, 120℃~400℃, 150~400℃, 200~400℃, 200℃~500℃, 300℃~500℃인 것이 바람직하다. 가열시간은, 통상 0.5분~30분이다. 가열은 통상 대기하인데, 질소분위기 등의 불활성 가스하에서 행할 수도 있다. 초순수로 웨이퍼를 세정하는 방법은 특별히 제한은 없는데, 배치세정이나 매엽세정을 들 수 있다. 초순수의 온도는 예를 들어 5℃~50℃, 세정시간은 예를 들어 1분~1시간이다. 초음파에 의한 세정과 조합하여 행할 수도 있다. 상기 가열공정과 초순수 세정공정을 조합하여 행할 수도 있다. 순서는 어느 것이 먼저여도 된다.
<반도체제조용 웨이퍼의 선별방법>
본원의 반도체제조용 웨이퍼의 선별방법은, 100℃~500℃로 조반도체제조용 웨이퍼(I)를 가열하는 공정 및/또는 초순수로 세정하는 공정(A)과, 상기 공정(A)을 거친 반도체제조용 웨이퍼(II)를 상기 불순물 검출방법으로 검사하는 공정(B)과, 상기 공정(B)을 거친 반도체제조용 웨이퍼(III) 중에서, 그 표면 상에 존재하는 결함개수가, 조반도체제조용 웨이퍼(I)에 비교하여, 80% 이상 저감된 반도체제조용 웨이퍼(IV)를 선택하는 공정(C)을 포함한다.
공정(C)은, 예를 들어, 상기 공정(B)을 거친 반도체제조용 웨이퍼(III)를, 그 표면 상에 존재하는 결함개수가, 조반도체제조용 웨이퍼(I)에 비교하여, 80% 이상 저감된 반도체제조용 웨이퍼(IV)와, 조반도체제조용 웨이퍼(I)에 비교하여, 80% 미만 저감된 반도체제조용 웨이퍼(V)로 나누고, 반도체제조용 웨이퍼(IV)를 선택하는 것을 포함할 수 있다.
본 항에 따른, 용어의 설명은, 상기 <반도체제조용 웨이퍼의 제조방법>의 설명내용에 준한다.
실시예
다음에 실시예를 들어 본 발명의 내용을 구체적으로 설명하는데, 본 발명은 이들로 한정되는 것은 아니다.
<합성예 1>
300mL 4구 플라스크에 N,N’-디페닐-1,4-페닐렌디아민(41.98g, 0.161mol, 도쿄화성공업(주)제), 4-아밀옥시벤즈알데히드(31.02g, 0.161mol, 도쿄화성공업(주)제), 4-(tert-부톡시)스티렌(94.75g, 0.537mol, 와코순약공업(주)제), 프로필렌글리콜모노메틸에테르(172.37g, 관동화학(주)제)를 투입하고 메탄설폰산(4.65g, 0.048mol, 도쿄화성공업(주)제)을 첨가하여 교반하고, 135℃까지 승온하고 용해시켜 중합을 개시하였다. 18시간 후 실온까지 방랭 후, 메탄올(1000g, 관동화학(주)제), 초순수 1000g 및 30% 암모니아수(100g, 관동화학(주)제)의 혼합용매를 이용하여 재침전시켰다. 얻어진 침전물을 여과하고, 감압건조기로 80℃, 24시간 건조하여, 식(a)로 표시되는 목적으로 하는 폴리머 136.68g을 얻었다. 폴리스티렌 환산으로 측정되는 중량평균분자량Mw은 1400이며, 다분산도Mw/Mn는 1.29였다.
[화학식 32]
Figure pct00032
<합성예 2>
식(b-1)의 화합물(다이셀화학공업(주)제, 상품명: EHPE3150) 40.0g과 9-안트라센카르본산 20.3g과 안식향산 13.7g을 프로필렌글리콜모노메틸에테르 302.0g에 용해시킨 후, 벤질트리에틸암모늄 1.5g을 첨가하고, 24시간 환류하여 반응시켰다. 반응 후 용액을 이온교환법을 이용하여 정제해서, 식(b-2)의 폴리머용액을 얻었다. 얻어진 폴리머의 GPC분석을 행한 결과, 표준폴리스티렌 환산으로 중량평균분자량은 4100이었다.
[화학식 33]
Figure pct00033
[화학식 34]
Figure pct00034
<합성예 3>
모노알릴디글리시딜이소시아눌산(시코쿠화성공업(주)제) 800g, 3,3’-디티오디프로피온산(사카이화학공업(주)제, 상품명: DTDPA) 608g, 및 촉매로서 제4급 포스포늄염인 트리페닐모노에틸포스포늄브로마이드 53g을, 프로필렌글리콜모노메틸에테르 2191g에 용해시키고, 가열 후 120℃로 유지하면서 질소분위기하에서 4시간 교반하였다. 얻어진 반응생성물을, 프로필렌글리콜모노메틸에테르 3652g으로 희석한 바니시용액의 GPC분석을 행한 결과, 표준폴리스티렌 환산으로 중량평균분자량은 약 7800이었다. 이 반응생성물은, 하기 식(c-1)로 표시되는 구조단위를 갖는 고분자 화합물을 포함한다.
[화학식 35]
Figure pct00035
<조제예 1>
상기 합성예 1에서 합성한 폴리머 17.64g에 가교제로서 식(d-1)로 나타내는 2,2-비스[3,5-비스[(2-메톡시-1-메틸에톡시)메틸]-4-하이드록시페닐]프로판의 4개의 메틸올기가, 각각 프로필렌글리콜모노메틸에테르와 탈수축합하여 얻어진 화합물인 PGME-BIP-A라고 약칭되는 식(d-2)로 표시한 화합물을 3.53g, 가교촉매로서 피리디늄-p-페놀설포네이트를 0.58g, 계면활성제로서 DIC(주)제의 메가팍〔상품명〕 R-30N을 0.02g, 용매로서 프로필렌글리콜모노메틸에테르를 23.47g, 프로필렌글리콜모노메틸에테르아세테이트를 54.76g을 첨가하여 레지스트 하층막형성 조성물을 조제하였다.
[화학식 36]
Figure pct00036
[화학식 37]
Figure pct00037
<조제예 2>
상기 합성예 2에서 얻어진 폴리머용액 31.49g(폴리머의 고형분은 16질량%)에, 가교제로서 일본사이텍인더스트리즈(주)제의 테트라메톡시메틸글리콜우릴(POWDERLINK(등록상표) 1174)을 1.26g, 가교촉매로서 피리디늄-p-톨루엔설포네이트를 0.04g, 계면활성제로서 DIC(주)제의 메가팍〔상품명〕 R-30N을 0.004g, 용매로서 프로필렌글리콜모노메틸에테르를 57.63g, 프로필렌글리콜모노메틸에테르아세테이트 9.58g을 첨가하여 레지스트 하층막형성 조성물을 조제하였다.
<조제예 3>
상기 합성예 2에서 얻어진 폴리머용액 3.58g(폴리머의 고형분은 20질량%)에 일본사이텍인더스트리즈(주)제의 테트라메톡시메틸글리콜우릴(POWDERLINK(등록상표) 1174)을 0.18g, 가교촉매로서 4-하이드록시벤젠설폰산(PSA)을 0.02g, 첨가제로서 비스페놀S를 0.01g, 계면활성제로서 DIC(주)제의 메가팍〔상품명〕 R-30N을 0.01g, 프로필렌글리콜모노메틸에테르 86.30g 및 프로필렌글리콜모노메틸에테르아세테이트 9.91g을 첨가하여 레지스트 하층막형성 조성물을 조제하였다.
<실시예 1>
조제예 1에서 얻어진 레지스트 하층막형성 조성물을 도쿄일렉트론제의 도포장치 CLEAN TRACK Lithius Pro AP를 이용하여 12인치 실리콘웨이퍼 상에 도포하였다. 도포 후의 막을 240℃, 60초로 소성한 후 추가로 400℃, 60초로 소성함으로써 막두께가 800nm인 도포막이 형성된 12인치 실리콘웨이퍼를 얻었다.
<실시예 2>
조제예 2에서 얻어진 레지스트 하층막형성 조성물을 도쿄일렉트론제의 도포장치 CLEAN TRACK Lithius Pro AP를 이용하여 12인치 실리콘웨이퍼 상에 도포하였다. 도포 후의 막을 205℃, 60초로 소성함으로써 막두께가 200nm인 도포막이 형성된 12인치 실리콘웨이퍼를 얻었다.
<참고예 1>
도쿄일렉트론제의 도포장치 CLEAN TRACK Lithius Pro AP를 이용하여 12인치 실리콘웨이퍼를 400℃, 60초로 소성함으로써 가열처리를 실시한 12인치 실리콘웨이퍼를 얻었다.
<참고예 2>
레지스트 하층막형성 조성물에 사용되고 있는 용제인 프로필렌글리콜모노메틸에테르(PGME)를 도쿄일렉트론제의 도포장치 CLEAN TRACK Lithius Pro AP를 이용하여 12인치 실리콘웨이퍼 상에 도포하였다. 도포 후의 막을 205℃, 60초로 소성함으로써 도포막이 형성된 12인치 실리콘웨이퍼를 얻었다.
<참고예 3>
도쿄일렉트론제의 도포장치 CLEAN TRACK Lithius Pro AP를 이용하여 12인치 실리콘웨이퍼를 400℃, 60초로 소성하였다. 상기 소성한 12인치 실리콘웨이퍼에 조제예 1에서 얻어진 레지스트 하층막형성 조성물을 도포하였다. 도포 후의 막을 240℃, 60초로 소성한 후 추가로 400℃, 60초로 소성함으로써 막두께가 800nm인 도포막이 형성된 12인치 실리콘웨이퍼를 얻었다.
<참고예 4>
도쿄일렉트론제의 도포장치 CLEAN TRACK Lithius Pro AP를 이용하여 12인치 실리콘웨이퍼를 205℃, 60초로 소성하였다. 상기 소성한 12인치 실리콘웨이퍼에 조제예 2에서 얻어진 레지스트 하층막형성 조성물을 도포하였다. 도포 후의 막을 25℃, 60초로 소성함으로써 막두께가 200nm인 도포막이 형성된 12인치 실리콘웨이퍼를 얻었다.
<참고예 5>
조제예 3에서 얻어진 레지스트 하층막형성 조성물을 도쿄일렉트론제의 도포장치 CLEAN TRACK Lithius Pro AP를 이용하여 12인치 실리콘웨이퍼 상에 도포하였다. 도포 후의 막을 205℃, 60초로 소성함으로써 막두께가 25nm인 도포막이 형성된 12인치 실리콘웨이퍼를 얻었다.
(웨이퍼 상의 결함분포)
실시예 1 및 2에서 얻어진 실리콘웨이퍼를 케이엘에이·텐콜주식회사제의 웨이퍼 검사시스템 Surfscan SP2XP로 막표면의 결함을 측정하였다. 웨이퍼 내의 결함분포를 도 1에, 및 결함의 개수를 표 1에 나타낸다. 또한, 실시예 1 및 2에서 검출된 결함의 형상 및 원소분석을 주식회사히다찌하이테크제의 결함리뷰 SEM RS6000으로 실시한 결과를 도 2 및 3에 나타낸다.
[표 1]
Figure pct00038
도 1에서는, 미처리의 12인치 실리콘웨이퍼에 레지스트 하층막형성 조성물을 도포한 실시예 1 및 실시예 2는 웨이퍼외주부에 특징적인 결함의 분포를 나타냈다.
12인치 실리콘웨이퍼를 사전에 소성처리한 후에 레지스트 하층막형성 조성물을 도포한 참고예 3 및 4에서는 웨이퍼외주부에 특징적인 결함의 분포는 확인되지 않고, 결함의 개수도 적다. 게다가 12인치 실리콘웨이퍼를 소성한 참고예 1 및 용제를 도포한 참고예 2도 마찬가지로 웨이퍼외주부에 특징적인 결함의 분포는 확인되지 않는다.
이 점에서 12인치 실리콘웨이퍼 표면에 불순물이 존재하고 있으며, 상기 불순물은 소성처리를 행함으로써 제거되는 성분인 점, 12인치 실리콘웨이퍼를 그대로 소성 혹은 소성 후에 휘발하여 웨이퍼 상에는 잔존하지 않는 용제를 도포하는 처리로는 상기 불순물을 검출할 수는 없는 점이 나타났다. 한편으로 참고예 5로부터 막두께가 25nm인 도포막에서는 상기 불순물을 검출할 수는 없고, 도포막의 막두께가 25nm 이상인 것이 필요한 점이 나타났다.
도 2로부터 실시예 1의 웨이퍼외주부에 검출되는 결함의 형상은 모두 유사한 형상을 하고 있으며, 불소원소가 특징적으로 검출되는 것이 확인되었다.
게다가 도 3으로부터 실시예 2의 웨이퍼외주부에 검출되는 결함의 형상은 모두 유사한 형상을 하고 있으며, 불소원소가 특징적으로 검출되는 것이 확인되었다. 그 때문에 상기 불순물은 불소를 함유하고 있는 것이 나타났다. 실시예 1 및 2의 처리를 행하여, 12인치 실리콘웨이퍼 상에 존재하는 상기 불소함유 불순물을 레지스트 하층막형성 조성물에 의해 형성된 유기막과 웨이퍼 상에 가둠으로써 검출이 가능해지는 것이 나타났다.
<실시예 3>
도쿄일렉트론제의 도포장치 CLEAN TRACK Lithius Pro AP를 이용하여 12인치 실리콘웨이퍼를 205℃, 60초로 소성하였다. 상기 소성완료의 웨이퍼에 조제예 2에서 얻어진 레지스트 하층막형성 조성물을 도쿄일렉트론제의 도포장치 CLEAN TRACK Lithius Pro AP를 이용하여 도포하였다. 도포 후의 막을 대기하에서 205℃, 60초로 소성함으로써 막두께가 200nm인 도포막이 형성된 12인치 실리콘웨이퍼를 얻었다.
<실시예 4>
삼익반도체공업제의 스핀클리너 MSC-5000NC를 이용하여 12인치 실리콘웨이퍼를 회전시키면서 웨이퍼 표면에 23℃의 초순수를 1.5L/min로 60초 토출하여 웨이퍼 표면의 세정을 행하였다. 상기 세정완료의 웨이퍼에 조제예 2에서 얻어진 레지스트 하층막형성 조성물을 도쿄일렉트론제의 도포장치 CLEAN TRACK Lithius Pro AP를 이용하여 도포하였다. 도포 후의 막을 대기하에서 205℃, 60초로 소성함으로써 막두께가 200nm인 도포막이 형성된 12인치 실리콘웨이퍼를 얻었다.
<실시예 5>
도쿄일렉트론제의 도포장치 CLEAN TRACK Lithius Pro AP를 이용하여 12인치 실리콘웨이퍼를 400℃, 60초로 소성하였다. 상기 소성완료의 웨이퍼에 조제예 1에서 얻어진 레지스트 하층막형성 조성물을 도쿄일렉트론제의 도포장치 CLEAN TRACK Lithius Pro AP를 이용하여 도포하였다. 도포 후의 막을 대기하에서 240℃, 60초로 소성한 후 추가로 대기하에서 400℃, 60초로 소성함으로써 막두께가 800nm인 도포막도포막이 형성된 12인치 실리콘웨이퍼를 얻었다.
<비교예 1>
조제예 2에서 얻어진 레지스트 하층막형성 조성물을 도쿄일렉트론제의 도포장치 CLEAN TRACK Lithius Pro AP를 이용하여 12인치 실리콘웨이퍼 상에 도포하였다. 도포 후의 막을 대기하에서 205℃, 60초로 소성함으로써 막두께가 200nm인 도포막이 형성된 12인치 실리콘웨이퍼를 얻었다.
<비교예 2>
조제예 1에서 얻어진 레지스트 하층막형성 조성물을 도쿄일렉트론제의 도포장치 CLEAN TRACK Lithius Pro AP를 이용하여 12인치 실리콘웨이퍼 상에 도포하였다. 도포 후의 막을 대기하에서 240℃, 60초로 소성한 후 추가로 대기하에서 400℃, 60초로 소성함으로써 막두께가 800nm인 도포막이 형성된 12인치 실리콘웨이퍼를 얻었다.
(웨이퍼 상의 결함발생분포)
실시예 3~5에서 얻어진 실리콘웨이퍼를 케이엘에이·텐콜주식회사제의 웨이퍼 검사시스템 Surfscan SP2XP로 막표면의 결함을 측정하였다. 웨이퍼 내의 결함분포를 도 4에, 및 결함의 개수를 표 2에 나타낸다.
[표 2]
Figure pct00039
도 4 및 표 2로부터 초순수 세정 및 소성처리를 실시한 12인치 실리콘웨이퍼에 레지스트 하층막형성 조성물을 도포한 실시예 3~5는 비교예 1 및 2에 나타나는 바와 같은 웨이퍼외주부의 특징적인 결함분포는 확인되지 않고, 70nm 이하의 결함의 개수가 1/5이 되었다. 이 점에서 12인치 실리콘웨이퍼 표면에 불순물이 존재하고 있으며, 상기 불순물은 초순수 세정 혹은 소성처리를 행함으로써 제거되는 성분인 것이 나타났다. 이 점에서 웨이퍼 상에 레지스트 하층막을 도포하기 전에 초순수 세정 및 소성처리를 실시함으로써 웨이퍼 표면의 불순물의 영향을 받는 일 없이 도포막을 형성하는 것이 가능해지는 것이 나타났다.
본원의 방법에 따르면, 반도체제조용 웨이퍼 표면에 존재하는, 가열 및/또는 초순수 세정처리를 행함으로써 제거되는 불순물의 존재가 검출가능해진다. 이 불순물은 불소원자를 포함하는 경우가 있다. 이 검출방법을 이용해야만 검출할 수 있는 것과 같은 불순물을 제거한, 반도체제조용 웨이퍼(이른바 베어웨이퍼)의 제조방법 및 선별방법을 제공할 수 있다.

Claims (7)

  1. 반도체제조용 웨이퍼 표면의 불순물 검출방법으로서,
    이 웨이퍼 표면에 막형성 조성물을 도포하고, 소성하여, 막을 형성하는 공정, 이어서 웨이퍼 검사장치로 불순물을 검출하는 공정을 포함하는, 반도체제조용 웨이퍼 표면의 불순물 검출방법.
  2. 제1항에 있어서,
    상기 불순물이, 불소원자를 포함하는, 불순물 검출방법.
  3. 제1항 또는 제2항에 있어서,
    상기 막형성 조성물이, 수지를 포함하는, 불순물 검출방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 막형성 조성물이, 리소그래피용 도포막형성 조성물인, 불순물 검출방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 막형성 조성물이, 레지스트 하층막형성 조성물인, 불순물 검출방법.
  6. 웨이퍼 표면의 불순물이 제거된 반도체제조용 웨이퍼의 제조방법으로서,
    100℃~500℃로 조반도체제조용 웨이퍼(I)를 가열하는 공정 및/또는 초순수로 세정하는 공정(A)과,
    상기 공정(A)을 거친 반도체제조용 웨이퍼(II)를 제1항 내지 제5항 중 어느 한 항에 기재된 불순물 검출방법으로 검사하는 공정(B)과,
    상기 공정(B)을 거친 반도체제조용 웨이퍼(III) 중에서, 그 표면 상에 존재하는 결함개수가, 조반도체제조용 웨이퍼(I)에 비교하여, 80% 이상 저감된 반도체제조용 웨이퍼(IV)를 선택하는 공정(C)
    을 포함하는, 웨이퍼 표면의 불순물이 제거된 반도체제조용 웨이퍼의 제조방법.
  7. 반도체제조용 웨이퍼의 선별방법으로서,
    100℃~500℃로 조반도체제조용 웨이퍼(I)를 가열하는 공정 및/또는 초순수로 세정하는 공정(A)과,
    상기 공정(A)을 거친 반도체제조용 웨이퍼를 제1항 내지 제5항 중 어느 한 항에 기재된 불순물 검출방법으로 검사하는 공정(B)과,
    상기 공정(B)을 거친 반도체제조용 웨이퍼(III) 중에서, 그 표면 상에 존재하는 결함개수가, 조반도체제조용 웨이퍼에 비교하여, 80% 이상 저감된 반도체제조용 웨이퍼(IV)를 선택하는 공정(C)
    을 포함하고,
    상기 공정(C)이, 상기 공정(B)을 거친 반도체제조용 웨이퍼(III)를, 그 표면 상에 존재하는 결함개수가, 조반도체제조용 웨이퍼(I)에 비교하여, 80% 이상 저감된 반도체제조용 웨이퍼(IV)와, 조반도체제조용 웨이퍼(I)에 비교하여, 80% 미만 저감된 반도체제조용 웨이퍼(V)로 나누고, 반도체제조용 웨이퍼(IV)를 선택하는 것을 포함하는,
    반도체제조용 웨이퍼의 선별방법.
KR1020237006816A 2020-09-07 2021-09-06 웨이퍼 처리방법 KR20230062820A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020149793 2020-09-07
JPJP-P-2020-149793 2020-09-07
PCT/JP2021/032640 WO2022050405A1 (ja) 2020-09-07 2021-09-06 ウェハー処理方法

Publications (1)

Publication Number Publication Date
KR20230062820A true KR20230062820A (ko) 2023-05-09

Family

ID=80492242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237006816A KR20230062820A (ko) 2020-09-07 2021-09-06 웨이퍼 처리방법

Country Status (6)

Country Link
US (1) US20230317527A1 (ko)
EP (1) EP4207258A4 (ko)
JP (1) JPWO2022050405A1 (ko)
KR (1) KR20230062820A (ko)
CN (1) CN115989571A (ko)
WO (1) WO2022050405A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014020961A (ja) 2012-07-19 2014-02-03 Sharp Corp 異物検出方法および異物検査装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285627A (ja) * 1989-04-27 1990-11-22 Tokyo Electron Ltd 露光方法
JPH11191524A (ja) * 1997-12-26 1999-07-13 Sharp Corp フォトリソプロセス装置
TWI363251B (en) 2003-07-30 2012-05-01 Nissan Chemical Ind Ltd Sublayer coating-forming composition for lithography containing compound having protected carboxy group
JP5218785B2 (ja) 2008-01-30 2013-06-26 日産化学工業株式会社 硫黄原子を含有するレジスト下層膜形成用組成物及びレジストパターンの形成方法
JP5641253B2 (ja) 2009-06-19 2014-12-17 日産化学工業株式会社 カルバゾールノボラック樹脂
KR101794951B1 (ko) 2009-08-19 2017-11-07 닛산 가가쿠 고교 가부시키 가이샤 지방족환과 방향족환을 함유하는 수지를 포함하는 리소그래피용 레지스트 하층막 형성 조성물
KR102061530B1 (ko) 2010-02-19 2020-01-02 닛산 가가쿠 가부시키가이샤 질소 함유환을 가지는 실리콘 함유 레지스트 하층막 형성 조성물
CN103827159B (zh) 2011-09-29 2016-07-06 日产化学工业株式会社 二芳基胺酚醛清漆树脂
JP6070964B2 (ja) 2012-03-27 2017-02-01 日産化学工業株式会社 自己組織化膜の下層膜形成組成物
CN104854205B (zh) 2012-12-18 2018-12-28 日产化学工业株式会社 含有多环芳香族乙烯基化合物的自组装膜的下层膜形成用组合物
CN104937493B (zh) 2013-01-24 2019-11-08 日产化学工业株式会社 光刻用抗蚀剂上层膜形成用组合物和半导体装置制造方法
CN110698331B (zh) 2013-06-26 2022-07-19 日产化学工业株式会社 包含被置换的交联性化合物的抗蚀剂下层膜形成用组合物
JP6368956B2 (ja) 2013-08-28 2018-08-08 日産化学株式会社 レジスト下層膜を適用したパターン形成方法
KR102312211B1 (ko) 2014-02-26 2021-10-14 닛산 가가쿠 가부시키가이샤 레지스트 상층막 형성 조성물 및 이것을 이용한 반도체장치의 제조방법
CN103887178B (zh) * 2014-03-27 2017-01-04 西安交通大学 一种应变垂直mos器件的制造方法
US10139729B2 (en) 2014-08-25 2018-11-27 Nissan Chemical Industries, Ltd. Coating composition for pattern reversal on soc pattern
CN108699389B (zh) 2016-02-24 2020-10-27 日产化学株式会社 含有硅的图案反转用被覆剂
US10684546B2 (en) 2016-04-28 2020-06-16 Nissan Chemical Corporation Composition for forming resist underlayer film
US10865262B2 (en) 2016-09-13 2020-12-15 Nissan Chemical Corporation Upper-layer film forming composition and method for producing a phase-separated pattern
WO2018052130A1 (ja) 2016-09-16 2018-03-22 日産化学工業株式会社 保護膜形成組成物
TWI846682B (zh) 2017-12-22 2024-07-01 日商日產化學股份有限公司 具有縮醛結構之保護膜形成組成物
JP7302480B2 (ja) 2017-12-22 2023-07-04 日産化学株式会社 ジオール構造を有する保護膜形成組成物
TWI840342B (zh) 2018-02-02 2024-05-01 日商日產化學股份有限公司 具有二硫化物結構之阻劑下層膜形成組成物、阻劑下層膜、使用在半導體裝置的製造之阻劑圖型之形成方法、半導體裝置之製造方法，及經圖型化之基板之製造方法
WO2019163834A1 (ja) 2018-02-20 2019-08-29 日産化学株式会社 芳香族ビニル化合物が付加したトリアリールジアミン含有ノボラック樹脂を含むレジスト下層膜形成組成物
CN112334764B (zh) * 2018-06-21 2024-05-24 东京毅力科创株式会社 基片的缺陷检查方法、存储介质和基片的缺陷检查装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014020961A (ja) 2012-07-19 2014-02-03 Sharp Corp 異物検出方法および異物検査装置

Also Published As

Publication number Publication date
WO2022050405A1 (ja) 2022-03-10
CN115989571A (zh) 2023-04-18
US20230317527A1 (en) 2023-10-05
EP4207258A4 (en) 2024-03-13
JPWO2022050405A1 (ko) 2022-03-10
EP4207258A1 (en) 2023-07-05

Similar Documents

Publication Publication Date Title
JP6493695B2 (ja) レジスト下層膜形成組成物及びそれを用いたレジストパターンの形成方法
JP6191831B2 (ja) レジスト下層膜形成組成物
JP6327481B2 (ja) レジスト下層膜形成組成物
TWI435179B (zh) 光阻底層膜形成組成物及使用其之光阻圖型的形成方法
CN107077071B (zh) 包含具有亚芳基的聚合物的抗蚀剂下层膜形成用组合物
JP5610168B2 (ja) レジスト下層膜形成組成物及びそれを用いたレジストパターンの形成方法
KR102003345B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 패턴형성방법
JP6458952B2 (ja) レジスト下層膜形成組成物及びそれを用いたレジストパターンの形成方法
KR20140050046A (ko) 축합계 폴리머를 가지는 euv 리소그래피용 레지스트 하층막 형성조성물
JP6669999B2 (ja) レジスト下層膜形成組成物及びそれを用いたレジストパターンの形成方法
KR101195468B1 (ko) 방향족 술폰산 에스테르 화합물 및 광산발생제를 포함하는 하층반사방지막 형성조성물
WO2013088931A1 (ja) レジスト下層膜形成組成物及びそれを用いたレジストパターンの形成方法
JP2024025820A (ja) レジスト下層膜形成組成物
TWI462960B (zh) 光阻下層膜形成組成物及使用其之光阻圖型之形成方法
KR20190028651A (ko) 히단토인환을 갖는 화합물을 포함하는 레지스트 하층막형성 조성물
JP2015145944A (ja) レジスト下層膜形成組成物及びそれを用いたレジストパターンの形成方法
KR102391745B1 (ko) 레지스트 하층막 형성 조성물
KR20230062820A (ko) 웨이퍼 처리방법
KR102563289B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 패턴형성방법
KR102563288B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 패턴형성방법
KR102675962B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 패턴형성방법
KR102586107B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 패턴형성방법
KR102675074B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 패턴형성방법
JP2010078823A (ja) レジスト下層膜形成組成物及びそれを用いたレジストパターンの形成方法
KR20230020811A (ko) 레지스트 하층막용 조성물 및 이를 이용한 패턴형성방법

Legal Events

Date Code Title Description
A201 Request for examination