KR20210134971A - 질화 규소 에칭액 조성물 - Google Patents

질화 규소 에칭액 조성물 Download PDF

Info

Publication number
KR20210134971A
KR20210134971A KR1020217032131A KR20217032131A KR20210134971A KR 20210134971 A KR20210134971 A KR 20210134971A KR 1020217032131 A KR1020217032131 A KR 1020217032131A KR 20217032131 A KR20217032131 A KR 20217032131A KR 20210134971 A KR20210134971 A KR 20210134971A
Authority
KR
South Korea
Prior art keywords
group
propyl
etching solution
solution composition
silane coupling
Prior art date
Application number
KR1020217032131A
Other languages
English (en)
Inventor
타쿠오 오와다
코헤이 모치다
유키 요시다
Original Assignee
간또 가가꾸 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=72337823&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20210134971(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 간또 가가꾸 가부시끼가이샤 filed Critical 간또 가가꾸 가부시끼가이샤
Publication of KR20210134971A publication Critical patent/KR20210134971A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L27/11556—
    • H01L27/11582—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Abstract

본 발명은 3D 비휘발성 메모리 셀의 제조에서 SiO2에 대한 실제적인 에칭 선택 비를 가지고 Si3N4를 선택적으로 에칭한 후, SiO2의 리그로스를 억제할 수 있으며, 더욱이 SiO2 막의 패턴 붕괴를 억제 할 수 있는 질화규소 에칭액 조성물을 제공하는 것을 과제로 한다. 인산과 1 종 또는 2 종 이상의 실란 커플링제 및 물을 포함하고, 암모늄 이온을 포함하지 않는 3D 비휘발성 메모리 셀을 제조하기 위한 질화규소 에칭액 조성물.

Description

질화 규소 에칭액 조성물
본 발명은 3D 비휘발성 메모리 셀을 제조하기 위한 질화규소 에칭액 조성물 및 상기 에칭액 조성물을 이용하여 3D 비휘발성 메모리 셀을 제조하는 방법에 관한 것이다.
최근 전원을 공급하지 않아도 기억을 유지하는 메모리인 비휘발성 메모리에서 NAND 플래시 메모리의 기술 혁신이 진행되고 있다. NAND 플래시 메모리는 스마트 미디어와 SSD 등의 저장 장치로 이용되고 있다.
NAND 플래시 메모리의 구조는 종래에는 평면형 (도 1)이며, 미세화가 진행됨에 따라 선폭이 좁아지고 수명이나 성능에 악영향을 미치고 있었다. 요즘은 3D 형 (도 2)의 개발이 진행되고 있으며, 수직으로 적층하여 여유있게 선폭으로 제조할 수 있으며, 기존에 비해 긴 수명, 고속, 대용량을 실현하고 있다.
3DNAND 플래시 메모리의 제조 방법의 일례로는 (1) 이산화 규소 (SiO2)와 질화규소 (Si3N4)가 교대로 적층된 기판에 있어서, (2) 드라이 에칭에 의해 홀을 형성하고, (3) 상기 홀 중 절연막 (SiO2)으로 덮인 게이트 전극 (p-Si 전극)을 포함, (4) 드라이 에칭에 의해 적층 막에 홈 (간격)을 형성하고, (5) 기판 표면에 이온 주입을 실시하고 불순물 영역을 형성하고, (6) 습식 에칭에 의해 Si3N4 에칭 (7) 노출된 기판 및 SiO2 표면에 배리어 메탈로 TiN 전극으로 W를 제막 (8) 혼합산에 의해 TiN 및 W를 일괄 에서 에칭 공정을 거친다.
상기의 공정 (6) (도 3)에서 Si3N4 에칭 에칭액 조성물로서, 인산 암모늄 이온 및 실리콘 화합물을 포함하는 에칭액 조성물이 개시되어 있다 (특허 문헌 1 ~ 3).
에칭액 조성물 중에 인산 및 실리콘 화합물이 포함되는 경우, 이들이 반응하여 Si (OH) x가 발생한다. Si (OH) x가 존재하면 SiO2와 Si3N4의 에칭 속도가 각각 감소하지만, SiO2의 에칭 속도의 저하 속도가 더 크기 때문에 결과적으로 SiO2 대한 Si3N4 의 에칭 선택 비는 향상된다. 한편, Si (OH) x가 과잉으로 존재하는 포화 용해도를 초과 Si (OH) x가 SiO2 표면에 부착하여 SiO2의 재성장 (이하 "SiO2의 리그로스"라한다)이 생긴다 (도 4). 특허 문헌 1 ~ 3에는 에칭액 조성물 중의 암모늄 이온이 Si (OH) x와 결합하여 수용성 화합물을 형성하여 SiO2의 리그로스를 억제하는 것으로 기재되어 있다.
또한 질화규소 에칭액 조성물로서, 무기산 실록산 화합물, 암모늄계 화합물 및 용매를 포함 에칭액 조성물 (특허 문헌 4), 인산, 2 종 또는 3 종 이상의 실란 화합물로 이루어진 복합 실란 및 물을 포함 에칭액 조성물 (특허 문헌 5) 및, 인산, 실리콘을 포함하는 유기 화합물 및 유기 용제를 포함 에칭액 조성물 (특허 문헌 6)도 개시되어 있다.
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1)미국 특허 제 8940182 호 공보
(특허 문헌 2)미국 특허 제 9136120 호 공보
(특허 문헌 3)미국 특허 제 9368647 호 공보
(특허 문헌 4)일본 특허 공개 2018-085513 호 공보
(특허 문헌 5)일본 특허 공개 2018-182312 호 공보
(특허 문헌 6)일본 특허 공개 2000-058500 호 공보
3DNAND 형 메모리 셀의 적층 수 증가가 진행되는 가운데, 본 발명자들은 SiO2 대한 Si3N4 에칭 선택 비를 향상시키기 위해 인산을 포함하는 에칭액 조성물 중에 실리콘 화합물로서 Si3N4를 별도로 용해시킨다는 것을 고려했다. 그러나 해당 용해를 위해서는 높은 온도와 장시간의 처리가 필요하며, 실리콘 화합물의 비용도 커지는 과제에 직면했다. 또한, 메모리 셀의 적층 수 증가와 함께, SiO2 막이 종래의 SiO2 막보다 엷게 즉, 적층 구조의 단위 셀의 비율이 증가하는 경우, Si3N4 에칭이 종료 된 후, 기판 건조 시 액체의 표면 장력에 의해 SiO2 막의 패턴이 붕괴 할 우려했다 (도 5).
이에 본 발명자들은 3D 비휘발성 메모리 셀의 제조에서 SiO2에 대한 실제적인 에칭 선택 비를 가지고 Si3N4를 선택적으로 에칭한 후, SiO2의 리그로스를 억제 할 수 있으며, 더욱이 SiO2 막 패턴 붕괴를 억제 할 수 있는 질화규소 에칭액 조성물을 제공하는 것을 과제로 검토를 진행했다.
상기 과제를 해결하기 위해 열심히 연구하는 가운데, 본 발명자들은, 인산과 1 종 또는 2 종 이상의 실란 커플링제 및 물을 포함하고, 암모늄 이온을 포함하지 않는 질화규소 에칭액 조성물 하지만 3D 비휘발성 메모리 셀의 제조에서 SiO2에 대한 실제적인 에칭 선택 비를 가지고 Si3N4를 선택적으로 에칭한 후, SiO2의 리그로스를 억제할 수 있으며, 더욱이 SiO2 막의 패턴 붕괴를 억제할 수 있는 것을 발견하고, 또한, 상기 에칭액 조성물이 무기 규산염 더 포함하면 SiO2 대한 Si3N4 에칭 선택 비를 더 향상시킬 수 있는 것을 발견하고, 더욱 연구를 진행 한 결과, 본 발명을 완성하기에 이르렀다.
본 발명자들은, 인산과 1 종 또는 2 종 이상의 실란 커플링 및 물을 포함하고, 암모늄 이온을 포함하지 않는 에칭액 조성물이 3D 비휘발성 메모리 셀의 제조에서 SiO2 대한 실용적인 에칭 선택 비를 가지고 Si3N4를 선택적으로 에칭한 후, SiO2의 리그로스를 억제할 수 있으며, 더욱이 SiO2 막의 패턴 붕괴를 억제 할 수 있는 이유를 다음과 같이 추정하고 있다.
즉, 에칭액 조성물이 인산 및 실란 커플링제를 포함하여 이들이 반응하여 SiO2 표면에 흡착 결과적으로 SiO2 대한 Si3N4 에칭 선택 비가 향상된다. 또한 에칭액 조성물이 실란 커플링제를 포함하여 SiO2 표면에 Si (OH) x의 부착이 방지되고 SiO2의 리그로스를 억제 할 수 있다 (도 6). 또한, 상기 실란 커플링제 중에 소수기를 포함하여 SiO2 막 표면이 소수화되어 접촉각이 높아지고, SiO2 막의 패턴 붕괴를 방지 할 수 있는 것으로 추정된다 (도 7).
즉, 본 발명은 다음에 관한.
[1] 인산과 1 종 또는 2 종 이상의 실란 커플링제 및 물을 포함하고, 암모늄 이온을 포함하지 않는 3D 비휘발성 메모리 셀을 제조하기 위한 질화규소 에칭액 조성물.
[2] 실란 커플링제가 화학식 1
Figure pct00001
화학식 중
R1이 알킬기 또는 알콕시기이며,
R2가 알킬기 또는 알콕시기이며,
R3가 알킬기 또는 알콕시기이며,
R4가 N 원자, O 원자, S 원자, P 원자, Cl 원자와 F 원자 이루어진 군에서 선택되는 1 또는 2 이상을 포함하는 기본이며,
로 표시되는 화합물인 상기 [1]에 기재된 에칭액 조성물.
[3] 실란 커플링제가 화학식 1의 R1, R2, R3 중 적어도 2 개가 알콕시인 상기 [2]에 기재된 에칭액 조성물.
[4] 실란 커플링제가 화학식 1의 R4 아미노기 또는 머캅토기를 포함하는 상기 [2] 또는 [3]에 기재된 에칭액 조성물.
[5] 실란 커플링제가 화학식 1의 R4에 페닐기 또는 옥틸기를 더 포함하는 상기 [2] ~ [4] 중 어느 한 항에 있어서 에칭액 조성물.
[6] 실란 커플링제는 3- 아미노 프로필 트리 메톡시 실란, 3- 아미노 프로필 트리 에톡시 실란, 3- (2- 아미노 에틸 아미노) 프로필 트리 메톡시 실란, 3- (2- 아미노 에틸 아미노) 프로필 트리 에톡시 실란, 트리 메톡시 [3- (메틸 아미노) 프로필] 실란, 3- (N, N- 디메틸 아미노) 프로필] 트리 메톡시 실란, 트리 메톡시 [3- (페닐 아미노) 프로필] 실란, N- [2- ( N- 비닐 벤질 아미노) 에틸] -3- 아미노 프로필 트리 메톡시 실란, N- [8- (트리 메톡시 실릴) 옥틸] 에탄 -1,2- 디아민, N- [3- (트리 메톡시 실릴) 프로필] - 1- 부탄아민 [3- (디에틸 아미노) 프로필] 트리 메톡시 실란, 3 - [(1,3- 디메틸 부틸 리덴) 아미노] 프로필 트리 에톡시 실란, (3- 머캅토 프로필) 트리 메톡시 실란, (3- 머캅토 프로필 ) 트리 에톡시 실란 및 N, N- 비스 [(디페닐 포스 피노) 메틸] -3- (트리 에톡시 실릴) 프로필 아민으로 이루어진 군에서 선택되는 상기 [2] - [5] 중 어느 한 항에 기재된 에칭액 조성물.
[7] 인산을 60 ~ 95 중량 %, 실란 커플링제를 0.01 ~ 10 중량 % 포함하는 상기 [1] ~ [6] 중 어느 한 항에 있어서 에칭액 조성물.
[8] 1 종 또는 2 종 이상의 수용성 극성 유기 용매를 더 포함하여 상기 [1] ~ [7] 중 어느 한 항에 있어서 에칭액 조성물.
[9] 수용성 극성 유기 용매가 메탄올, 에탄올 및 아세톤으로 이루어진 군에서 선택되는 상기 [8]에 기재된 에칭액 조성물.
[10] 무기 규산염을 더 포함하여 상기 [1] ~ [9] 중 어느 한 항에 있어서 에칭액 조성물.
[11] 무기 규산염은 규산 나트륨 또는 규산 칼륨인 상기 [10]에 기재된 에칭액 조성물.
[12] 3D 비휘발성 메모리 셀을 제조하는 방법으로서,
상기 [1] ~ [11] 중 어느 한 항에 있어서 에칭액 조성물을 이용하여 질화규소를 에칭하는 것을 포함하는 상기 방법.
[13] 상기 [1] ~ [11] 중 어느 한 항에 있어서 에칭액 조성물을 이용하여 질화규소를 에칭함으로써 얻을 수있는 3D 비휘발성 메모리 셀.
본 발명의 에칭액 조성물은 3D 비휘발성 메모리 셀의 제조에서 SiO2에 대한 실제적인 에칭 선택 비를 가지고 Si3N4를 선택적으로 에칭할 수 있고, 또한 SiO2의 리그로스를 억제할 수 있으며, 더욱이 SiO2 막 패턴 붕괴를 억제 할 수 있다. 바꿔 말하면 에칭액 조성물 중에 Si3N4를 별도로 용해시킬 필요없이 안전하고 빠르게, 또한 경제적으로 Si3N4를 선택적으로 에칭할 수 있다. 또한, 에칭액 조성물 중에 암모늄 이온을 포함하지 않더라도 SiO2의 리그로스를 억제할 수 있기 때문에, 에칭액 조성물의 제조 비용을 줄일 수 있다. 또한 높은 적층 3D 비휘발성 메모리 셀의 제조에도 SiO2 막의 패턴을 붕괴시키지 않고 안정된 패턴을 갖는 상기 메모리 셀을 제조 할 수 있다.
또한, 본 발명의 에칭액 조성물이 무기 규산염을 더 포함하면 SiO2 대한 Si3N4 에칭 선택 비를 더욱 향상시킬 수 있다
[도 1] 평면형의 NAND 플래시 메모리의 구조를 나타내는 도면이다.
[도 2] 3D 형식의 NAND 플래시 메모리의 구조를 나타내는 도면이다.
[도 3] Si3N4 에칭 전후를 나타내는 도면이다.
[도 4] SiO2의 리그로스의 원리를 나타내는 도면이다.
[도 5] SiO2 막의 패턴 붕괴의 원리를 나타내는 도면이다.
[도 6] SiO2의 리그로스 억제의 원리를 나타내는 도면이다.
[도 7] SiO2 막의 패턴 붕괴 억제를 나타내는 도면이다.
이하, 본 발명에 대하여 본 발명의 바람직한 실시예에 기초하여 상세히 설명한다.
본 발명은 인산과 1 종 또는 2 종 이상의 실란 커플링제 및 물을 포함하고, 암모늄 이온을 포함하지 않는 3D 비휘발성 메모리 셀을 제조하기 위한 질화규소 에칭액 조성물에 관한 것이다.
본 발명의 에칭액 조성물은 3D 비휘발성 메모리 셀을 제조하기 위한 질화규소 에칭액 조성물이다.
3D 비휘발성 메모리는 3D 형태의 비휘발성 메모리라면 메모리의 종류와 연산 형식은 특별히 제한되지 않고, 예를 들면, 3DNAND 플래시 메모리 등을 들 수 있다. 본 발명의 에칭액 조성물은 3D 비휘발성 메모리 중에서도 특히 높은 적층 또는 단위 셀의 비율이 높은 제품 생산에 적합하며, 예를 들면, SiO2 막의 두께가 10nm ~ 50nm의 것 등을 들 있다.
본 발명에 사용되는 실란 커플링제는 특별히 제한되지 않지만, 화학식 1
Figure pct00002
화학식 중
R1이 알킬기 또는 알콕시기이며,
R2가 알킬기 또는 알콕시기이며,
R3가 알킬기 또는 알콕시기이며,
R4가 N 원자, O 원자, F 원자, P 원자, S 원자 및 Cl 원자 이루어진 군에서 선택되는 1 또는 2 이상을 포함하는 기본이며,
로 표시되는 화합물이 바람직하다.
화학식 1에서의 R1 ~ R3의 알킬기는 치환기를 갖고 있어도 좋은 직쇄상, 분지 쇄상 및 환상의 알킬기이다.
직쇄상의 알킬기로는 특별히 제한되지 않지만, 예를 들면, 메틸기, 에틸기, 프로필 기, 부틸기, 펜틸 그룹, 헥실 그룹, 헵틸 그룹, 옥틸 그룹, 노닐 그룹, 데실기 등을 들 수 있다.
분지 쇄상의 알킬기로는 특별히 제한되지 않지만, 예를 들면, 이소 프로필 기, 이소 부틸 기, sec- 부틸기, tert- 부틸기, 이소펜틸기 등을 들 수 있다.
환상의 알킬기로는 특별히 제한되지 않지만, 예를 들면, 시클로부틸, 펜틸, 헥실기, 사이클로 옥틸기 등을 들 수 있다.
화학식 1에서의 R1 ~ R3의 알콕시 기는 치환기를 가지고 있어도 좋다 직쇄상, 분지쇄상 및 환상의 알콕시 기이다.
직쇄상, 분지쇄상, 환상의 알콕시기로서, 예를 들어 위의 직쇄상, 분지쇄상, 환상의 알킬기 1 위에 산소 원자가 있는 알콕시기를 들 수 있다.
R4가 N 원자, O 원자, F 원자, P 원자, S 원자 및 Cl 원자 이루어진 군에서 선택되는 1 또는 2 이상을 포함 기반으로는 특별히 제한되지 않지만, 예를 들면, 아미노기, 알콕시기, 플루오로기, 포스기, 머캅토기, 클로로기 등을 들 수 있다. R4는 알킬기, 페닐기, 에테르 등을 더 포함할 수 있다.
실란 커플링제로는 보다 바람직하게 화학식 1의 R1 ~ R3 중 적어도 2 개가 알콕시기이거나 화학식 1의 R4 아미노기 또는 머캅토기를 포함하거나 화학식 1의 R4에 페닐기 또는 부피가 큰 알킬기인 옥틸기를 더 포함한다. 더욱 바람직하게는 식 1의 R1 ~ R3가 각각 메톡시기 또는 에톡시이고, 또한 화확식 1의 R4 아미노기 또는 머캅토기를 포함하고, 예를 들면, 3- 아미노 프로필 트리 메톡시 실란, 3- 아미노 프로필 트리 에톡시 실란, 3- (2- 아미노 에틸 아미노) 프로필 트리 메톡시 실란, 3- (2- 아미노 에틸 아미노) 프로필 트리 에톡시 실란, 트리 메톡시 [3- (메틸 아미노) 프로필] 실란, 3- (N, N- 디메틸 아미노) 프로필] 트리 메톡시 실란, N- [3- (트리 메톡시 실릴) 프로필] -1- 부탄아민 [3- (디에틸 아미노) 프로필] 트리 메톡시 실란, 3 - [(1,3- 디메틸 부틸 리덴) 아미노] 프로필 트리 에톡시 실란, (3- 머캅토 프로필) 트리 메톡시 실란 및 (3- 머캅토 프로필) 트리 에톡시 실란 등을 들 수 있다.
마찬가지로 화학식 1의 R1 ~ R3가 각각 메톡시기 또는 에톡시이고, 또한 화학식 1의 R4에 페닐기 또는 옥틸기를 더 포함하고 화학식 1의 R1 ~ R3가 각각 메톡시기 또는 에톡시이어야 하며 화학식 1의 R4 아미노기 또는 머캅토기를 포함하고, R4에 페닐기 또는 옥틸기를 더 포함하는 것이 더욱 바람직하며, 예를 들면, 트리 메톡시 [3- (페닐 아미노) 프로필] 실란, N- [2 - (N- 비닐 벤질 아미노) 에틸] -3- 아미노 프로필 트리 메톡시 실란 및 N, N- 비스 [(디페닐 포스피노) 메틸] -3- (트리 에톡시 실릴) 프로필 아민, N- [8- ( 트리 메톡시 실릴) 옥틸] 에탄 -1,2- 디아민 등을 들 수 있다.
실란 커플링제는 접근 가능한 원료로서 3- 아미노 프로필 트리 메톡시 실란, 3- 아미노 프로필 트리 에톡시 실란, 3- (2- 아미노 에틸 아미노) 프로필 트리 메톡시 실란, 3- (2- 아미노 에틸 아미노 ) 프로필 트리 에톡시 실란이 가장 바람직하다. 한편, SiO2 대한 Si3N4 에칭 선택 비의 관점에서, 3- 아미노 프로필 트리 메톡시 실란, 3- 아미노 프로필 트리 에톡시 실란, 3- (N, N- 디메틸 아미노) 프로필] 트리 메톡시 실란, N- [ 2- (N- 비닐 벤질 아미노) 에틸] -3- 아미노 프로필 트리 메톡시 실란, N- [3- (트리 메톡시 실릴) 프로필] -1- 부탄아민 [3- (디에틸 아미노) 프로필] 트리 메톡시 실란 ( 3- 머캅토 프로필) 트리 메톡시 실란, (3- 머캅토 프로필) 트리 에톡시 실란, N- [8- (트리 메톡시 실릴) 옥틸] 에탄 -1,2- 디아민, 트리 메톡시 [3- (페닐 아미노) 프로필] 실란 및 N, N- 비스 [(디페닐 포스피노) 메틸] -3- (트리 에톡시 실릴) 프로필 아민이 가장 바람직하다. 또한, SiO2 막의 패턴 붕괴 억제의 관점에서, 트리 메톡시 [3- (페닐 아미노) 프로필] 실란 및 N- [8- (트리 메톡시 실릴) 옥틸] 에탄 -1,2- 디아민이 가장 바람직하다.
실란 커플링제는 단독으로 사용하여도 좋고, 조합하여 사용하여도 좋다.
실란 커플링제의 에칭액 조성물의 농도는 특별히 제한되지 않지만, 0.01 ~ 10 중량 % 인 것이 바람직하고, 0.05 ~ 5 중량 % 인 것이 보다 바람직하고, 0.1 ~ 3 중량 % 인 것이 더욱 바람직하다.
본 발명의 에칭액 조성물은 인산을 포함한다. 인산 에칭액 조성물의 농도는 특별히 제한되지 않지만, 60 ~ 95 중량 % 인 것이 바람직하고, 80 ~ 95 중량 % 인 것이 더욱 바람직하다.
본 발명의 에칭액 조성물은 실란 커플링제를 0.01 ~ 10 중량 %, 인산 60 ~ 95 중량 % 포함하는 것이 바람직하고, 실란 커플링제를 0.05 ~ 5 중량 %, 인산 80 ~ 95 중량 % 포함하는 것이 보다 바람직하고 실란 커플링제를 0.1 ~ 3 중량 %, 인산 80 ~ 95 중량 % 포함하는 것이 더욱 바람직하다.
본 발명의 에칭액 조성물은 상기의 실란 커플링제 및 인산을 포함하며 이에 반응하여 SiO2 표면에 흡착함으로써 결과적으로 SiO2에 Si3N4를 선택적으로 에칭할 수 있다. 또한, 실란 커플링제의 화학식 1의 R4에 N 원자, O 원자, F 원자, P 원자, S 원자 및 Cl 원자 이루어진 군에서 선택되는 1 또는 2 이상을 포함하는 기를 갖는 또는 페닐기 또는 부피가 큰 알킬기 등을 더 포함하여 SiO2의 리그로스를 억제할 수 있다. 또한 실란 커플링제의 R4에 소수기 예를 들어, 부피가 큰 알킬기, 할로겐기, 페닐기 등을 포함하여 SiO2 막 표면을 소수화하고 SiO2 막의 패턴의 붕괴를 억제할 수 있다.
본 발명의 에칭액 조성물은 물을 포함한다. 물은 인산, 1 종 또는 2 종 이상의 실란 커플링제 및 다음을 포함할 수 있는 추가 성분 이외의 나머지 부분을 구성한다.
본 발명의 에칭액 조성물은 수용성 극성 유기 용매를 더 포함하고, 에칭액 조성물의 실란 커플링제의 용해성을 개선하기 위해 바람직하다.
수용성 극성 유기 용매로는 특별히 제한되지 않지만, 메탄올, 에탄올 및 아세톤이 바람직하고, 메탄올 및 에탄올보다 바람직하다. 수용성 극성 유기 용매는 단독으로 사용하여도 좋고, 조합하여 사용하여도 좋다.
본 발명의 에칭액 조성물은 무기 규산염을 더 포함하며 Si3O4 막에 대한 SiO2 막의 선택 비율이 향상되므로 바람직하다. 무기 규산염은 에칭액 조성물에서 Si (OH) x를 형성한다.
무기 규산염으로는 특별히 제한되지 않지만, 규산 나트륨 또는 규산 칼륨이 바람직하다.
본 발명의 에칭액 조성물은 질화규소 에칭을 방해하지 않는 수용성 극성 유기 용매 및 무기 규산염 이외의 추가 성분을 포함해도 좋고, 예를 들면, 불소 화합물 등을 들 수 있다. 본 발명의 에칭액 조성물은 불소 화합물을 더 포함하고, Si3N4 에칭 속도가 빨라지므로 바람직하다. 불소 화합물로는 불화 수소산, 질산 불화, 헥사 플루오로 규산이 바람직하고, 헥사 플루오로 규산이 보다 바람직하다.
본 발명의 에칭액 조성물은 암모늄 이온을 포함한다. 본 발명의 에칭액 조성물은 암모늄 이온을 포함하지 않더라도, SiO2의 리그로스를 억제 할 수 있다.
또한, 본 발명은 3D 비휘발성 메모리 셀을 제조하는 방법으로서, 본 발명에 따른 에칭액 조성물을 이용하여 질화규소를 에칭하는 것을 포함하는 상기 방법에 관한 것이다. 또한, 본 발명은 상기 방법에 의해 얻어지는 3D 비휘발성 메모리 셀에 관한 것이다.
[실시예]
다음으로, 본 발명의 에칭액 조성물에 대해 다음에 설명하는 실시예 및 비교예에 의하여 더욱 상세하게 설명하지만, 본 발명은 이에 한정되는 것은 아니다.
<평가 1 : Si3N4 막 / SiO2 막의 에칭 선택 비>
(웨이퍼 (침지 전)의 작성)
Si 기판 상에 Si3N4를 제작한 기판을 이용하여 15mm Х 15mm의 크기로 잘라 Si3N4 웨이퍼 (침지 전)를 얻었다. 또한 마찬가지로, SiO2를 제작한 기판을 이용하여 SiO2 웨이퍼 (침지 전)를 얻었다.
(Si3N4 웨이퍼의 전처리)
상기 Si3N4 웨이퍼 (침지 전)를 0.6 중량 %의 불화 수소산 수용액에 침지하고 40 초간 25 ℃에서 방치했다. 그 후, 상기 웨이퍼를 꺼내 초순수 (DIW)를 이용하여 1 분간 린스하여 Si3N4 웨이퍼 (전처리 후)을 얻었다.
(에칭액 조성물에 웨이퍼의 침지)
상기 Si3N4 웨이퍼 (전 이후)를 표 1의 조성을 갖는 에칭액 조성물 100mL에 열중하고 2 ~ 4 분간 165 ℃에서 교반 침지했다. 그 후, 상기 웨이퍼를 꺼내 초순수 (DIW)를 이용하여 1 분간 린스하여 Si3N4 웨이퍼 (침지 후)를 얻었다.
또한, SiO2 웨이퍼 (침지 전)에 대해서는 표 1의 조성을 갖는 에칭액 조성물 100mL 중에 침지하고 30 ~ 60 분간 165 ℃에서 교반 침지했다. 그 후, 상기 웨이퍼를 꺼내 초순수 (DIW)를 이용하여 1 분간 린스하여 SiO2 웨이퍼 (침지 후)를 얻었다.
Figure pct00003
(에칭액 조성물의 에칭 속도의 측정)
상기 Si3N4 (전처리 후) 또는 SiO2 웨이퍼 (침지 전)의 두께를 반사 분광 막 두께 측정기 (오오츠카 전자 제품, 부품 번호 : FE-3000)로 측정하고, 상기 Si3N4 또는 SiO2 웨이퍼 (침지 후)의 두께를 반사 분광 막 두께 측정기 (오오츠카 전자 제품, 부품 번호 : FE-3000)로 측정했다. 침지 전후의 두께 차이보다 에칭액 조성물의 Si3N4 또는 SiO2에 대한 에칭 속도 (E.R.)를 산출하고, Si3N4 에칭 속도를 SiO2의 에칭 속도로 제거함으로써, Si3N4 막 / SiO2 막의 에칭 선택 비를 산출했다. 결과를 표 2에 나타낸다.
<평가 2 : 산화막 성장의 유무>
(웨이퍼 (침지 전)의 작성)
Si3N4 막, SiO2 막이 교대로 적층되고, 드라이 에칭에 의해 적층 막에 홈 (간격)이 형성된 기판을 이용하여 15mm Х 15mm의 크기로 잘라 평가용 웨이퍼를 얻었다.
(평가용 웨이퍼의 전처리)
상기 평가용 웨이퍼 (침지 전)를 0.6 중량 %의 불화 수소산 수용액에 침지하고 40 초간 25 ℃에서 방치했다. 그 후, 상기 웨이퍼를 꺼내 초순수 (DIW)를 이용하여 1 분간 린스하여 평가용 웨이퍼 (전처리 후)를 얻었다.
(에칭액 조성물에 웨이퍼의 침지)
상기 평가용 웨이퍼 (전처리 후) 표 1의 조성을 갖는 에칭액 조성물 100mL 중에 침지하고 60 분 동안 165 ℃에서 교반 침지했다. 그 후 웨이퍼를 꺼내 초순수 (DIW)를 이용하여 1 분간 린스하여 상기 평가용 웨이퍼 (침지 후)을 얻었다.
(에칭액 조성물의 산화막 성장의 확인)
상기 평가용 웨이퍼 (침지 후)을 FE-SEM (히타치 하이 테크놀로지 제품, 부품 번호 : SU8220)에서 관찰하고 산화막 성장의 유무를 확인했다. 결과를 표 2에 나타낸다.
<평가 3 : SiO2 막에 물의 접촉각>
(웨이퍼 (침지 전)의 작성)
Si 기판 상에 SiO2를 제작한 기판을 이용하여 15mm Х 15mm의 크기로 잘라 SiO2 웨이퍼 (침지 전)를 얻었다.
(에칭액 조성물에 웨이퍼의 침지)
상기 SiO2 웨이퍼 (침지 전)를 표 1의 조성을 갖는 에칭액 조성물 100mL 중에 침지하여 10 분 동안 165℃에서 교반 침지했다. 그 후, 상기 웨이퍼를 꺼내 초순수 (DIW)를 이용하여 1 분간 린스하여 상기 평가용 웨이퍼 (침지 후)를 얻었다.
(에칭액 조성물의 처리 후의 SiO2 막에 물 접촉각 측정)
상기 SiO2 웨이퍼 (침지 후)를 개액 계면 해석 장치 (협화 계면 과학제, 부품 번호 : DropMaster 500)에서 접촉각을 측정했다. 결과를 표 2에 나타낸다.
Figure pct00004

Claims (13)

  1. 인산과 1 종 또는 2 종 이상의 실란 커플링제 및 물을 포함하고, 암모늄 이온을 포함하지 않는 3D 비휘발성 메모리 셀을 제조하기 위한 질화규소 에칭액 조성물.
  2. 제1항에 있어서, 실란 커플링제는 화학식 1
    Figure pct00005

    화학식 중
    R1이 알킬기 또는 알콕시기이며,
    R2가 알킬기 또는 알콕시기이며,
    R3가 알킬기 또는 알콕시기이며,
    R4가 N 원자, O 원자, S 원자, P 원자, Cl 원자와 F 원자 이루어진 군에서 선택되는 1 또는 2 이상을 포함하는 기본이며,
    로 표시되는 화합물인 것을 특징으로 하는 에칭액 조성물.
  3. 제2항에 있어서, 실란 커플링제는 화학식 1의 R1, R2, R3 중 적어도 2 개가 알콕시기인 것을 특징으로 하는 에칭액 조성물.
  4. 제2항 또는 제3항에 있어서, 실란 커플링제는 화학식 1의 R4 아미노기 또는 머캅토기를 포함하는 것을 특징으로 하는 에칭액 조성물.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서, 실란 커플링제는 화학식 1의 R4에 페닐기 또는 옥틸기를 더 포함하는 것을 특징으로 하는 에칭액 조성물.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서, 실란 커플링제는 3- 아미노 프로필 트리 메톡시 실란, 3- 아미노 프로필 트리 에톡시 실란, 3- (2- 아미노 에틸 아미노) 프로필 트리 메톡시 실란, 3- (2- 아미노 에틸 아미노) 프로필 트리 에톡시 실란, 트리 메톡시 [3- (메틸 아미노) 프로필] 실란, 3- (N, N- 디메틸 아미노) 프로필] 트리 메톡시 실란, 트리 메톡시 [3- (페닐 아미노) 프로필] 실란, N- [2- (N- 비닐 벤질 아미노) 에틸] -3- 아미노 프로필 트리 메톡시 실란, N- [8- (트리 메톡시 실릴) 옥틸] 에탄 -1,2- 디아민, N- [3- (트리 메톡시 실릴) 프로필] -1- 부탄아민, [3- (디에틸 아미노) 프로필] 트리 메톡시 실란, 3 - [(1,3- 디메틸 부틸 리덴) 아미노] 프로필 트리 에톡시 실란, (3- 머캅토 프로필) 트리 메톡시 실란, (3- 머캅토 프로필) 트리 에톡시 실란 및 N, N- 비스 [(디페닐 포스피노) 메틸] -3- (트리 에톡시 실릴) 프로필 아민으로 이루어진 군에서 선택되는 것을 특징으로 하는 에칭액 조성물 .
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 인산을 60 ~ 95 중량 %, 실란 커플링제를 0.01 ~ 10 중량 % 포함하는 것을 특징으로 하는 에칭액 조성물.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 1 종 또는 2 종 이상의 수용성 극성 유기 용매를 더 포함하는 것을 특징으로 하는 에칭액 조성물.
  9. 제8항에 있어서, 수용성 극성 유기 용매가 메탄올, 에탄올 및 아세톤으로 이루어진 군에서 선택되는 것을 특징으로 하는 에칭액 조성물.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 무기 규산염을 더 포함하는 것을 특징으로 하는 에칭액 조성물.
  11. 제10항에 있어서, 무기 규산염은 규산 나트륨 또는 규산 칼륨인 것을 특징으로 하는 에칭액 조성물.
  12. 3D 비휘발성 메모리 셀을 제조하는 방법으로서, 제1항 내지 제11항 중 어느 한 항에 있어서, 에칭액 조성물을 이용하여 질화규소를 에칭하는 것을 포함하는 것을 특징으로 하는 상기 방법.
  13. 제1항 내지 제11항 중 어느 한 항에 있어서, 에칭액 조성물을 이용하여 질화규소를 에칭함으로써 얻을 수 있는 3D 비휘발성 메모리 셀.
KR1020217032131A 2019-03-07 2020-03-06 질화 규소 에칭액 조성물 KR20210134971A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2019-041726 2019-03-07
JP2019041726A JP7233252B2 (ja) 2019-03-07 2019-03-07 窒化ケイ素エッチング液組成物
PCT/JP2020/009600 WO2020179901A1 (ja) 2019-03-07 2020-03-06 窒化ケイ素エッチング液組成物

Publications (1)

Publication Number Publication Date
KR20210134971A true KR20210134971A (ko) 2021-11-11

Family

ID=72337823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217032131A KR20210134971A (ko) 2019-03-07 2020-03-06 질화 규소 에칭액 조성물

Country Status (5)

Country Link
JP (1) JP7233252B2 (ko)
KR (1) KR20210134971A (ko)
CN (1) CN113544822A (ko)
SG (1) SG11202110021PA (ko)
WO (1) WO2020179901A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021130459A1 (de) 2020-11-23 2022-05-25 Lg Display Co., Ltd. Berührungsanzeigeeinrichtung

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230030428A (ko) * 2021-08-25 2023-03-06 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법
JP2023168669A (ja) * 2022-05-16 2023-11-29 関東化学株式会社 窒化ケイ素エッチング液組成物
CN115287071B (zh) * 2022-07-06 2023-08-25 湖北兴福电子材料股份有限公司 一种无c高选择性氮化硅蚀刻液
WO2024077874A1 (zh) * 2022-10-10 2024-04-18 湖北兴福电子材料股份有限公司 氮化硅/氧化硅的3d nand结构片的选择性蚀刻液
CN115894077B (zh) * 2022-10-10 2023-07-25 湖北兴福电子材料股份有限公司 3d nand结构片的选择性蚀刻液
CN116855251A (zh) * 2023-06-30 2023-10-10 浙江奥首材料科技有限公司 一种高选择性半导体芯片二氧化硅蚀刻液、制备方法及其应用

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092211A (en) * 1976-11-18 1978-05-30 Northern Telecom Limited Control of etch rate of silicon dioxide in boiling phosphoric acid
KR101782329B1 (ko) * 2011-10-18 2017-09-28 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
KR102443370B1 (ko) * 2015-11-20 2022-09-15 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물
KR101828437B1 (ko) * 2017-04-06 2018-03-29 주식회사 디엔에스 실리콘 질화막 식각용 조성물.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021130459A1 (de) 2020-11-23 2022-05-25 Lg Display Co., Ltd. Berührungsanzeigeeinrichtung

Also Published As

Publication number Publication date
TW202043439A (zh) 2020-12-01
JP2020145343A (ja) 2020-09-10
WO2020179901A1 (ja) 2020-09-10
SG11202110021PA (en) 2021-10-28
CN113544822A (zh) 2021-10-22
JP7233252B2 (ja) 2023-03-06

Similar Documents

Publication Publication Date Title
KR20210134971A (ko) 질화 규소 에칭액 조성물
KR102415960B1 (ko) 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
KR101627181B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
JP7438211B2 (ja) 窒化ケイ素エッチング組成物及び方法
KR101320416B1 (ko) 식각액 조성물 및 이를 이용한 습식 식각방법
KR101539375B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
JP2020533786A (ja) 窒化ケイ素含有基板をエッチングするための組成物および方法
KR20170066181A (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
JP7365140B2 (ja) エッチング液組成物、絶縁膜のエッチング方法、半導体素子の製造方法及びシラン化合物
CN110021527B (zh) 蚀刻用组合物及利用其的半导体器件的制备方法
US20220333012A1 (en) Formulations for high selective silicon nitride etch
US11955341B2 (en) Etching solution and method for selectively removing silicon nitride during manufacture of a semiconductor device
CN110028971B (zh) 蚀刻组合物及利用其的蚀刻方法
KR102484977B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
US20220228062A1 (en) Etching Composition And Method For Selectively Removing Silicon Nitride During Manufacture Of A Semiconductor Device
KR102439431B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102071599B1 (ko) 실리콘질화막 식각을 위한 고선택비 식각용 조성물
WO2023223936A1 (ja) 窒化ケイ素エッチング液組成物
TWI822057B (zh) 用於選擇性蝕刻氮化矽膜之組合物及方法
KR20180106144A (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
TW202206584A (zh) 用於去除蝕刻殘餘物的清洗液
KR102282702B1 (ko) 식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
KR20190127051A (ko) 실란 화합물, 이를 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR20190128274A (ko) 인산염 화합물, 이를 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination