TW202043439A - 氮化矽蝕刻液組成物 - Google Patents

氮化矽蝕刻液組成物 Download PDF

Info

Publication number
TW202043439A
TW202043439A TW109107353A TW109107353A TW202043439A TW 202043439 A TW202043439 A TW 202043439A TW 109107353 A TW109107353 A TW 109107353A TW 109107353 A TW109107353 A TW 109107353A TW 202043439 A TW202043439 A TW 202043439A
Authority
TW
Taiwan
Prior art keywords
etching solution
solution composition
group
composition according
silane coupling
Prior art date
Application number
TW109107353A
Other languages
English (en)
Other versions
TWI841696B (zh
Inventor
大和田拓央
持田耕平
吉田勇喜
Original Assignee
日商關東化學股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=72337823&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW202043439(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 日商關東化學股份有限公司 filed Critical 日商關東化學股份有限公司
Publication of TW202043439A publication Critical patent/TW202043439A/zh
Application granted granted Critical
Publication of TWI841696B publication Critical patent/TWI841696B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Abstract

本發明的目的在於提供一種氮化矽蝕刻液組成物，其在製造三維非揮發性記憶體單元時，對於SiO2 擁有實用性的蝕刻選擇比，並選擇性地蝕刻Si3 N4 ，還能夠抑制SiO2 的再成長，並且能夠抑制SiO2 膜的圖案崩壞。一種氮化矽蝕刻液組成物，其用以製造三維非揮發性記憶體單元，該組成物包含磷酸、1種或2種以上的矽烷偶合劑及水，且不含銨離子。

Description

氮化矽蝕刻液組成物
本發明有關一種氮化矽蝕刻液組成物、及使用該蝕刻液組成物來製造三維非揮發性記憶體單元的方法，該蝕刻液組成物用以製造三維非揮發性記憶體單元。
近年來，在不供給電源也能夠保持記憶的記憶體也就是非揮發性記憶體中，反及閘快閃記憶體(NAND flash memory)的技術革新正在進展。反及閘快閃記憶體被利用作為SmartMedia或固態硬碟(SSD)等的記憶裝置。
反及閘快閃記憶體的結構，以往為平面型(第1圖)，隨著微細化進展而線寬變窄，且對於壽命或性能造成不良影響。近來三維型(第2圖)的開發正在進展，藉由縱向地進行積層，能夠以充裕的線寬來進行製造，與以往相比，實現了較長壽命、高速、大容量。
作為三維反及閘快閃記憶體的製造方法的一例，是經過下述步驟：(1)在交互地積層有二氧化矽(SiO2 )與氮化矽(Si3 N4 )之基板中，(2)藉由乾式蝕刻來形成孔洞，(3)並在該孔洞中埋入被絕緣膜(SiO2 )覆蓋的閘電極(p-Si電極)，(4)然後藉由乾式蝕刻來在積層膜上形成溝槽(間隔)，(5)並對基板表面實行離子佈植(ion implantation)來形成雜質區域，(6)然後藉由濕式蝕刻來蝕刻Si3 N4 ，(7)並在露出的基板和SiO2 表面上形成作為障壁金屬的氮化鈦(TiN)膜和作為電極的鎢(W)膜，(8)然後藉由混合酸來一併蝕刻TiN和W。
作為在上述步驟(6)(第3圖)中能夠蝕刻Si3 N4 的蝕刻液組成物，揭示一種蝕刻液組成物，其包含磷酸、銨離子及矽化合物(專利文獻1～3)。 當蝕刻液組成物中包含磷酸和矽化合物時，該等會進行反應而產生Si(OH)x 。如果存在Si(OH)x ，則SiO2 和Si3 N4 的蝕刻速率分別下降，但是SiO2 的蝕刻速率的下降率較大，因此就結果來看，Si3 N4 相對於SiO2 的蝕刻選擇比提升。另一方面，如果存在過多的Si(OH)x ，則會超過飽和溶解度而Si(OH)x 附著於SiO2 表面，從而發生SiO2 再生長的情形(以下稱為「SiO2 的再生長」)(第4圖)。專利文獻1～3中記載藉由蝕刻液組成物中的銨離子與Si(OH)x 結合而形成水溶性的化合物，從而抑制SiO2 的再生長。
又，作為氮化矽的蝕刻液組成物，亦揭示：一種蝕刻液組成物，其包含無機酸、矽氧烷化合物、銨系化合物、及溶劑(專利文獻4)；一種蝕刻液組成物，其包含磷酸、由2種或3種以上的矽烷化合物所組成之複合矽烷、及水(專利文獻5)；以及，一種蝕刻液組成物，其包含磷酸、含矽之有機化合物、及有機溶劑(專利文獻6)。 [先前技術文獻] (專利文獻)
專利文獻1：美國專利第8940182號公報 專利文獻2：美國專利第9136120號公報 專利文獻3：美國專利第9368647號公報 專利文獻4：日本特開2018-085513號公報 專利文獻5：日本特開2018-182312號公報 專利文獻6：日本特開2000-058500號公報
[發明所欲解決的問題]
三維反及閘快閃記憶體單元的積層數增加持續進展中，本發明人為了提升Si3 N4 相對於SiO2 的蝕刻選擇比，研究了另行溶解作為矽化合物的Si3 N4 於包含磷酸之蝕刻液組成物中。然而，為了該溶解，需要高溫且長時間的處理，且面臨到矽化合物的費用亦增加的問題。進一步，當伴隨記憶體單元的積層數增加而SiO2 膜變得比以往的SiO2 膜較薄，亦即積層結構的單位單元中的深寬比增加時，Si3 N4 的蝕刻結束後，可能因基板乾燥時的液體的表面張力而導致SiO2 膜的圖案崩壞(第5圖)。 因此，本發明人進行了研究，目的在於提供一種氮化矽蝕刻液組成物，其在製造三維非揮發性記憶體單元時，對於SiO2 擁有實用性的蝕刻選擇比，並選擇性地蝕刻Si3 N4 ，還能夠抑制SiO2 的再成長，並且能夠抑制SiO2 膜的圖案崩壞。 [發明的功效]
為了解決上述問題而專心研究的過程中，本發明人發現一種氮化矽蝕刻液組成物，其包含磷酸、1種或2種以上的矽烷偶合劑及水，且不含銨離子，該氮化矽蝕刻液組成物在製造三維非揮發性記憶體單元時，對於SiO2 擁有實用性的蝕刻選擇比，並選擇性地蝕刻Si3 N4 ，還能夠抑制SiO2 的再成長，並且能夠抑制SiO2 膜的圖案崩壞；又，發現當該蝕刻液組成物進一步包含無機矽酸鹽時，能夠更提升Si3 N4 相對於SiO2 的蝕刻選擇比，進一步進行研究的結果，從而完成本發明。
一種氮化矽蝕刻液組成物，其包含磷酸、1種或2種以上的矽烷偶合劑及水，且不含銨離子，該氮化矽蝕刻液組成物在製造三維非揮發性記憶體單元時，對於SiO2 擁有實用性的蝕刻選擇比，並選擇性地蝕刻Si3 N4 ，還能夠抑制SiO2 的再成長，並且能夠抑制SiO2 膜的圖案崩壞，本發明人推測其理由如以下所述。 亦即，藉由蝕刻液組成物包含磷酸和矽烷偶合劑，從而該等會進行反應而附著於SiO2 表面，就結果來看，Si3 N4 相對於SiO2 的蝕刻選擇比提升。又，藉由蝕刻液組成物包含矽烷偶合劑，從而防止Si(OH)x 附著於SiO2 表面，能夠抑制SiO2 的再生長(第6圖)。進一步，推測藉由該矽烷偶合劑中包含疏水基，從而使SiO2 膜表面疏水化，接觸角變高，能夠防止SiO2 膜的圖案崩壞。
亦即，本發明有關以下技術。 [1]一種氮化矽蝕刻液組成物，其用以製造三維非揮發性記憶體單元，該組成物包含磷酸、1種或2種以上的矽烷偶合劑及水，且不含銨離子。 [2]如前述[1]所述之蝕刻液組成物，其中，矽烷偶合劑是由式1表示的化合物，
Figure 02_image001
式1中，R1 是烷基或烷氧基，R2 是烷基或烷氧基，R3 是烷基或烷氧基，R4 是包含選自由氮(N)原子、氧(O)原子、硫(S)原子、磷(P)原子、氯(Cl)原子及氟(F)原子所組成之群組中的1種或2種以上之基團。
[3]如前述[2]所述之蝕刻液組成物，其中，矽烷偶合劑的式1的R1 、R2 、R3 之中的至少2個是烷氧基。 [4]如前述[2]或[3]所述之蝕刻液組成物，其中，矽烷偶合劑的式1的R4 中包含胺基或巰基。 [5]如前述[2]～[4]中任一項所述之蝕刻液組成物，其中，矽烷偶合劑的式1的R4 中進一步包含苯基或辛基。
[6]如前述[2]～[5]中任一項所述之蝕刻液組成物，其中，矽烷偶合劑是選自由下述所組成之群組：3-胺基丙基三甲氧基矽烷、3-胺基丙基三乙氧基矽烷、3-(2-胺基乙基胺基)丙基三甲氧基矽烷、3-(2-胺基乙基胺基)丙基三乙氧基矽烷、三甲氧基[3-(甲基胺基)丙基]矽烷、[3-(N,N-二甲基胺基)丙基]三甲氧基矽烷、三甲氧基[3-(苯基胺基)丙基]矽烷、N-[2-(N-乙烯基苯甲基胺基)乙基]-3-胺基丙基三甲氧基矽烷、N-[8-(三甲氧基矽基)辛基]乙-1,2-二胺、N-[3-(三甲氧基矽基)丙基]-1-丁胺、[3-(二乙基胺基)丙基]三甲氧基矽烷、3-[(1,3-二甲基亞丁基)胺基]丙基三乙氧基矽烷、(3-巰基丙基)三甲氧基矽烷、(3-巰基丙基)三乙氧基矽烷、及N,N-雙[(二苯基膦基)甲基]-3-(三乙氧基矽基)丙基胺。
[7]如前述[1]～[6]中任一項所述之蝕刻液組成物，其中，包含60～95重量%的磷酸、0.01～10重量%的矽烷偶合劑。 [8]如前述[1]～[7]中任一項所述之蝕刻液組成物，其中，進一步包含1種或2種以上的水溶性極性有機溶劑。 [9]如前述[8]所述之蝕刻液組成物，其中，水溶性極性有機溶劑是選自由下述所組成之群組：甲醇、乙醇及丙酮。 [10]如前述[1]～[9]中任一項所述之蝕刻液組成物，其中，進一步包含無機矽酸鹽。 [11]如前述[10]所述之蝕刻液組成物，其中，無機矽酸鹽是矽酸鈉或矽酸鉀。
[12]一種製造三維非揮發性記憶體單元的方法，其包含下述步驟： 使用前述[1]～[11]中任一項所述之蝕刻液組成物來蝕刻氮化矽。 [13]一種三維非揮發性記憶體單元，其是藉由使用前述[1]～[11]中任一項所述之蝕刻液組成物來蝕刻氮化矽而得。 [發明的功效]
本發明的蝕刻液組成物，在製造三維非揮發性記憶體單元時，對於SiO2 擁有實用性的蝕刻選擇比，並能夠選擇性地蝕刻Si3 N4 ，進一步能夠抑制SiO2 的再成長，並且能夠抑制SiO2 膜的圖案崩壞。換言之，不需要另行溶解Si3 N4 於蝕刻液組成物中，能夠安全且在短時間內進一步在經濟上選擇性地蝕刻Si3 N4 。進一步，即便蝕刻液組成物中不含銨離子，仍能夠抑制SiO2 的再成長，因此能夠壓低蝕刻液組成物的製造成本。又，在製造高積層的三維非揮發性記憶體單元時，亦能夠在不使SiO2 膜的圖案崩壞的情況下製造具有穩定的圖案之該記憶體單元。 又，當本發明的蝕刻液組成物進一步包含無機矽酸鹽時，能夠進一步提升Si3 N4 相對於SiO2 的蝕刻選擇比。
以下，根據本發明的較佳實施形態，詳細地說明本發明。 本發明有關一種氮化矽蝕刻液組成物，其用以製造三維非揮發性記憶體單元，該組成物包含磷酸、1種或2種以上的矽烷偶合劑及水，且不含銨離子。
本發明的蝕刻液組成物，是一種氮化矽蝕刻液組成物，其用以製造三維非揮發性記憶體單元。 三維非揮發性記憶體，只要是三維型的非揮發性記憶體，記憶體的種類或演算形式並無特別限制，可列舉例如三維反及閘快閃記憶體等。本發明的蝕刻液組成物，尤其適合製造三維非揮發性記憶體之中的高積層或單位單元的深寬比較高的三維非揮發性記憶體，可列舉例如SiO2 膜的膜厚為10nm～50nm的三維非揮發性記憶體。
用於本發明的矽烷偶合劑，並無特別限制，較佳是由式1表示的化合物：
Figure 02_image001
式1中，R1 是烷基或烷氧基，R2 是烷基或烷氧基，R3 是烷基或烷氧基，R4 是包含選自由氮原子、氧原子、氟原子、磷原子、硫原子及氯原子所組成之群組中的1種或2種以上之基團。
式1中的R1 ～R3 的烷基是可具有取代基之直鏈狀、支鏈狀及環狀的烷基。 作為直鏈狀的烷基，並無特別限制，可列舉例如：甲基、乙基、丙基、丁基、戊基、己基、庚基、辛基、壬基、癸基等。 作為支鏈狀的烷基，並無特別限制，可列舉例如：異丙基、異丁基、二級丁基、三級丁基、異戊基等。 作為環狀的烷基，並無特別限制，可列舉例如：環丁基、環戊基、環己基、環辛基等。
式1中的R1 ～R3 的烷氧基是可具有取代基之直鏈狀、支鏈狀及環狀的烷氧基。 作為直鏈狀、支鏈狀、環狀的烷氧基，可列舉例如氧原子位於上述直鏈狀、支鏈狀、環狀的烷基的1位上之烷氧基。
R4 ，作為包含選自由氮原子、氧原子、氟原子、磷原子、硫原子及氯原子所組成之群組中的1種或2種以上之基團，並無特別限制，可列舉例如：胺基、烷氧基、氟基、膦基、巰基、氯基等。R4 可進一步包含烷基、苯基、醚等。
作為矽烷偶合劑，更佳是：式1的R1 ～R3 之中的至少2個為烷氧基、式1的R4 中包含胺基或巰基、或是式1的R4 中進一步包含苯基或大體積的烷基也就是辛基。進一步更佳是：式1的R1 ～R3 各自為甲氧基或乙氧基，並且式1的R4 中包含胺基或巰基；可列舉例如：3-胺基丙基三甲氧基矽烷、3-胺基丙基三乙氧基矽烷、3-(2-胺基乙基胺基)丙基三甲氧基矽烷、3-(2-胺基乙基胺基)丙基三乙氧基矽烷、三甲氧基[3-(甲基胺基)丙基]矽烷、[3-(N,N-二甲基胺基)丙基]三甲氧基矽烷、N-[3-(三甲氧基矽基)丙基]-1-丁胺、[3-(二乙基胺基)丙基]三甲氧基矽烷、3-[(1,3-二甲基亞丁基)胺基]丙基三乙氧基矽烷、(3-巰基丙基)三甲氧基矽烷、及(3-巰基丙基)三乙氧基矽烷等。
同樣地，亦進一步更佳是：式1的R1 ～R3 各自為甲氧基或乙氧基，並且式1的R4 中進一步包含苯基或辛基；以及，式1的R1 ～R3 各自為甲氧基或乙氧基，並且式1的R4 中包含胺基或巰基，R4 中進一步包含苯基或辛基；可列舉例如：三甲氧基[3-(苯基胺基)丙基]矽烷、N-[2-(N-乙烯基苯甲基胺基)乙基]-3-胺基丙基三甲氧基矽烷、及N,N-雙[(二苯基膦基)甲基]-3-(三乙氧基矽基)丙基胺、N-[8-(三甲氧基矽基)辛基]乙-1,2-二胺等。
矽烷偶合劑，作為容易取得的原料，最佳是3-胺基丙基三甲氧基矽烷、3-胺基丙基三乙氧基矽烷、3-(2-胺基乙基胺基)丙基三甲氧基矽烷、3-(2-胺基乙基胺基)丙基三乙氧基矽烷。另一方面，從Si3 N4 相對於SiO2 的蝕刻選擇比的觀點來看，最佳是3-胺基丙基三甲氧基矽烷、3-胺基丙基三乙氧基矽烷、[3-(N,N-二甲基胺基)丙基]三甲氧基矽烷、N-[2-(N-乙烯基苯甲基胺基)乙基]-3-胺基丙基三甲氧基矽烷、N-[3-(三甲氧基矽基)丙基]-1-丁胺、[3-(二乙基胺基)丙基]三甲氧基矽烷、(3-巰基丙基)三甲氧基矽烷、(3-巰基丙基)三乙氧基矽烷、N-[8-(三甲氧基矽基)辛基]乙-1,2-二胺、三甲氧基[3-(苯基胺基)丙基]矽烷、及N,N-雙[(二苯基膦基)甲基]-3-(三乙氧基矽基)丙基胺。又，從抑制SiO2 膜的圖案崩壞的觀點來看，最佳是三甲氧基[3-(苯基胺基)丙基]矽烷、及N-[8-(三甲氧基矽基)辛基]乙-1,2-二胺。
矽烷偶合劑，可單獨使用，亦可組合使用。 矽烷偶合劑在蝕刻液組成物中的濃度，並無特別限制，較佳是0.01～10重量%，更佳是0.05～5重量%，進一步更佳是0.1～3重量%。
本發明的蝕刻液組成物，包含磷酸。磷酸在蝕刻液組成物中的濃度，並無特別限制，較佳是60～95重量%，更佳是80～95重量%。
本發明的蝕刻液組成物，較佳是包含0.01～10重量%的矽烷偶合劑、60～95重量%的磷酸，更佳是包含0.05～5重量%的矽烷偶合劑、80～95重量%的磷酸，進一步更佳是包含0.1～3重量%的矽烷偶合劑、80～95重量%的磷酸。
本發明的蝕刻液組成物，藉由包含上述矽烷偶合劑和磷酸，該等會進行反應而附著於SiO2 表面，從而就結果來看，相對於SiO2 ，能夠選擇性地蝕刻Si3 N4 。進一步，藉由矽烷偶合劑的式1的R4 中具有包含選自由氮原子、氧原子、氟原子、磷原子、硫原子及氯原子所組成之群組中的1種或2種以上之基團，或者R4 中進一步包含苯基或大體積的烷基等，從而能夠抑制SiO2 的再生長。又，藉由矽烷偶合劑的R4 中包含疏水基、例如大體積的烷基、鹵基、苯基等，從而使SiO2 膜表面疏水化，能夠抑制SiO2 膜的圖案崩壞。
本發明的蝕刻液組成物，包含水。水，構成除了磷酸、1種或2種以上的矽烷偶合劑、及下述能夠包含的追加成分以外的剩餘部分。
本發明的蝕刻液組成物，如果進一步包含水溶性極性有機溶劑，則蝕刻液組成物中的矽烷偶合劑的溶解性提升，因此較佳。 作為水溶性極性有機溶劑，並無特別限制，較佳是甲醇、乙醇及丙酮，更佳是甲醇和乙醇。水溶性極性有機溶劑，可單獨使用，亦可組合使用。
本發明的蝕刻液組成物，如果進一步包含無機矽酸鹽，則SiO2 膜相對於Si3 N4 膜的選擇比提升，因此較佳。無機矽酸鹽，能夠在蝕刻液組成物中形成Si(OH)x 。 作為無機矽酸鹽，並無特別限制，較佳是矽酸鈉或矽酸鉀。
本發明的蝕刻液組成物，只要不妨礙氮化矽的蝕刻，可包含除了水溶性極性有機溶劑和無機矽酸鹽以外的追加成分，可列舉例如氟化合物等。本發明的蝕刻液組成物，如果進一步包含氟化合物，則Si3 N4 的蝕刻速率變快，因此較佳。作為氟化合物，較佳是氫氟酸、氟化銨、六氟矽酸，更佳是六氟矽酸。
本發明的蝕刻液組成物，不含銨離子。本發明的蝕刻液組成物，即便不含銨離子，仍能夠抑制SiO2 的再生長。
又，本發明亦有關一種製造三維非揮發性記憶體單元的方法，其包含下述步驟：使用根據本發明而得的蝕刻液組成物來蝕刻氮化矽。進一步，本發明亦有關一種三維非揮發性記憶體單元，其是藉由該方法而得。 [實施例]
繼而，根據以下所記載的實施例及比較例，來進一步詳細地說明本發明的蝕刻液組成物，但是本發明不限定於這些例子。
＜評估1：Si3 N4 膜/SiO2 膜的蝕刻選擇比＞ (晶圓(浸漬前)的製作) 使用一種在矽基板上形成Si3 N4 膜而得的基板，並切割成15mm×15mm的大小，而獲得Si3 N4 晶圓(浸漬前)。又，同樣地使用形成有SiO2 膜之基板，而獲得SiO2 晶圓(浸漬前)。
(Si3 N4 晶圓的前處理) 將上述Si3 N4 晶圓(浸漬前)浸漬於0.6重量%的氫氟酸水溶液中，並在25℃靜置40秒。然後，取出該晶圓，並使用超純水(DIW)進行淋洗1分鐘，藉此獲得Si3 N4 晶圓(前處理後)。
(晶圓浸漬於蝕刻液組成物中) 將上述Si3 N4 晶圓(前處理後)浸漬於100mL的具有表1的組成之蝕刻液組成物中，並在165℃進行攪拌、浸漬2～4分鐘。然後，取出該晶圓，並使用超純水(DIW)進行淋洗1分鐘，藉此獲得Si3 N4 晶圓(浸漬後)。 又，針對SiO2 晶圓(浸漬前)，浸漬於100mL的具有表1的組成之蝕刻液組成物中，並在165℃進行攪拌、浸漬30～60分鐘。然後，取出該晶圓，並使用超純水(DIW)進行淋洗1分鐘，藉此獲得SiO2 晶圓(浸漬後)。
[表1]
Figure 02_image003
(蝕刻液組成物的蝕刻速率的測定) 以反射分光膜厚計(大塚電子公司製造，型號：FE-3000)來測定上述Si3 N4 晶圓(前處理後)或SiO2 晶圓(浸漬前)的膜厚，並以反射分光膜厚計(大塚電子公司製造，型號：FE-3000)來測定上述Si3 N4 晶圓(浸漬後)或SiO2 晶圓(浸漬後)的膜厚。根據浸漬前後的膜厚差異來計算蝕刻液組成物對於Si3 N4 或SiO2 的蝕刻速率(E.R.)，進一步將Si3 N4 的蝕刻速率除以SiO2 的蝕刻速率，藉此計算Si3 N4 膜/SiO2 膜的蝕刻選擇比。結果如表2所示。
＜評估2：有無氧化膜生長＞ (晶圓(浸漬前)的製作) 使用交互地積層有Si3 N4 膜、SiO2 膜且藉由乾式蝕刻而在積層膜上形成有溝槽(間隔)之基板，並切割成15mm×15mm的大小，而獲得評估用的晶圓。
(評估用晶圓的前處理) 將上述評估用晶圓(浸漬前)浸漬於0.6重量%的氫氟酸水溶液中，並在25℃靜置40秒。然後，取出該晶圓，並使用超純水(DIW)進行淋洗1分鐘，藉此獲得評估用晶圓(前處理後)。
(晶圓浸漬於蝕刻液組成物中) 將上述評估用晶圓(前處理後)浸漬於100mL的具有表1的組成之蝕刻液組成物中，並在165℃進行攪拌、浸漬60分鐘。然後，取出該晶圓，並使用超純水(DIW)進行淋洗1分鐘，藉此獲得上述評估用晶圓(浸漬後)。
(蝕刻液組成物的氧化膜生長的確認) 以場發射電子顯微鏡(FE-SEM，日立先端科技公司製造，型號：SU8220)來觀察上述評估用晶圓(浸漬後)，確認有無氧化膜生長。結果如表2所示。
＜評估3：水在SiO2 膜上的接觸角＞ (晶圓(浸漬前)的製作) 使用一種在矽基板上形成SiO2 膜而得的基板，並切割成15mm×15mm的大小，而獲得SiO2 晶圓(浸漬前)。
(晶圓浸漬於蝕刻液組成物中) 將上述SiO2 晶圓(浸漬前)浸漬於100mL的具有表1的組成之蝕刻液組成物中，並在165℃進行攪拌、浸漬10分鐘。然後，取出該晶圓，並使用超純水(DIW)進行淋洗1分鐘，藉此獲得上述評估用晶圓(浸漬後)。
(蝕刻液組成物的處理後的水在SiO2 膜上的接觸角的測定) 對上述SiO2 晶圓(浸漬後)，以固液界面解析裝置(協和界面科學公司製造，型號：DropMaster 500)來測定接觸角。結果如表2所示。
[表2]
Figure 02_image005
無
第1圖是表示平面型的反及閘快閃記憶體的結構的圖。 第2圖是表示三維型的反及閘快閃記憶體的結構的圖。 第3圖是表示Si3 N4 的蝕刻前後的圖。 第4圖是表示SiO2 的再生長的原理的圖。 第5圖是表示SiO2 膜的圖案崩壞的原理的圖。 第6圖是表示抑制SiO2 的再生長的原理的圖。 第7圖是表示抑制SiO2 膜的圖案崩壞的圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

Claims (13)

  1. 一種氮化矽蝕刻液組成物，其用以製造三維非揮發性記憶體單元，該組成物包含磷酸、1種或2種以上的矽烷偶合劑及水，且不含銨離子。
  2. 如請求項1所述之蝕刻液組成物，其中，矽烷偶合劑是由式1表示的化合物，
    Figure 03_image001
    式1中，R1 是烷基或烷氧基，R2 是烷基或烷氧基，R3 是烷基或烷氧基，R4 是包含選自由氮原子、氧原子、硫原子、磷原子、氯原子及氟原子所組成之群組中的1種或2種以上之基團。
  3. 如請求項2所述之蝕刻液組成物，其中，矽烷偶合劑的式1的R1 、R2 、R3 之中的至少2個是烷氧基。
  4. 如請求項2或3所述之蝕刻液組成物，其中，矽烷偶合劑的式1的R4 中包含胺基或巰基。
  5. 如請求項2～4中任一項所述之蝕刻液組成物，其中，矽烷偶合劑的式1的R4 中進一步包含苯基或辛基。
  6. 如請求項2～5中任一項所述之蝕刻液組成物，其中，矽烷偶合劑是選自由下述所組成之群組：3-胺基丙基三甲氧基矽烷、3-胺基丙基三乙氧基矽烷、3-(2-胺基乙基胺基)丙基三甲氧基矽烷、3-(2-胺基乙基胺基)丙基三乙氧基矽烷、三甲氧基[3-(甲基胺基)丙基]矽烷、[3-(N,N-二甲基胺基)丙基]三甲氧基矽烷、三甲氧基[3-(苯基胺基)丙基]矽烷、N-[2-(N-乙烯基苯甲基胺基)乙基]-3-胺基丙基三甲氧基矽烷、N-[8-(三甲氧基矽基)辛基]乙-1,2-二胺、N-[3-(三甲氧基矽基)丙基]-1-丁胺、[3-(二乙基胺基)丙基]三甲氧基矽烷、3-[(1,3-二甲基亞丁基)胺基]丙基三乙氧基矽烷、(3-巰基丙基)三甲氧基矽烷、(3-巰基丙基)三乙氧基矽烷、及N,N-雙[(二苯基膦基)甲基]-3-(三乙氧基矽基)丙基胺。
  7. 如請求項1～6中任一項所述之蝕刻液組成物，其中，包含60～95重量%的磷酸、0.01～10重量%的矽烷偶合劑。
  8. 如請求項1～7中任一項所述之蝕刻液組成物，其中，進一步包含1種或2種以上的水溶性極性有機溶劑。
  9. 如請求項8所述之蝕刻液組成物，其中，水溶性極性有機溶劑是選自由下述所組成之群組：甲醇、乙醇及丙酮。
  10. 如請求項1～9中任一項所述之蝕刻液組成物，其中，進一步包含無機矽酸鹽。
  11. 如請求項10所述之蝕刻液組成物，其中，無機矽酸鹽是矽酸鈉或矽酸鉀。
  12. 一種製造三維非揮發性記憶體單元的方法，其包含下述步驟： 使用請求項1～11中任一項所述之蝕刻液組成物來蝕刻氮化矽。
  13. 一種三維非揮發性記憶體單元，其是藉由使用請求項1～11中任一項所述之蝕刻液組成物來蝕刻氮化矽而得。
TW109107353A 2019-03-07 2020-03-06 氮化矽蝕刻液組成物 TWI841696B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-041726 2019-03-07
JP2019041726A JP7233252B2 (ja) 2019-03-07 2019-03-07 窒化ケイ素エッチング液組成物

Publications (2)

Publication Number Publication Date
TW202043439A true TW202043439A (zh) 2020-12-01
TWI841696B TWI841696B (zh) 2024-05-11

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115895662A (zh) * 2021-08-25 2023-04-04 三星Sdi株式会社 用于氮化硅层的蚀刻组合物和使用其蚀刻氮化硅层的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115895662A (zh) * 2021-08-25 2023-04-04 三星Sdi株式会社 用于氮化硅层的蚀刻组合物和使用其蚀刻氮化硅层的方法

Also Published As

Publication number Publication date
JP2020145343A (ja) 2020-09-10
WO2020179901A1 (ja) 2020-09-10
SG11202110021PA (en) 2021-10-28
KR20210134971A (ko) 2021-11-11
CN113544822A (zh) 2021-10-22
JP7233252B2 (ja) 2023-03-06

Similar Documents

Publication Publication Date Title
WO2020179901A1 (ja) 窒化ケイ素エッチング液組成物
JP7438211B2 (ja) 窒化ケイ素エッチング組成物及び方法
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
JP2020533786A (ja) 窒化ケイ素含有基板をエッチングするための組成物および方法
KR20170093430A (ko) 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법
TW200849389A (en) Compositions and methods for the selective removal of silicon nitride
KR102484988B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
TW202104573A (zh) 用於去除蝕刻殘餘物的清洗液
CN109837089B (zh) 绝缘层蚀刻剂组合物和使用其形成图案的方法
JP7398550B2 (ja) 高度に選択的な窒化ケイ素エッチングのための改良された配合物
TW202122633A (zh) 濕式蝕刻組合物及方法
TWI738244B (zh) 於製造一半導體裝置時用於選擇性移除矽氮化物的蝕刻溶液及方法
KR20170093004A (ko) 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법
US20190276778A1 (en) Composition for semiconductor process and semiconductor process
TWI818541B (zh) 選擇性蝕刻劑組合物及方法
KR102071599B1 (ko) 실리콘질화막 식각을 위한 고선택비 식각용 조성물
WO2023223936A1 (ja) 窒化ケイ素エッチング液組成物
US20220073819A1 (en) Silicon etchant composition, pattern formation method and manufacturing method of array substrate using the etchant composition, and array substrate manufactured therefrom
KR102439431B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
TWI809952B (zh) 具有多重碳濃度介電層的半導體元件及其製備方法
KR20190090210A (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
TW202022091A (zh) 用於半導體的高選擇比蝕刻液、對氮化矽膜具選擇性的蝕刻液、及使用其製造半導體裝置的方法
TW202231843A (zh) 矽蝕刻液、使用該蝕刻液之矽裝置的製造方法及基板處理方法
KR20190128274A (ko) 인산염 화합물, 이를 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR20190127051A (ko) 실란 화합물, 이를 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법