CN113544822A - 氮化硅蚀刻液组合物 - Google Patents

氮化硅蚀刻液组合物 Download PDF

Info

Publication number
CN113544822A
CN113544822A CN202080019469.3A CN202080019469A CN113544822A CN 113544822 A CN113544822 A CN 113544822A CN 202080019469 A CN202080019469 A CN 202080019469A CN 113544822 A CN113544822 A CN 113544822A
Authority
CN
China
Prior art keywords
etching solution
solution composition
composition according
etching
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080019469.3A
Other languages
English (en)
Inventor
大和田拓央
持田耕平
吉田勇喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Chemical Co Inc
Original Assignee
Kanto Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=72337823&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN113544822(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Kanto Chemical Co Inc filed Critical Kanto Chemical Co Inc
Publication of CN113544822A publication Critical patent/CN113544822A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明以提供在3D非易失性存储器单元的制造中,以相对于SiO2的实用性的蚀刻选择比对Si3N4进行选择性蚀刻后,可抑制SiO2再生长,且能够抑制SiO2膜的图案坍塌的氮化硅蚀刻液组合物为课题。一种用于制造3D非易失性存储器单元的氮化硅蚀刻液组合物,其中,包含磷酸、1种或2种以上的硅烷偶联剂和水,不含铵离子。

Description

氮化硅蚀刻液组合物
技术领域
本发明涉及用于制造3D非易失性存储器单元的氮化硅蚀刻液组合物、及使用该蚀刻液组合物制造3D非易失性存储器单元的方法。
背景技术
近年来,作为不供给电源也保持记忆的存储器的非易失性存储器中,NAND型快闪存储器不断地进行着技术革新。NAND型快闪存储器被用作智能媒体和SSD等的存储装置。
NAND型快闪存储器的结构在以往为平面型(图1),随着微细化的进行,线宽变窄,对寿命和性能也造成不良影响。如今,3D型(图2)的开发不断推进,通过纵向层叠,能够以留有余地的线宽进行制造,与以往的类型相比,实现了长寿命、高速、大容量。
作为3D NAND型快闪存储器的制造方法的一例,经过以下的工序:(1)在二氧化硅(SiO2)和氮化硅(Si3N4)交替层叠的基板上,(2)通过干法蚀刻形成孔,(3)在该孔中填入以绝缘膜(SiO2)被覆的栅极(p-Si电极),(4)通过干法蚀刻在层叠膜上形成沟(间隔),(5)在基板表面进行离子注入形成杂质区域,(6)通过湿法蚀刻对Si3N4进行蚀刻,(7)在露出的基板和SiO2表面作为阻隔金属形成TiN膜,作为电极形成W膜,(8)通过混酸同时对TiN和W进行蚀刻。
作为上述的工序(6)(图3)中对Si3N4进行蚀刻的蚀刻液组合物,揭示了包含磷酸、铵离子和硅化合物的蚀刻液组合物(专利文献1~3)。
蚀刻液组合物中包含磷酸和硅化合物的情况下,它们反应而产生Si(OH)x。如果存在Si(OH)x,SiO2和Si3N4的蚀刻速率分别降低,但SiO2的蚀刻速率的降低率更大,因此结果Si3N4相对于SiO2的蚀刻选择比提高。另一方面,如果Si(OH)x过量存在,则超过饱和溶解度,Si(OH)x附着于SiO2表面,发生SiO2的再生长(以下称为“SiO2再生长”)(图4)。专利文献1~3中,记载了蚀刻液组合物中的铵离子与Si(OH)x结合,形成水溶性的化合物,因而抑制SiO2再生长。
此外,作为氮化硅的蚀刻液组合物,还揭示了包含无机酸、硅氧烷化合物、铵类化合物、和溶剂的蚀刻液组合物(专利文献4),包含磷酸、包括2种或3种以上的硅烷化合物的复合硅烷、和水的蚀刻液组合物(专利文献5),以及包含磷酸、含硅的有机化合物和有机溶剂的蚀刻液组合物(专利文献6)。
现有技术文献
专利文献
专利文献1:美国专利特许第8940182号公报
专利文献2:美国专利特许第9136120号公报
专利文献3:美国专利特许第9368647号公报
专利文献4:日本专利特开2018-085513号公报
专利文献5:日本专利特开2018-182312号公报
专利文献6:日本专利特开2000-058500号公报
发明的概要
发明所要解决的技术问题
3D NAND型的存储器单元的层叠数不断增加的情况下,为了使Si3N4相对于SiO2的蚀刻选择比提高,本发明人对向包含磷酸的蚀刻液组合物中作为硅化合物另外溶解Si3N4的方法进行了探讨。然而,遇到了该溶解需要高温且长时间的处理,硅化合物的费用也增加的课题。另外,随着存储器单元的层叠数增加,SiO2膜比以往的SiO2膜薄,即,层叠结构的单位单元中的纵横比增大的情况下,Si3N4的蚀刻结束后,SiO2膜的图案可能会因为基板干燥时的液体表面张力而坍塌(图5)。
于是,本发明人以提供在3D非易失性存储器单元的制造中,以相对于SiO2的实用性的蚀刻选择比对Si3N4进行选择性蚀刻后,可抑制SiO2再生长,且能够抑制SiO2膜的图案坍塌的氮化硅蚀刻液组合物为课题,进行了探讨。
解决技术问题所采用的技术方案
为了解决上述课题而认真研究的过程中,本发明人发现包含磷酸、1种或2种以上的硅烷偶联剂和水且不含铵离子的氮化硅蚀刻液组合物在3D非易失性存储器单元的制造中,以相对于SiO2的实用性的蚀刻选择比对Si3N4进行选择性蚀刻后,可抑制SiO2再生长,且能够抑制SiO2膜的图案坍塌,另外发现该蚀刻液组合物还包含无机硅酸盐的情况下,可使Si3N4相对于SiO2的蚀刻选择比进一步提高,再进行研究后,完成了本发明。
本发明人推测包含磷酸、1种或2种以上的硅烷偶联剂和水且不含铵离子的氮化硅蚀刻液组合物在3D非易失性存储器单元的制造中,以相对于SiO2的实用性的蚀刻选择比对Si3N4进行选择性蚀刻后,可抑制SiO2再生长,且能够抑制SiO2膜的图案坍塌的理由如下。
即,通过蚀刻液组合物包含磷酸和硅烷偶联剂,它们反应而吸附于SiO2表面,结果Si3N4相对于SiO2的蚀刻选择比提高。此外,通过蚀刻液组合物包含硅烷偶联剂,Si(OH)x对SiO2表面的附着得到防止,可抑制SiO2再生长(图6)。另外,推测通过该硅烷偶联剂中包含疏水基,SiO2膜表面被疏水化,接触角升高,能够防止SiO2膜的图案坍塌(图7)。
即,本发明涉及以下内容。
[1]一种用于制造3D非易失性存储器单元的氮化硅蚀刻液组合物,其中,包含磷酸、1种或2种以上的硅烷偶联剂和水,不含铵离子。
[2]根据上述[1]所述的蚀刻液组合物,其中,硅烷偶联剂为以式1
[化1]
Figure BDA0003250885970000031
表示的化合物;
式中,
R1为烷基或烷氧基,
R2为烷基或烷氧基,
R3为烷基或烷氧基,
R4为含选自N原子、O原子、S原子、P原子、Cl原子和F原子的1个或2个以上的基团。
[3]根据上述[2]所述的蚀刻液组合物,其中,硅烷偶联剂是式1的R1、R2、R3中至少2个为烷氧基的化合物。
[4]根据上述[2]或[3]所述的蚀刻液组合物,其中,硅烷偶联剂在式1的R4中含氨基或巯基。
[5]根据上述[2]~[4]中的任一项所述的蚀刻液组合物,其中,硅烷偶联剂在式1的R4中含苯基或辛基。
[6]根据上述[2]~[5]中的任一项所述的蚀刻液组合物,其中,硅烷偶联剂选自3-氨基丙基三甲氧基硅烷、3-氨基丙基三乙氧基硅烷、3-(2-氨基乙基氨基)丙基三甲氧基硅烷、3-(2-氨基乙基氨基)丙基三乙氧基硅烷、三甲氧基[3-(甲基氨基)丙基]硅烷、[3-(N,N-二甲基氨基)丙基]三甲氧基硅烷、三甲氧基[3-(苯基氨基)丙基]硅烷、N-[2-(N-乙烯基苄基氨基)乙基]-3-氨基丙基三甲氧基硅烷、N-[8-(三甲氧基硅烷基)辛基]乙烷-1,2-二胺、N-[3-(三甲氧基硅烷基)丙基]-1-丁胺、[3-(二乙基氨基)丙基]三甲氧基硅烷、3-[(1,3-二甲基亚丁基)氨基]丙基三乙氧基硅烷、(3-巯基丙基)三甲氧基硅烷、(3-巯基丙基)三乙氧基硅烷、和N,N-双[(二苯基膦基)甲基]-3-(三乙氧基硅烷基)丙胺。
[7]根据上述[1]~[6]中的任一项所述的蚀刻液组合物,其中,包含60~95重量%的磷酸、0.01~10重量%的硅烷偶联剂。
[8]根据上述[1]~[7]中的任一项所述的蚀刻液组合物,其中,还包含1种或2种以上的水溶性极性有机溶剂。
[9]根据上述[8]所述的蚀刻液组合物,其中,水溶性极性有机溶剂选自甲醇、乙醇和丙酮。
[10]根据上述[1]~[9]中的任一项所述的蚀刻液组合物,其中,还包含无机硅酸盐。
[11]根据上述[10]所述的蚀刻液组合物,其中,无机硅酸盐为硅酸钠或硅酸钾。
[12]一种制造3D非易失性存储器单元的方法,其中,包括:
使用上述[1]~[11]中的任一项所述的蚀刻液组合物对氮化硅进行蚀刻。
[13]一种3D非易失性存储器单元,其中,所述3D非易失性存储器单元通过使用上述[1]~[11]中的任一项所述的蚀刻液组合物对氮化硅进行蚀刻而获得。
发明的效果
本发明的蚀刻液组合物在3D非易失性存储器单元的制造中,能够以相对于SiO2的实用性的蚀刻选择比对Si3N4进行选择性蚀刻,还可抑制SiO2再生长,且能够抑制SiO2膜的图案坍塌。换言之,不需要在蚀刻液组合物中另外溶解Si3N4,能够安全地在短时间内,同时具经济性地对Si3N4进行选择性蚀刻。另外,蚀刻液组合物中即使不含铵离子也可抑制SiO2再生长,因此能够控制蚀刻液组合物的制造成本。此外,在高层叠的3D非易失性存储器单元的制造中,也可在不使SiO2膜的图案坍塌的情况下,制造具有稳定的图案的该存储器单元。
此外,本发明的蚀刻液组合物还包含无机硅酸盐的情况下,可使Si3N4相对于SiO2的蚀刻选择比进一步提高。
附图的简单说明
图1是表示平面型的NAND快闪存储器的结构的图。
图2是表示3D型的NAND快闪存储器的结构的图。
图3是表示蚀刻Si3N4前后的图。
图4是表示SiO2再生长的原理的图。
图5是表示SiO2膜的图案坍塌的原理的图。
图6是表示抑制SiO2再生长的原理的图。
图7是表示SiO2膜的图案坍塌抑制的图。
实施发明的方式
以下,基于本发明的优选实施方式对本发明进行详细说明。
本发明涉及一种用于制造3D非易失性存储器单元的氮化硅蚀刻液组合物,其中,包含磷酸、1种或2种以上的硅烷偶联剂和水,不含铵离子。
本发明是用于制造3D非易失性存储器单元的氮化硅蚀刻液组合物。
3D非易失性存储器只要是3D型的非易失性存储器即可,存储器的类型和演算形式无特别限定,可例举例如3D NAND快闪存储器等。本发明的蚀刻液组合物在3D非易失性存储器中,特别适合于高层叠或单位单元的纵横比高的存储器的制造,可例举例如SiO2膜的膜厚为10nm~50nm的存储器等。
可用于本发明的硅烷偶联剂无特别限定,较好是以式1
[化2]
Figure BDA0003250885970000061
表示的化合物;
式中,
R1为烷基或烷氧基,
R2为烷基或烷氧基,
R3为烷基或烷氧基,
R4为含选自N原子、O原子、F原子、P原子、S原子和Cl原子的1个或2个以上的基团。
式1中的R1~R3的烷基为可具有取代基的直链状、支链状和环状的烷基。
作为直链状的烷基,无特别限定,可例举例如甲基、乙基、丙基、丁基、戊基、己基、庚基、辛基、壬基、癸基等。
作为支链状的烷基,无特别限定,可例举例如异丙基、异丁基、仲丁基、叔丁基、异戊基等。
作为环状的烷基,无特别限定,可例举例如环丁基、环戊基、环己基、环辛基等。
式1中的R1~R3的烷氧基为可具有取代基的直链状、支链状和环状的烷氧基。
作为直链状、支链状、环状的烷氧基,可例举例如氧原子位于上述的直链状、支链状、环状的烷基的1位的烷氧基。
作为R4含选自N原子、O原子、F原子、P原子、S原子和Cl原子的1个或2个以上的基团,无特别限定,可例举例如氨基、烷氧基、氟基、膦基、巯基、氯基等。R4还可包含烷基、苯基、醚等。
作为硅烷偶联剂,更好是式1中的R1~R3中的至少2个为烷氧基,或者式1的R4中包含氨基或巯基,式1的R4中还包含苯基或作为体积较大的烷基的辛基。进一步更好是式1的R1~R3分别为甲氧基或乙氧基、且式1的R4中包含氨基或巯基,可例举例如3-氨基丙基三甲氧基硅烷、3-氨基丙基三乙氧基硅烷、3-(2-氨基乙基氨基)丙基三甲氧基硅烷、3-(2-氨基乙基氨基)丙基三乙氧基硅烷、三甲氧基[3-(甲基氨基)丙基]硅烷、[3-(N,N-二甲基氨基)丙基]三甲氧基硅烷、N-[3-(三甲氧基硅烷基)丙基]-1-丁胺、[3-(二乙基氨基)丙基]三甲氧基硅烷、3-[(1,3-二甲基亚丁基)氨基]丙基三乙氧基硅烷、(3-巯基丙基)三甲氧基硅烷、和(3-巯基丙基)三乙氧基硅烷等。
同样地,也进一步更好是式1的R1~R3分别为甲氧基或乙氧基、且式1的R4中包含苯基或辛基的硅烷偶联剂,以及,式1的R1~R3分别为甲氧基或乙氧基、且式1的R4中包含氨基或巯基、R中还包含苯基或辛基的硅烷偶联剂,可例举例如三甲氧基[3-(苯基氨基)丙基]硅烷、N-[2-(N-乙烯基苄基氨基)乙基]-3-氨基丙基三甲氧基硅烷、和N,N-双[(二苯基膦基)甲基]-3-(三乙氧基硅烷基)丙胺、N-[8-(三甲氧基硅烷基)辛基]乙烷-1,2-二胺等。
作为容易获得的原料,硅烷偶联剂最好是3-氨基丙基三甲氧基硅烷、3-氨基丙基三乙氧基硅烷、3-(2-氨基乙基氨基)丙基三甲氧基硅烷、3-(2-氨基乙基氨基)丙基三乙氧基硅烷。另一方面,从Si3N4相对于SiO2的蚀刻选择比的观点来看,最好是3-氨基丙基三甲氧基硅烷、3-氨基丙基三乙氧基硅烷、[3-(N,N-二甲基氨基)丙基]三甲氧基硅烷、N-[2-(N-乙烯基苄基氨基)乙基]-3-氨基丙基三甲氧基硅烷、N-[3-(三甲氧基硅烷基)丙基]-1-丁胺、[3-(二乙基氨基)丙基]三甲氧基硅烷、(3-巯基丙基)三甲氧基硅烷、(3-巯基丙基)三乙氧基硅烷、N-[8-(三甲氧基硅烷基)辛基]乙烷-1,2-二胺、三甲氧基[3-(苯基氨基)丙基]硅烷、和N,N-双[(二苯基膦基)甲基]-3-(三乙氧基硅烷基)丙胺。此外,从SiO2膜的图案坍塌抑制的观点来看,最好是三甲氧基[3-(苯基氨基)丙基]硅烷、和N-[8-(三甲氧基硅烷基)辛基]乙烷-1,2-二胺。
硅烷偶联剂可单独使用,也可组合使用。
硅烷偶联剂的蚀刻液组合物中的浓度无特别限定,较好是0.01~10重量%,更好是0.05~5重量%,进一步更好是0.1~3重量%。
本发明的蚀刻液组合物包含磷酸。磷酸的蚀刻液组合物中的浓度无特别限定,较好是60~95重量%,更好是80~95重量%。
本发明的蚀刻液组合物较好是包含0.01~10重量%的硅烷偶联剂、60~95重量%的磷酸,更好是0.05~5重量%的硅烷偶联剂、80~95重量%的磷酸,进一步更好是0.1~3重量%的硅烷偶联剂、80~95重量%的磷酸。
本发明的蚀刻液组合物包含上述的硅烷偶联剂和磷酸,它们反应而吸附于SiO2表面,结果相对于SiO2选择性地蚀刻Si3N4。另外,通过硅烷偶联剂的式1的R4具有含选自N原子、O原子、F原子、P原子、S原子和Cl原子的1个或2个以上的基团,或者进一步包含苯基或体积较大的烷基等,可抑制SiO2再生长。此外,通过硅烷偶联剂的R4包含疏水基、例如体积较大的烷基、卤素基、苯基等,使SiO2膜表面疏水化,能够防止SiO2膜的图案坍塌。
本发明的蚀刻液组合物包含水。水构成除磷酸、1种或2种以上的硅烷偶联剂、和下述的可含的追加成分以外的其余部分。
本发明的蚀刻组合物如果还包含水溶性极性有机溶剂,则蚀刻液组合物中的硅烷偶联剂的溶解性提高,因此优选。
作为水溶性极性有机溶剂,无特别限定,较好是甲醇、乙醇和丙酮,更好是甲醇和乙醇。水溶性极性有机溶剂可单独使用,也可组合使用。
本发明的蚀刻液组合物如果还包含无机硅酸盐,则SiO2膜相对于Si3N4的选择比提高,因此优选。无机硅酸盐在蚀刻液组合物中形成Si(OH)x
作为无机硅酸盐,无特别限定,较好是硅酸钠或硅酸钾。
只要不妨碍氮化硅的蚀刻,本发明的蚀刻液组合物可包含除水溶性极性有机溶剂和无机硅酸盐以外的追加成分,可例举例如氟化合物等。本发明的蚀刻液组合物如果还包含氟化合物,则Si3N4的蚀刻速率变快,因此优选。作为氟化合物,较好是氢氟酸、氟化铵、六氟硅酸,更好是六氟硅酸。
本发明的蚀刻液组合物不含铵离子。本发明蚀刻液组合物即使不含铵离子,也可抑制SiO2再生长。
此外,本发明也涉及一种用于制造3D非易失性存储器单元的方法,其中,包括:使用基于本发明的蚀刻液组合物对氮化硅进行蚀刻。另外,本发明还涉及通过该方法得到的3D非易失性存储器单元。
实施例
下面,对于本发明的蚀刻液组合物,通过以下记载的实施例及比较例进行更详细的说明,但本发明并不限定于这些实施例。
<评价1:Si3N4膜/SiO2膜的蚀刻选择比>
(圆晶(浸渍前)的制作)
使用在Si基板上制成Si3N4膜的基板,切成15mm×15mm的大小而获得Si3N4圆晶(浸渍前)。此外,同样地,使用制成SiO2膜的基板,获得了SiO2圆晶(浸渍前)。
(Si3N4圆晶的预处理)
将上述Si3N4圆晶(浸渍前)浸渍于0.6重量%的氢氟酸水溶液,在25℃静置40秒。然后,取出该圆晶,使用超纯水(DIW)冲淋1分钟,获得Si3N4圆晶(预处理后)。
(蚀刻液组合物中的圆晶浸渍)
将上述Si3N4圆晶(预处理后)浸渍于100mL具有表1的组成的蚀刻液组合物中,在165℃搅拌浸渍2~4分钟。然后,取出该圆晶,使用超纯水(DIW)冲淋1分钟,获得Si3N4圆晶(浸渍后)。
此外,对于SiO2圆晶(浸渍前)浸渍于100mL具有表1的组成的蚀刻液组合物中,在165℃搅拌浸渍30~60分钟。然后,取出该圆晶,使用超纯水(DIW)冲淋1分钟,获得SiO2圆晶(浸渍后)。
[表1]
Figure BDA0003250885970000091
(蚀刻液组合物的蚀刻速率的测定)
通过反射分光膜厚计(大冢电子株式会社制,型号:FE-3000)测定上述Si3N4圆晶(预处理后)或SiO2圆晶(浸渍前),通过反射分光膜厚计(大冢电子株式会社制,型号:FE-3000)测定上述Si3N4或SiO2圆晶(浸渍后)。根据浸渍前后的膜厚差,算出蚀刻液组合物对于Si3N4或SiO2的蚀刻速率(E.R.),再将Si3N4的蚀刻速率除以SiO2的蚀刻速率,从而算出Si3N4膜/SiO2膜的蚀刻选择比。结果示于表2。
<评价2:氧化膜生长的有无>
(圆晶(浸渍前)的制作)
使用交替层叠Si3N4膜、SiO2膜并通过干法蚀刻在层叠膜上形成沟(间隔)的基板,切成15mm×15mm的大小而获得评价用圆晶。
(评价用圆晶的预处理)
将上述评价用圆晶(浸渍前)浸渍于0.6重量%的氢氟酸水溶液,在25℃静置40秒。然后,取出该圆晶,使用超纯水(DIW)冲淋1分钟,获得评价用圆晶(预处理后)。
(蚀刻液组合物中的圆晶浸渍)
将上述评价用圆晶(预处理后)浸渍于100mL具有表1的组成的蚀刻液组合物中,在165℃搅拌浸渍60分钟。然后,取出圆晶,使用超纯水(DIW)冲淋1分钟,获得上述评价用圆晶(浸渍后)。
(蚀刻液组合物的氧化膜生长的确认)
通过FE-SEM(日立高科技株式会社制,型号:SU8220)观察上述评价用圆晶(浸渍后),确认了氧化膜生长的有无。结果示于表2。
<评价3:SiO2膜上的水的接触角>
(圆晶(浸渍前)的制作)
使用在Si基板上制成SiO2膜的基板,切成15mm×15mm的大小而获得SiO2圆晶(浸渍前)。
(蚀刻液组合物中的圆晶浸渍)
将上述SiO2圆晶(浸渍前)浸渍于100mL具有表1的组成的蚀刻液组合物中,在165℃搅拌浸渍10分钟。然后,取出该圆晶,使用超纯水(DIW)冲淋1分钟,获得上述评价用圆晶(浸渍后)。
(蚀刻液组合物的处理后的SiO2膜上的水的接触角测定>
对于上述SiO2圆晶(浸渍后),通过固液界面分析装置(协和界面科学株式会社制,型号:DropMaster 500)测定了接触角。结果示于表2。
[表2]
Figure BDA0003250885970000101
Figure BDA0003250885970000111

Claims (13)

1.一种用于制造3D非易失性存储器单元的氮化硅蚀刻液组合物,其中,包含磷酸、1种或2种以上的硅烷偶联剂和水,不含铵离子。
2.根据权利要求1所述的蚀刻液组合物,其中,硅烷偶联剂为以式1
[化1]
Figure FDA0003250885960000011
表示的化合物;
式中,
R1为烷基或烷氧基,
R2为烷基或烷氧基,
R3为烷基或烷氧基,
R4为含选自N原子、O原子、S原子、P原子、Cl原子和F原子的1个或2个以上的基团。
3.根据权利要求2所述的蚀刻液组合物,其中,硅烷偶联剂是式1的R1、R2、R3中至少2个为烷氧基的化合物。
4.根据权利要求2或3所述的蚀刻液组合物,其中,硅烷偶联剂在式1的R4中含氨基或巯基。
5.根据权利要求2~4中的任一项所述的蚀刻液组合物,其中,硅烷偶联剂在式1的R4中含苯基或辛基。
6.根据权利要求2~5中的任一项所述的蚀刻液组合物,其中,硅烷偶联剂选自3-氨基丙基三甲氧基硅烷、3-氨基丙基三乙氧基硅烷、3-(2-氨基乙基氨基)丙基三甲氧基硅烷、3-(2-氨基乙基氨基)丙基三乙氧基硅烷、三甲氧基[3-(甲基氨基)丙基]硅烷、[3-(N,N-二甲基氨基)丙基]三甲氧基硅烷、三甲氧基[3-(苯基氨基)丙基]硅烷、N-[2-(N-乙烯基苄基氨基)乙基]-3-氨基丙基三甲氧基硅烷、N-[8-(三甲氧基硅烷基)辛基]乙烷-1,2-二胺、N-[3-(三甲氧基硅烷基)丙基]-1-丁胺、[3-(二乙基氨基)丙基]三甲氧基硅烷、3-[(1,3-二甲基亚丁基)氨基]丙基三乙氧基硅烷、(3-巯基丙基)三甲氧基硅烷、(3-巯基丙基)三乙氧基硅烷、和N,N-双[(二苯基膦基)甲基]-3-(三乙氧基硅烷基)丙胺。
7.根据权利要求1~6中的任一项所述的蚀刻液组合物,其中,包含60~95重量%的磷酸、0.01~10重量%的硅烷偶联剂。
8.根据权利要求1~7中的任一项所述的蚀刻液组合物,其中,还包含1种或2种以上的水溶性极性有机溶剂。
9.根据权利要求8所述的蚀刻液组合物,其中,水溶性极性有机溶剂选自甲醇、乙醇和丙酮。
10.根据权利要求1~9中的任一项所述的蚀刻液组合物,其中,还包含无机硅酸盐。
11.根据权利要求10所述的蚀刻液组合物,其中,无机硅酸盐为硅酸钠或硅酸钾。
12.一种制造3D非易失性存储器单元的方法,其中,包括:
使用权利要求1~11中的任一项所述的蚀刻液组合物对氮化硅进行蚀刻。
13.一种3D非易失性存储器单元,其中,所述3D非易失性存储器单元通过使用权利要求1~11中的任一项所述的蚀刻液组合物对氮化硅进行蚀刻而获得。
CN202080019469.3A 2019-03-07 2020-03-06 氮化硅蚀刻液组合物 Pending CN113544822A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-041726 2019-03-07
JP2019041726A JP7233252B2 (ja) 2019-03-07 2019-03-07 窒化ケイ素エッチング液組成物
PCT/JP2020/009600 WO2020179901A1 (ja) 2019-03-07 2020-03-06 窒化ケイ素エッチング液組成物

Publications (1)

Publication Number Publication Date
CN113544822A true CN113544822A (zh) 2021-10-22

Family

ID=72337823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080019469.3A Pending CN113544822A (zh) 2019-03-07 2020-03-06 氮化硅蚀刻液组合物

Country Status (5)

Country Link
JP (1) JP7233252B2 (zh)
KR (1) KR20210134971A (zh)
CN (1) CN113544822A (zh)
SG (1) SG11202110021PA (zh)
WO (1) WO2020179901A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115873599A (zh) * 2022-10-10 2023-03-31 湖北兴福电子材料股份有限公司 氮化硅/氧化硅的3d nand结构片的选择性蚀刻液
CN115895662A (zh) * 2021-08-25 2023-04-04 三星Sdi株式会社 用于氮化硅层的蚀刻组合物和使用其蚀刻氮化硅层的方法
CN115894077A (zh) * 2022-10-10 2023-04-04 湖北兴福电子材料股份有限公司 3d nand结构片的选择性蚀刻液
CN116855251A (zh) * 2023-06-30 2023-10-10 浙江奥首材料科技有限公司 一种高选择性半导体芯片二氧化硅蚀刻液、制备方法及其应用

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11609671B2 (en) 2020-11-23 2023-03-21 Lg Display Co., Ltd. Touch display apparatus
JP2023168669A (ja) * 2022-05-16 2023-11-29 関東化学株式会社 窒化ケイ素エッチング液組成物
CN115287071B (zh) * 2022-07-06 2023-08-25 湖北兴福电子材料股份有限公司 一种无c高选择性氮化硅蚀刻液
WO2024122103A1 (ja) * 2022-12-08 2024-06-13 ラサ工業株式会社 エッチング液組成物

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092211A (en) * 1976-11-18 1978-05-30 Northern Telecom Limited Control of etch rate of silicon dioxide in boiling phosphoric acid
KR101782329B1 (ko) 2011-10-18 2017-09-28 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
KR102443370B1 (ko) * 2015-11-20 2022-09-15 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물
KR101828437B1 (ko) 2017-04-06 2018-03-29 주식회사 디엔에스 실리콘 질화막 식각용 조성물.

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115895662A (zh) * 2021-08-25 2023-04-04 三星Sdi株式会社 用于氮化硅层的蚀刻组合物和使用其蚀刻氮化硅层的方法
CN115873599A (zh) * 2022-10-10 2023-03-31 湖北兴福电子材料股份有限公司 氮化硅/氧化硅的3d nand结构片的选择性蚀刻液
CN115894077A (zh) * 2022-10-10 2023-04-04 湖北兴福电子材料股份有限公司 3d nand结构片的选择性蚀刻液
WO2024077874A1 (zh) * 2022-10-10 2024-04-18 湖北兴福电子材料股份有限公司 氮化硅/氧化硅的3d nand结构片的选择性蚀刻液
WO2024077875A1 (zh) * 2022-10-10 2024-04-18 湖北兴福电子材料股份有限公司 3d nand结构片的选择性蚀刻液
CN115873599B (zh) * 2022-10-10 2024-05-17 湖北兴福电子材料股份有限公司 氮化硅/氧化硅的3d nand结构片的选择性蚀刻液
CN116855251A (zh) * 2023-06-30 2023-10-10 浙江奥首材料科技有限公司 一种高选择性半导体芯片二氧化硅蚀刻液、制备方法及其应用

Also Published As

Publication number Publication date
JP2020145343A (ja) 2020-09-10
KR20210134971A (ko) 2021-11-11
SG11202110021PA (en) 2021-10-28
JP7233252B2 (ja) 2023-03-06
WO2020179901A1 (ja) 2020-09-10
TW202043439A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
CN113544822A (zh) 氮化硅蚀刻液组合物
JP7438211B2 (ja) 窒化ケイ素エッチング組成物及び方法
US10995268B2 (en) Etching composition effective to selectively wet etch a silicon nitride film
JP2020533786A (ja) 窒化ケイ素含有基板をエッチングするための組成物および方法
TWI738244B (zh) 於製造一半導體裝置時用於選擇性移除矽氮化物的蝕刻溶液及方法
JP7365140B2 (ja) エッチング液組成物、絶縁膜のエッチング方法、半導体素子の製造方法及びシラン化合物
CN109841511B (zh) 绝缘层蚀刻剂组合物和使用其形成图案的方法
US11421157B2 (en) Formulations for high selective silicon nitride etch
CN110028971B (zh) 蚀刻组合物及利用其的蚀刻方法
CN111100640A (zh) 用于蚀刻组合物的添加剂、其制备方法和包含其的蚀刻组合物
WO2022241126A1 (en) Selective etchant compositions and methods
TWI841696B (zh) 氮化矽蝕刻液組成物
WO2023223936A1 (ja) 窒化ケイ素エッチング液組成物
KR102439431B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR20200057288A (ko) 식각액 조성물, 절연막의 식각방법 및 반도체 소자의 제조방법
US11186772B2 (en) Etching composition, method for etching insulating film of semiconductor devices using the same and method for preparing semiconductor devices
JP2021034737A (ja) エッチング組成物、それを用いた絶縁膜のエッチング方法、及び半導体素子の製造方法
CN112210380A (zh) 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination