KR20200134258A

KR20200134258A - 구리-세라믹 기판

Info

Publication number: KR20200134258A
Application number: KR1020207029614A
Authority: KR
Inventors: 헬게 레만; 칼 제이거; 벤자민 카피
Original assignee: 아우루비스 슈톨베르그 게엠베하 운트 컴파니 카게
Priority date: 2018-03-20
Filing date: 2018-03-20
Publication date: 2020-12-01
Also published as: WO2019179600A1; JP2021518669A; KR102514960B1; HUE058955T2; US20210002179A1; ES2917407T3; EP3768654B1; PL3768654T3; EP3768654A1; CN111886214A

Abstract

본 발명은 구리-세라믹 기판(1)에 관한 것으로서, 구리-세라믹 기판(1)은 - 세라믹 캐리어(2), 및 - 전도체 구조물을 형성하기 위한 및/또는 본딩 와이어를 고정하기 위한 자유 표면을 가지는, 세라믹 캐리어(2)의 표면에 본딩되는 적어도 하나의 구리 층(3, 4)을 포함하고, 구리 층(3, 4)은 200 내지 500 ㎛, 바람직하게 300 내지 400 ㎛의 평균 입자 크기 직경을 가지는 미세조직을 갖는다.

Description

구리-세라믹 기판

본 발명은 제1항에 따른 전제부의 특징을 갖는 구리-세라믹 기판에 관한 것이다.

구리-세라믹 기판(예를 들어, DCB, AMB)은 예를 들어 전자 전력 모듈을 제조하기 위해서 사용되고, 일 측면 또는 양 측면 상에서 구리 층을 갖는 세라믹 캐리어(carrier)의 복합체이다. 구리 층은 일반적으로 0.1 내지 1.0 mm의 구리 호일 형태의 반-제품의(semi-finished) 구리 제품으로 미리 제조되고, 연결 방법을 이용하여 세라믹 캐리어에 연결된다. 상기 연결 방법은 또한 DCB(직접적인 구리 본딩) 또는 AMB(활성 금속 브레이징)으로서 알려져 있다. 그러나, 높은 강도의 세라믹 캐리어의 경우에, 보다 더 두꺼운 두께를 갖는 구리 플라이(copper ply) 또는 구리 층이 또한 도포될 수 있고, 이는 기본적으로 전기적 및 열적 특성과 관련하여 유리하다.

예를 들어, 멀라이트, Al₂O₃, Si₃N₄, AlN, ZTA, ATZ, TiO₂, ZrO₂, MgO, CaO, CaCO₃, 또는 이러한 재료 중 적어도 2개의 혼합물로 제조된 세라믹 판이 세라믹 캐리어로서 사용된다.

DCB 방법에서, 구리 플라이가 이하의 방법 단계를 이용하여 세라믹 기부에 연결된다:

- 균일한 구리 산화물 층을 초래하는 방식으로 구리 플라이를 산화시키는 단계;

- 구리 플라이를 세라믹 캐리어 상에 배치하는 단계;

- 복합체를 1060 ℃ 내지 1085 ℃의 프로세스 온도로 가열하는 단계.

이는, 구리 플라이에서의 공정 용융(eutectic melt)을 생성하고, 이는 세라믹 캐리어와의 물질-대-물질 본드를 형성한다. 이러한 프로세스가 본딩으로 알려져 있다. Al₂O₃가 세라믹 캐리어로서 사용되는 경우에, 얇은 Cu-Al 스피넬 층(spinel layer)이 본딩에 의해서 생성된다.

본딩 프로세스 이후에, 외측에 대면되는 구리 플라이의 표면, 즉 구리 플라이의 자유 표면을 에칭하는 것에 의해서, 필요한 전도체 트랙이 구조화된다. 이어서, 칩이 납땜되고, 본딩 와이어를 도포하는 것에 의해서 칩의 각각의 상부 측면 상의 콘택에 대한 연결이 이루어지고, 이러한 목적을 위해서 구리 층의 자유 표면의 미세조직은 균질하여야 하고 가능한 한 정밀하게 구조화되어야 한다. 이어서, 전력 모듈을 생산하기 위해서, 구리-세라믹 기판이 기부 판에 부가적으로 연결될 수 있다.

설명된 구리-세라믹 기판의 장점은, 무엇 보다도, 구리의 큰 전류-이송 능력, 및 세라믹 캐리어로부터의 양호한 전기적 절연 및 기계적 지지에 있다. 또한, DCB 기술은 구리 플라이가 세라믹 캐리어에 양호하게 부착될 수 있게 한다. 또한, 사용되는 구리-세라믹 기판은, 적용예에서 종종 존재하는 높은 주변 온도에서 안정적이다.

구리-세라믹 기판의 약점은, 특정 수의 일시적인 열 유도 응력 후의 구성요소의 고장을 설명하는 재료 매개변수인, 소위 열 충격 저항성이다. 이러한 매개변수는 전력 모듈의 유효 수명에 있어서 중요한데, 이는 모듈의 동작 중에 극단적인 온도 구배가 초래되기 때문이다. 사용되는 세라믹 재료 및 구리 재료의 상이한 열 팽창 계수들로 인해서, 구리-세라믹 기판에서의 사용 중에 기계적 응력이 열적으로 유도되고, 이는, 특정 수의 사이클 이후에, 세라믹 층으로부터 구리 층의 층 분리(delamination) 및/또는 세라믹 층 및/또는 구리 층 내의 균열을 초래하고, 그에 따라 구성요소의 고장을 초래할 수 있다.

일반적으로, 미세한 미세조직을 갖는 구리 층을 가지는 구리-세라믹 기판은, 일반적으로 광학적 검사, 본딩 능력, 에칭 거동, 입계 형성, 아연 도금성(galvanisability), 및 추가적인 프로세싱과 관련하여 장점을 갖는다는 점에서 유리하다. 그러나, 온도 요동의 경우에 큰 열적 유도 응력으로 인해서, 유효 수명이 짧아지고 온도 변화에 대한 좋지 못한 저항성을 갖는다는 단점을 갖는다.

역으로, 조대한(coarser) 미세조직을 갖는 구리 층을 가지는 구리-세라믹 기판은 긴 유효 수명의 장점을 가지나, 전술한 부가적인 요건과 관련된 단점을 갖는다.

DE 10 2015 224 464 A1은, 세라믹 캐리어에 대면되는 측면 상의 구리 층의 미세조직이 자유표면에서보다 큰 입자 크기를 의도적으로 가지는, 구리-세라믹 기판을 개시한다.

이러한 해결책의 장점은, 미세조직의 작은 입자 크기로 인해서, 자유 표면 상의 구리 층이 약간(lightly) 그리고 매우 미세하게 구조화될 수 있는 한편, 세라믹 캐리어에 대면되는 측면 상의 구리 층은, 더 큰 입자 크기로 인해서, 홀-페치(Hall-Petch) 관계식에 따라 보다 양호한 열 충격 저항성을 갖는다는 사실에서 확인될 수 있다. 그에 따라, 구리-세라믹 기판은, 전술한 상이한 요건들과 관련하여 보다 양호한 특성을 갖는 방식으로 개선될 수 있다. 구리 층의 양 측면 상에서의 목표로 하는 입자 크기의 선택은, 구리-세라믹 기판이 양 요건들과 관련하여 개선된 방식으로 설계될 수 있게 하는, 새로운 설계 매개변수를 생성한다.

이러한 해결책의 단점은, 상이한 입자 크기들의 구현이 부가적인 노력을 필요로 한다는 사실에서 확인될 수 있다. 예를 들어, 상이한 입자 크기들을 실현하기 위해서, 상이한 입자 크기들을 갖는 2개의 상이한 구리 층들을 도금하는 것에 의해서 구리 층을 생산하는 것을 생각할 수 있고, 이는 비용과 관련되는 부가적인 작업 부하를 나타낸다. 결과적으로, DE 10 2015 224 464 A1의 구리-세라믹 기판은 더 고가가 되고, 그에 따라 더 높은 가격을 감당할 수 있는 특별한 적용예에만 적합하다.

이러한 배경과 관련하여, 본 발명의 목적은, 공보 DE 10 2015 224 464 A1으로부터의 구리-세라믹 기판보다 더 비용 효율적으로 생산될 수 있고 그럼에도 불구하고 다양한 요건을 만족시킬 수 있는 구리-세라믹 기판을 제공하는 것이다.

본 발명에 따라, 상기 목적을 달성하기 위해서, 제1항에 따른 전제부의 특징을 갖는 구리-세라믹 기판이 제안된다. 추가적인 바람직한 개선을 종속항에서 확인할 수 있을 것이다.

본 발명의 기본적인 아이디어에 따라, 구리 층이 200 내지 500 ㎛, 바람직하게 300 내지 400 ㎛의 평균 입자 크기 직경을 갖는 미세조직을 가지는 것이 제안된다.

미세조직의 입자는 이러한 경우에 제안된 범위 내의 입자 크기를 가질 필요가 있을 뿐만 아니라; 입자 크기의 분포는 단정 가우스 분포(monomodal Gaussian distribution)에 상응하고, 입자의 작은 비율이 또한 200 또는 500 ㎛ 미만 또는 초과 또는 300 ㎛ 또는 400 ㎛ 미만 또는 초과의 입자 크기를 가질 수 있다. 평균 입자 크기가 제안된 범위 내에 있는 것만이 중요하다. 입자 크기 직경은, 예를 들어, ASTM 112-13에서 설명된 선형 인터셉트 방법(linear intercept method)을 이용하여 결정될 수 있다. 그러나, 1000 ㎛ 보다 큰 입자 크기를 갖는 입자는 어떠한 경우에도 피하여야 한다.

구리 층의 제안된 미세조직은, 예를 들어 미리 결정된 처리량(throughput) 또는 체류 시간(dwell time)을 준수하는 것 그리고 본딩 프로세스의 선행부 및 후행부(lead and lag)에서의 온도의 선택에 의해서, 또는 또한 별도의 온도 후처리에 의해서, 세라믹 캐리어 상에서의 본딩 중에 직접적으로 실현될 수 있다.

제안된 구리-세라믹 기판의 장점은 상기 기판이 충분히 긴 유효 수명을 갖는다는 사실에서 확인될 수 있는데, 이는, 평균 입자 크기 직경을 선택하는 것에 의해서 입자가 평균 크기를 가지고, 상기 것에 의해서, 홀-페치 관계식에 따라, 일반적인 사용하에서 발생되는 온도-유도된 교번적인 굽힘 부하 중에 충분히 낮은 응력 레벨이 기판 내에서 실현되어 희망하는 긴 유효 수명을 달성하기 때문이다. 또한, 본딩성을 위한 요건, 광학적 검사를 위한 요건, 전도체 구조물을 도입하기 위해서 필요한 에칭 또는 컷팅 프로세스를 위한 요건, 그리고 부가적인 특정 요건이 충족될 수 있고, 이를 위해서 500 ㎛ 미만 또는 특히 바람직하게 400 ㎛ 미만의 평균 입자 크기가 유리하다.

온도 처리 프로세스 후에 구리 층의 미세조직의 이러한 유리한 특성을 달성하기 위해서,

- 구리 층이

- 적어도 99.95% Cu, 바람직하게 적어도 99.99% Cu의 비율을 갖는 것이 추가적으로 제안된다.

또한, 구리 층은 바람직하게

- 25 ppm 이하의 Ag의 비율을 가질 수 있다.

추가적인 바람직한 실시예에 따라, 구리 층은

- 10 ppm 이하, 바람직하게 5 ppm 이하의 O의 비율을 가질 수 있다.

구리 층이, 각각의 경우에, 0 내지 1 ppm 이하의 Cd, Ce, Ge, V, Zn 원소의 비율을 갖는 것이 추가적으로 제안되고,

- 추가적인 바람직한 실시예에 따라, 구리 층은 전체적으로 적어도 0.5 ppm 및 5 ppm 이하의 Cd, Ce, Ge, V, Zn 원소의 비율을 갖는다.

구리 층이, 각각의 경우에, 0 내지 2 ppm 이하의 Bi, Se, Sn, Te 원소의 비율을 갖는 것이 추가적으로 제안되고,

- 추가적인 바람직한 실시예에 따라, 구리 층은 전체적으로 적어도 1.0 ppm 및 8 ppm 이하의 Bi, Se, Sn, Te 원소의 비율을 갖는다.

구리 층이, 각각의 경우에, 0 내지 3 ppm 이하의 Al, Sb, Ti, Zr 원소의 비율을 갖는 것이 추가적으로 제안되고,

- 추가적인 바람직한 실시예에 따라, 구리 층은 전체적으로 적어도 1.0 ppm 및 10 ppm 이하의 Al, Sb, Ti, Zr 원소의 비율을 갖는다.

구리 층이, 각각의 경우에, 0 내지 5 ppm 이하의 As, Co, In, Mn, Pb, Si 원소의 비율을 갖는 것이 추가적으로 제안되고,

- 추가적인 바람직한 실시예에 따라, 구리 층은 전체적으로 적어도 1.0 ppm 및 20 ppm 이하의 As, Co, In, Mn, Pb, Si 원소의 비율을 갖는다.

구리 층이, 각각의 경우에, 0 내지 10 ppm 이하의 B, Be, Cr, Fe, Mn, Ni, P, S 원소의 비율을 갖는 것이 추가적으로 제안되고,

- 추가적인 바람직한 실시예에 따라, 구리 층은 전체적으로 적어도 1.0 ppm 및 50 ppm 이하의 B, Be, Cr, Fe, Mn, Ni, P, S 원소의 비율을 갖는다.

구리 층이, 바람직하게 50 ppm 이하의 불순물을 추가적으로 포함하는, 제4 항 내지 제16항에서 언급된 원소의 비율을 가지는 것이 추가적으로 제안된다.

이하에서, 첨부 도면을 참조하여 바람직한 실시예를 기초로 본 발명을 설명한다.

도 1은 2개의 구리 층을 갖는 본 발명에 따른 구리-세라믹 기판이다.

전력 모듈은 전력 전자기기의 반도체 구성요소이고, 반도체 스위치로서 이용된다. 전력 모듈은, 하나의 하우징 내에서 히트 싱크(heat sink)로부터 전기적으로 절연되는 복수의 전력 반도체들(칩들)을 포함한다. 전력 모듈은, 한편으로 기부 판을 향한 열 전도가 보장되도록 그리고 다른 한편으로 전기적 절연이 보장되도록, 납땜 또는 접착에 의해서 (예를 들어, 세라믹으로 제조된) 전기 절연 판의 금속화된 표면에 도포된다. 금속화된 층 및 절연 판의 복합체는 구리-세라믹 기판으로 지칭되고, 소위 DCB 기술(직접적인 구리 본딩 기술)을 이용하여 산업적인 규모로 실현된다.

칩들은 얇은 본딩 와이어들을 이용한 본딩에 의해서 접촉된다. 또한, 상이한 기능을 갖는 추가적인 모듈(예를 들어, 센서, 저항기)이 존재할 수 있고 통합될 수 있다.

DCB 기판을 생산하기 위해서, 본딩 프로세스에서 구리 플라이를 이용하여, 세라믹 캐리어들(예를 들어, Al₂O₃, Si₃N₄, AIN, ZTA, ATZ)이 서로 상하로 본딩된다. 이러한 프로세스의 준비에서, 구리 플라이는, 세라믹 캐리어 상에 배치되기 전에, (예를 들어, 화학적으로 또는 열적으로) 표면-산화될 수 있고, 그 후에 세라믹 캐리어 상에 배치될 수 있다. 1060 ℃ 내지 1085 ℃의 고온 프로세스에서 연결부가 생성되며, 공정 용융이 구리 플라이의 표면 상에서 생성되고, 이는 세라믹 캐리어와의 연결부를 형성한다. 예를 들어, 알루미늄 산화물(Al₂O₃) 상의 구리(Cu)의 경우에, 이러한 연결부는 얇은 Cu-Al 스피넬 층으로 구성된다.

도 1은 세라믹 캐리어(2) 및 2개의 구리 층(3 및 4)을 가지는 본 발명에 따라 추가적으로 개발된 구리-세라믹 기판(1)을 도시한다. 본 발명에 따라 추가적으로 개발된 2개의 구리 층(3 및 4)은 200 내지 500 ㎛, 바람직하게 300 내지 400 ㎛의 평균 입자 크기 직경을 가지는 미세조직을 갖는다.

구리 층(3 및 4)이 각각의 표면 연부 구역(5 및 6) 내의 물질-대-물질 본드에 의해서 세라믹 캐리어(2)에 연결되도록, 구리 층(3 및 4)은, 예를 들어 도입부에서 설명된 DCB 방법에 의해서, 세라믹 캐리어(2)에 연결될 수 있다.

DCB 방법 중에, 구리 층(3 및 4)은 미리-산화된 반-제품의 구리 제품 형태로 세라믹 캐리어(2) 상에 배치되고, 이어서 1060 ℃ 내지 1085 ℃의 프로세스 온도까지 가열된다. 구리 층(3 및 4) 내의 Cu-저급 산화물(Cu-oxydul)이 용융되고, 표면 연부 구역들 내에서 세라믹 캐리어(2)와 함께 연결부를 형성한다. 온도 및 2개의 구리 재료의 재결정의 영향으로 인해서, 바람직한 평균 입자 크기 직경이 자동적으로 셋팅되도록 적절한 체류 시간 및 냉각 시간을 선택하는 것에 의해서, 미세조직이 셋팅될 수 있다. 냉각 프로세스를 포함하는 온도 처리의 영향이 당업자에게 잘 알려져 있기 때문에, 당업자는, 추가적인 온도 처리를 필요로 하지 않고도 미세조직이 본 발명에 따라 형성되도록 매개변수들을 구체적으로 선택할 수 있다. 본딩 프로세스가 상기 셋팅을 허용하지 않는 경우에 또는 이러한 것이 경제적인 이유로 바람직하지 않은 경우에, 미세조직은 또한 후속하여 실시되는 또는 미리 실시되는 온도 처리에 의해서 달성될 수 있다. 또한, 구리 층(3 및 4)은 바람직하게 본딩 후에 40 내지 100의 비커스 경도(Vickers hardness)를 갖는다.

본 발명에 따른 미세조직을 가지는 또는 본 발명에 따라 제안된 비율을 가지는 그리고 특히 제안된 O의 비율을 가지는 구리 층(3 및 4)은 매우 전도적인 Cu 재료이고, 50 MS/m, 바람직하게 적어도 57 MS/m 그리고 특히 바람직하게 적어도 58 MS/m의 전도도를 갖는다. 그러나, 그보다 낮은 전도도의 재료가 또한 고려될 수 있다. 또한, 구리 층(3 및 4)의 재료 특성이 추가적으로 개선되고 그에 의해서 본 발명에 따른 미세조직이 부정적인 영향을 받지 않는다면, 구리 층(3 및 4)은 또한, 필요한 경우에, 추가적인 Cu 재료 또는 층에 의해서 보충될 수 있다.

구리 층(3 및 4)의 반-제품의 구리 제품이 0.1 내지 1.0 mm의 두께를 가질 수 있고, 큰 치수로 세라믹 캐리어(2) 상에 배치되고 DCB 방법에 의해서 세라믹 캐리어(2)에 연결된다. 이어서, 큰 면적의 구리-세라믹 기판(1)이 더 작은 유닛들로 컷팅되고 추가적으로 프로세스된다.

구리 층(3 및 4)은 적어도 99.95% Cu, 바람직하게 적어도 99.99% Cu, 25 ppm이하의 Ag, 10 ppm 이하 또는 바람직하게 5 ppm 이하의 O를 추가적으로 가질 수 있다.

또한, 구리 층(3 및 4)은, 각각의 경우에, 0 내지 1 ppm 이하의 Cd, Ce, Ge, V, Zn 원소의 비율, 및/또는 각각의 경우에, 0 내지 2 ppm의 Bi, Se, Sn, Te 원소의 비율, 및/또는 각각의 경우에, 0 내지 3 ppm 이하의 Al, Sb, Ti, Zr 원소의 비율, 및/또는 각각의 경우에 0 내지 5 ppm 이하의 As, Co, In, Mn, Pb, Si 원소의 비율, 및/또는 각각의 경우에 0 내지 10 ppm 이하의 B, Be, Cr, Fe, Mn, Ni, P, S 원소의 비율을 가질 수 있다. 나열된 부가적인 원소들은, 주조 직후의 용융 프로세스 중에 도핑에 의해서 미세조직 내로 의도적으로 도입될 수 있거나, 상기 원소들은 반-제품의 구리 제품의 생산 중에 구리 층(3 및 4) 내에 이미 존재할 수 있다. 어떠한 경우에도, 부가적인 불순물을 포함한, 상기 원소의 비율은 바람직하게 50 ppm 이하여야 한다.

또한, 추가적인 바람직한 실시예에 따른 구리 층은 적어도 0.5 ppm 및 5 ppm 이하의 Cd, Ce, Ge, V, Zn 원소의 비율, 적어도 1.0 ppm 및 8 ppm 이하의 Bi, Se, Sn, Te 원소의 비율, 적어도 1.0 ppm 및 10 ppm 이하의 Al, Sb, Ti, Zr 원소의 비율, 적어도 1.0 ppm 및 20 ppm 이하의 As, Co, In, Mn, Pb, Si 원소의 비율, 전체적으로 적어도 1.0 ppm 및 50 ppm 이하의 B, Be, Cr, Fe, Mn, Ni, P, S 원소의 비율을 갖는다.

본원에서 설명된 원소의 정량적인 비율은 본 발명에 따라 제안된 미세조직의 평균 입자 크기를 달성하는데 있어서 필수적이다. 미세조직 형성은 특히, 원소에 의해서 유발되는 미세조직의 입자 개선 및 본딩 프로세스 중의 미세조직 내의 이차적인 재결정의 감소로 인해서 유발된다. 예를 들어, 원소 As는 재결정 온도를 변화시킬 수 있고 특히 재결정 온도를 증가시킬 수 있고, 그에 따라 미세조직은 더 이상, 평균 입자 크기가 증가되고 그에 따라 제안된 범위를 벗어나게 되는 범위까지, 본딩 프로세스 중에 변화되지 않는다. 또한, Zr 원소는, 온도에 노출될 대 평균 입자 크기를 유지하면서 미세조직을 보전하기 위해서 사용될 수 있는데, 이는 Zr이 외부 시드(external seed)로서 작용하기 때문이다.

Claims

- 세라믹 캐리어(2), 및
- 전도체 구조물을 형성하기 위한 및/또는 본딩 와이어를 고정하기 위한 자유 표면을 가지는, 상기 세라믹 캐리어(2)의 표면에 본딩되는 적어도 하나의 구리 층(3, 4)을 포함하는, 구리-세라믹 기판(1)에 있어서,
- 상기 구리 층(3, 4)이 200 내지 500 ㎛, 바람직하게 300 내지 400 ㎛의 평균 입자 크기 직경을 가지는 미세조직을 갖는 것을 특징으로 하는 구리-세라믹 기판(1).
제1항에 있어서,
- 상기 구리 층(3, 4)이 적어도 50 MS/m, 바람직하게 적어도 57 MS/m 및 특히 바람직하게 적어도 58 MS/m의 전기 전도도를 가지는 것을 특징으로 하는 구리-세라믹 기판(1).
제1항 또는 제2항에 있어서,
- 상기 구리 층(3, 4)이 40 내지 100의 비커스 경도를 가지는 것을 특징으로 하는 구리-세라믹 기판(1).
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 구리 층(3, 4)이 적어도 99.95% Cu, 바람직하게 적어도 99.99% Cu의 비율을 가지는 것을 특징으로 하는 구리-세라믹 기판(1).
제4항에 있어서,
- 상기 구리 층(3, 4)이 25 ppm 이하의 Ag의 비율을 가지는 것을 특징으로 하는 구리-세라믹 기판(1).
제4항 또는 제5항에 있어서,
- 상기 구리 층(3, 4)이 10 ppm 이하, 바람직하게 5 ppm 이하의 O의 비율을 가지는 것을 특징으로 하는 구리-세라믹 기판(1).
제4항 내지 제6항 중 어느 한 항에 있어서,
상기 구리 층(3, 4)이, 각각의 경우에, 0 내지 1 ppm 이하의 Cd, Ce, Ge, V, Zn 원소의 비율을 갖는 것을 특징으로 하는 구리-세라믹 기판(1).
제7항에 있어서,
- 상기 구리 층(3, 4)은 전체적으로 적어도 0.5 ppm 및 5 ppm 이하의 Cd, Ce, Ge, V, Zn 원소의 비율을 가지는 것을 특징으로 하는 구리-세라믹 기판(1).
제4항 내지 제8항 중 어느 한 항에 있어서,
상기 구리 층(3, 4)이, 각각의 경우에, 0 내지 2 ppm 이하의 Bi, Se, Sn, Te 원소의 비율을 갖는 것을 특징으로 하는 구리-세라믹 기판(1).
제9항에 있어서,
- 상기 구리 층(3, 4)은 전체적으로 적어도 1.0 ppm 및 8 ppm 이하의 Bi, Se, Sn, Te 원소의 비율을 가지는 것을 특징으로 하는 구리-세라믹 기판(1).
제4항 내지 제10항 중 어느 한 항에 있어서,
- 상기 구리 층(3, 4)이, 각각의 경우에, 0 내지 3 ppm 이하의 Al, Sb, Ti, Zr 원소의 비율을 갖는 것을 특징으로 하는 구리-세라믹 기판(1).
제11항에 있어서,
- 상기 구리 층(3, 4)은 전체적으로 적어도 1.0 ppm 및 10 ppm 이하의 Al, Sb, Ti, Zr 원소의 비율을 가지는 것을 특징으로 하는 구리-세라믹 기판(1).
제4항 내지 제12항 중 어느 한 항에 있어서,
- 상기 구리 층(3, 4)이, 각각의 경우에, 0 내지 5 ppm 이하의 As, Co, In, Mn, Pb, Si 원소의 비율을 갖는 것을 특징으로 하는 구리-세라믹 기판(1).
제13항에 있어서,
상기 구리 층(3, 4)은 전체적으로 적어도 1.0 ppm 및 20 ppm 이하의 As, Co, In, Mn, Pb, Si 원소의 비율을 가지는 것을 특징으로 하는 구리-세라믹 기판(1).
제4항 내지 제14항 중 어느 한 항에 있어서,
- 상기 구리 층(3, 4)이, 각각의 경우에, 0 내지 10 ppm 이하의 B, Be, Cr, Fe, Mn, Ni, P, S 원소의 비율을 갖는 것을 특징으로 하는 구리-세라믹 기판(1).
제15항에 있어서,
상기 구리 층(3, 4)은 전체적으로 적어도 1.0 ppm 및 50 ppm 이하의 B, Be, Cr, Fe, Mn, Ni, P, S 원소의 비율을 가지는 것을 특징으로 하는 구리-세라믹 기판(1).
제4항 내지 제16항 중 어느 한 항에 있어서,
- 상기 구리 층(3, 4)이, 추가적인 불순물을 포함하여, 50 ppm 이하의, 제7항 내지 제16항에서 언급된 원소의 비율을 갖는 것을 특징으로 하는 구리-세라믹 기판(1).