KR20220005497A - 전자 부품 모듈, 및 질화규소 회로 기판 - Google Patents

전자 부품 모듈, 및 질화규소 회로 기판 Download PDF

Info

Publication number
KR20220005497A
KR20220005497A KR1020217037570A KR20217037570A KR20220005497A KR 20220005497 A KR20220005497 A KR 20220005497A KR 1020217037570 A KR1020217037570 A KR 1020217037570A KR 20217037570 A KR20217037570 A KR 20217037570A KR 20220005497 A KR20220005497 A KR 20220005497A
Authority
KR
South Korea
Prior art keywords
silicon nitride
copper layer
gpa
electronic component
nitride substrate
Prior art date
Application number
KR1020217037570A
Other languages
English (en)
Other versions
KR102671539B1 (ko
Inventor
도시타카 야마가타
가츠노리 데라노
Original Assignee
덴카 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 덴카 주식회사 filed Critical 덴카 주식회사
Publication of KR20220005497A publication Critical patent/KR20220005497A/ko
Application granted granted Critical
Publication of KR102671539B1 publication Critical patent/KR102671539B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

질화규소 회로 기판과, 상기 질화규소 회로 기판에 탑재된 전자 부품과, 상기 질화규소 회로 기판의 전부 또는 일부, 및 상기 전자 부품을 봉지하는 봉지 수지부를 구비하는 전자 부품 모듈로서, 상기 히트 싱크의 선팽창 계수를 αH (/℃), 상기 히트 싱크의 영률을 EH (㎬), 상기 봉지 수지부의 선팽창 계수를 αR (/℃), 상기 봉지 수지부의 영률을 ER (㎬) 로 했을 때, 특정한 식 (1) 로 산출되는 S1 이 -0.38 (㎬) 이상, -0.23 (㎬) 이하이고, 특정한 식 (2) 로 산출되는 S2 가 -0.028 (㎬) 이상, 0.019 (㎬) 이하인, 전자 부품 모듈.

Description

전자 부품 모듈, 및 질화규소 회로 기판
본 발명은 전자 부품 모듈, 및 질화규소 회로 기판에 관한 것이다.
파워 모듈 등에, 열전도율이나 비용, 안전성 등의 점에서, 알루미나, 베릴리아, 질화규소, 질화알루미늄 등의 세라믹스 기판을 사용한 회로 기판이 이용되고 있다. 이들 세라믹스 기판은, 구리나 알루미늄 등의 금속 회로층이나 방열층을 접합하여 회로 기판으로서 사용된다. 이들은, 수지 기판이나 수지층을 절연재로 하는 금속 기판에 대해, 우수한 절연성 및 방열성 등을 가지므로, 고방열성 전자 부품을 탑재하기 위한 기판으로서 사용되고 있다.
엘리베이터, 차량, 하이브리드카 등과 같은 파워 모듈 용도에는, 세라믹스 기판의 표면에, 금속 회로판을 납재로 접합하고, 또한 금속 회로판의 소정의 위치에 반도체 소자를 탑재한 세라믹스 회로 기판이 사용되고 있다. 최근에는, 반도체 소자의 고집적화, 고주파화, 고출력화 등에 수반하는 반도체 소자로부터의 발열량의 증가에 대해, 높은 열전도율을 갖는 질화알루미늄 소결체나 질화규소 소결체의 세라믹스 기판이 사용되고 있다. 이 중에서도 특히, 전자 부품을 탑재하기 위한 세라믹스 기판으로는, 기계적인 신뢰성이 높을 것이 요구되고, 기계적 강도나 인성이 우수한 질화규소 기판이 주목받고 있다.
또, 전자 부품 모듈 등에 있어서는, 전자 부품 모듈에 반복해서 열스트레스가 가해지기 때문에, 이 열스트레스에 견딜 수 없게 되면, 세라믹스 기판에 미소 크랙이 발생하거나, 전자 부품 모듈을 구성하는 각 부품 사이에서 박리가 발생하거나 하여, 접합 강도 불량 또는 열저항 불량을 초래하여, 전자 기기로서의 동작 신뢰성·수율이 저하되어 버리는 등의 문제를 갖는다.
그래서, 예를 들어, 특허문헌 1 에는, 질화규소로 이루어지는 세라믹스 기판의 일방의 면에 회로층이 형성된 파워 모듈용 기판과, 이 파워 모듈용 기판의 상기 회로층 상에 탑재된 반도체 소자로 이루어지는 파워 모듈을, 몰드 수지로 봉지 (封止) 한 수지 봉지 파워 모듈의 제조 방법이 기재되어 있다. 또, 특허문헌 1 에는, 그 제조 방법에 의하면, 세라믹스 기판의 몰드 수지와의 접촉면의 표면 조도를 특정한 범위로 조정하는 공정 등을 포함함으로써, 반도체 소자와 파워 모듈용 기판의 접합 신뢰성을 향상시킬 수 있는 것이 기재되어 있다.
일본 공개특허공보 2018-46192호
그러나, 전자 부품 모듈 등에 있어서는, 고출력화, 고집적화가 진행되어, 전자 부품 모듈에 반복해서 가해지는 열스트레스가, 보다 증대되는 경향이 있으며, 종래의 기술에 있어서는, 세라믹스 기판이 열스트레스에 견딜 수 없게 되어, 예를 들어, 전자 부품 모듈을 구성하는 각 부품 사이에서 박리가 발생하거나, 미소 크랙이 발생하거나 함으로써, 접합 강도 불량 또는 열저항 불량이 발생하는 경우가 있어, 이러한 세라믹스 회로 기판에 반도체 소자 등의 전자 부품을 탑재한 전자 부품 모듈의 신뢰성은 충분하지 않았다.
본 발명은 상기 과제를 감안하여, 신뢰성·수율이 높은 전자 부품 모듈 및 신뢰성·수율이 높은 전자 부품 모듈로 할 수 있는 질화규소 회로 기판을 얻는 것을 목적으로 한다.
본 발명에 의하면, 이하에 나타내는 전자 부품 모듈, 및 질화규소 회로 기판이 제공된다.
즉, 본 발명에 의하면,
질화규소 회로 기판과,
상기 질화규소 회로 기판에 탑재된 전자 부품과,
상기 질화규소 회로 기판의 전부 또는 일부, 및 상기 전자 부품을 봉지하는 봉지 수지부를 구비하는 전자 부품 모듈로서,
상기 질화규소 회로 기판은,
질화규소 기판과,
상기 질화규소 기판의 일방의 면에 형성된 제 1 구리층과,
상기 질화규소 기판의 타방의 면에 형성된 제 2 구리층
을 구비하는 질화규소 회로 기판으로서,
상기 제 2 구리층의 상기 질화규소 기판이 형성된 면과 반대측의 면은, 직접 또는 접합 재료층을 개재하여 히트 싱크와 접합되고,
상기 히트 싱크의 선팽창 계수를 αH (/℃), 상기 히트 싱크의 영률을 EH (㎬), 상기 봉지 수지부의 선팽창 계수를 αR (/℃), 상기 봉지 수지부의 영률을 ER (㎬) 로 했을 때,
이하의 식 (1) 로 산출되는 S1 이 -0.38 (㎬) 이상, -0.23 (㎬) 이하이고,
이하의 식 (2) 로 산출되는 S2 가 -0.028 (㎬) 이상, 0.019 (㎬) 이하인,
전자 부품 모듈이 제공된다.
식 (1) : S1 = (αBC - αH) × EH × (290 - 25)
[여기서, αBC 는 상기 질화규소 기판 및 상기 제 2 구리층의 복합 적층체의 선팽창률의 근사값이고, 상기 질화규소 기판의 선팽창 계수를 αB (/℃), 상기 질화규소 기판의 영률을 EB (㎬), 상기 질화규소 기판의 두께를 TB (㎜) 로 하고, 상기 제 2 구리층의 선팽창 계수를 αC (/℃), 상기 제 2 구리층의 영률을 EC (㎬), 상기 제 2 구리층의 두께를 TC (㎜) 로 했을 때, 이하의 식 (3) 으로 산출된다.
식 (3) : αBC = ((αB × EB × TB) + (αC × EC × TC))/((EB × TB) + (EC × TC))]
식 (2) : S2 = (αABC - αR) × ER × (290 - 25)
[여기서, αABC 는, 상기 제 1 구리층, 상기 질화규소 기판 및 상기 제 2 구리층의 복합 적층체의 선팽창률의 근사값이고, 상기 제 1 구리층의 선팽창 계수를αA (/℃), 상기 제 1 구리층의 영률을 EA (㎬), 상기 제 1 구리층의 두께를 TA (㎜) 로 하고, 상기 질화규소 기판의 선팽창 계수를 αB (/℃), 상기 질화규소 기판의 영률을 EB (㎬), 상기 질화규소 기판의 두께를 TB (㎜) 로 하고, 상기 제 2 구리층의 선팽창 계수를 αC (/℃), 상기 제 2 구리층의 영률을 EC (㎬), 상기 제 2 구리층의 두께를 TC (㎜) 로 했을 때, 이하의 식 (4) 로 산출된다.
식 (4) : αABC = ((αA × EA × TA) + ((αB × EB × TB) + (αC × EC × TC))/((EA × TA) + (EB × TB) + (EC × TC))]
또, 본 발명에 의하면, 질화규소 기판과,
상기 질화규소 기판의 일방의 면에 형성된 제 1 구리층과,
상기 질화규소 기판의 타방의 면에 형성된 제 2 구리층
을 구비하는 질화규소 회로 기판으로서,
상기 질화규소 회로 기판은,
그 전부, 또는 일부가 봉지 수지부에 의해 봉지되고, 또한,
상기 제 2 구리층의 상기 질화규소 기판이 형성된 면과 반대측의 면이, 직접 또는 접합 재료층을 개재하여 히트 싱크와 접합된 형태로 사용되고,
상기 히트 싱크의 선팽창 계수를 αH (/℃), 상기 히트 싱크의 영률을 EH (㎬), 상기 봉지 수지부의 선팽창 계수를 αR (/℃), 상기 봉지 수지부의 영률을 ER (㎬) 로 했을 때,
이하의 식 (1) 로 산출되는 S1 이 -0.38 (㎬) 이상, -0.23 (㎬) 이하이고,
이하의 식 (2) 로 산출되는 S2 가 -0.028 (㎬) 이상, 0.019 (㎬) 이하인,
질화규소 회로 기판이 제공된다.
식 (1) : S1 = (αBC - αH) × EH × (290 - 25)
[여기서, αBC 는 상기 질화규소 기판 및 상기 제 2 구리층의 복합 적층체의 선팽창률의 근사값이고, 상기 질화규소 기판의 선팽창 계수를 αB (/℃), 상기 질화규소 기판의 영률을 EB (㎬), 상기 질화규소 기판의 두께를 TB (㎜) 로 하고, 상기 제 2 구리층의 선팽창 계수를 αC (/℃), 상기 제 2 구리층의 영률을 EC (㎬), 상기 제 2 구리층의 두께를 TC (㎜) 로 했을 때, 이하의 식 (3) 으로 산출된다.
식 (3) : αBC = ((αB × EB × TB) + (αC × EC × TC))/((EB × TB) + (EC × TC))]
식 (2) : S2 = (αABC - αR) × ER × (290 - 25)
[여기서, αABC 는, 상기 제 1 구리층, 상기 질화규소 기판 및 상기 제 2 구리층의 복합 적층체의 선팽창률의 근사값이고, 상기 제 1 구리층의 선팽창 계수를αA (/℃), 상기 제 1 구리층의 영률을 EA (㎬), 상기 제 1 구리층의 두께를 TA (㎜) 로 하고, 상기 질화규소 기판의 선팽창 계수를 αB (/℃), 상기 질화규소 기판의 영률을 EB (㎬), 상기 질화규소 기판의 두께를 TB (㎜) 로 하고, 상기 제 2 구리층의 선팽창 계수를 αC (/℃), 상기 제 2 구리층의 영률을 EC (㎬), 상기 제 2 구리층의 두께를 TC (㎜) 로 했을 때, 이하의 식 (4) 로 산출된다.
식 (4) : αABC = ((αA × EA × TA) + ((αB × EB × TB) + (αC × EC × TC))/((EA × TA) + (EB × TB) + (EC × TC))]
본 발명의 전자 부품 모듈, 및 질화규소 회로 기판은, 이상과 같이 구성되어 있기 때문에, 신뢰성·수율이 높은 전자 부품 모듈로 할 수 있다.
도 1 은, 본 실시형태에 관련된 질화규소 회로 기판의 평면도이다.
도 2 는, 본 실시형태에 관련된 질화규소 회로 기판의 단면도이다.
도 3 은, 본 실시형태에 관련된 전자 부품 모듈의 단면도이다.
도 4 는, 본 실시형태에 관련된 전자 부품 모듈의 일부의 확대 단면도이다.
이하, 본 발명의 실시형태에 대해, 도면을 사용하여 설명한다. 또한, 모든 도면에 있어서, 동일한 구성 요소에는 동일한 부호를 부여하고, 적절히 설명을 생략한다. 또, 도면은 개략도이고, 실제의 치수 비율과는 일치하고 있지 않다.
이하, 본 실시형태의 전자 부품 모듈 (200) 의 구성에 대해 설명한다.
<본 실시형태에 관련된 전자 부품 모듈의 구성>
본 실시형태에 관련된 전자 부품 모듈 (200) 은, 질화규소 회로 기판 (100) 과, 질화규소 회로 기판 (100) 에 탑재된 전자 부품 (40) 과, 질화규소 회로 기판 (100) 의 전부 또는 일부, 및 전자 부품 (40) 을 봉지하는 봉지 수지부 (50) 를 구비한다.
먼저, 본 실시형태에 관련된 질화규소 회로 기판 (100) 에 대해, 도 1, 및 도 2 를 사용하여 설명한다. 도 1 은, 본 실시형태에 관련된 질화규소 회로 기판의 평면도이고, 도 2 는 본 실시형태에 관련된 질화규소 회로 기판의 단면도이다.
도 2 에 나타내는 바와 같이, 본 실시형태에 관련된 질화규소 회로 기판 (100) 은, 질화규소 기판 (10) 과, 제 1 구리층 (30) 과, 제 2 구리층 (20) 을 구비하고 있다. 또, 질화규소 기판 (10) 과, 제 2 구리층 (20) 은, 납재층 (12) 을 사이에 두고 적층 상태를 구성할 수 있고, 질화규소 기판 (10) 과 제 1 구리층 (30) 은, 납재층 (13) 을 사이에 두고 적층 상태를 구성할 수 있다.
또한, 본 실시형태에 있어서, 「질화규소-구리 복합체」 란, 질화규소 기판 (10) 과, 제 1 구리층 (30) 과, 납재층 (13) 과, 질화규소 기판 (10) 과, 납재층 (12) 과, 제 2 구리층 (20) 이 적층된 상태로서, 회로 패턴이 형성되기 전의 상태를 의미한다. 또, 「질화규소 회로 기판」 이란, 「질화규소-구리 복합체」 에 회로 패턴이 형성된 상태를 의미하고, 회로 패턴이 형성된 구리층의 일부에는, 전자 부품 (40) 등의 전자 부품이 실장된 상태이어도 된다.
계속해서, 도 3, 및 도 4 를 사용하여, 본 실시형태에 관련된 전자 부품 모듈에 대해 더 설명한다. 도 3 은, 본 실시형태에 관련된 전자 부품 모듈의 단면도이다. 또, 도 4 는, 본 실시형태에 관련된 전자 부품 모듈의 일부의 확대 단면도이다.
도 3 에 나타내는 바와 같이, 본 실시형태에 있어서, 제 2 구리층 (20) 의 질화규소 기판 (10) 이 형성된 면과 반대측의 면은, 직접 또는 접합 재료층을 개재하여 히트 싱크 (60) 와 접합되어 있고, 도 3 에 나타내는 본 실시형태의 일례에서는, 제 2 구리층 (20) 은, 접합 재료층 (21) 을 개재하여 히트 싱크 (60) 와 접합되어 있다. 본 실시형태에 있어서, 질화규소 회로 기판 (100) 의 전부 또는 일부, 및 전자 부품 (40) 은, 봉지 수지부 (50) 로 봉지되어 있다.
본 실시형태에 관련된 전자 부품 모듈은, 히트 싱크 (60) 의 선팽창 계수를 αH (/℃), 히트 싱크 (60) 의 영률을 EH (㎬), 봉지 수지부 (50) 의 선팽창 계수를αR (/℃), 봉지 수지부 (50) 의 영률을 ER (㎬) 로 했을 때, 이하의 식 (1) 로 산출되는 S1 이 -0.38 (㎬) 이상, -0.23 (㎬) 이하이고, 이하의 식 (2) 로 산출되는 S2 가 -0.028 (㎬) 이상, 0.019 (㎬) 이하이다.
식 (1) : S1 = (αBC - αH) × EH × (290 - 25)
식 (2) : S2 = (αABC - αR) × ER × (290 - 25)
여기서, αBC (/℃) 는, 질화규소 기판, 및 제 2 구리층으로 형성되는 복합 적층체의 선팽창률의 근사값을 나타내고, αABC (/℃) 는, 제 1 구리층, 질화규소 기판, 및 제 2 구리층으로 형성되는 복합 적층체의 선팽창률의 근사값 αABC (/℃) 를 나타낸다.
본 발명에 의하면, 상기의 구성을 갖는 전자 부품 모듈에 있어서, 상기 식 (1) 로 산출되는 S1, 및 상기 식 (2) 로 산출되는 S2 를 특정한 수치 범위로 함으로써, 신뢰성·수율이 높은 전자 부품 모듈로 할 수 있다.
즉, 전자 부품 모듈, 및 전자 부품 모듈을 구성하는 질화규소 회로 기판은, 선팽창 계수 등이 상이한 재료를 조합하고, 접합함으로써 제조되는 것이고, 각 구성 부품의 재료·물성·형상의 선택지, 및 그 조합은 많이 존재한다. 본 발명자들은 예의 검토한 결과, 질화규소 기판, 및 제 2 구리층이라고 하는, 히트 싱크에 근접하는 2 층으로 이루어지는 복합 적층체와, 히트 싱크 사이에 축적되는 잔류 응력에 관련된 파라미터, 및 제 1 구리층, 질화규소 기판, 및 제 2 구리층이라고 하는 3 층에 의해 형성되는 복합 적층체 (질화규소 회로 기판) 와, 봉지 수지부 사이에 축적되는 잔류 응력에 관련된 파라미터를 규정함으로써, 전자 부품 모듈의 신뢰성·수율을 향상시킬 수 있는 것을 지견하여, 본 발명을 이룰 수 있었던 것이다.
상기 식 (1) 로 산출되는 S1, 즉, 질화규소 기판, 및 제 2 구리층이라고 하는 2 층으로 형성되는 복합 적층체와, 히트 싱크 사이에 축적되는 잔류 응력은, -0.38 ㎬ 이상, -0.23 ㎬ 이하이고, -0.36 ㎬ 이상, -0.24 ㎬ 이하인 것이 바람직하고, -0.34 ㎬ 이상, -0.25 ㎬ 이하인 것이 보다 바람직하다.
상기 식 (2) 로 산출되는 S2, 즉, 제 1 구리층, 질화규소 기판, 및 제 2 구리층이라고 하는 3 층에 의해 형성되는 복합 적층체와, 봉지 수지부 사이에 축적되는 잔류 응력은, -0.028 ㎬ 이상, 0.019 ㎬ 이하이고, -0.020 ㎬ 이상, 0.015 ㎬ 이하인 것이 바람직하고, -0.015 ㎬ 이상, 0.010 ㎬ 이하인 것이 보다 바람직하다.
식 (1) 로 나타내는 S1, 및 식 (2) 로 나타내는 S2 는, 전자 부품 모듈에 사용하는 각 구성 부재의 재료의 종류·물성·형상 등을 적절히 선택함으로써 조정할 수 있다.
여기서, 질화규소 기판, 및 제 2 구리층으로 형성되는 복합 적층체의 선팽창률의 근사값 αBC (/℃) 는, 질화규소 기판의 선팽창 계수를 αB (/℃), 질화규소 기판의 영률을 EB (㎬), 질화규소 기판의 두께를 TB (㎜) 로 하고, 제 2 구리층의 선팽창 계수를 αC (/℃), 제 2 구리층의 영률을 EC (㎬), 제 2 구리층의 두께를 TC (㎜) 로 했을 때, 이하의 식 (3) 으로 산출된다.
식 (3) : αBC = ((αB × EB × TB) + (αC × EC × TC))/((EB × TB) + (EC × TC))
αBC (/℃) 는, 1.0 × 10-6/℃ 이상, 3.0 × 10-5/℃ 이하인 것이 바람직하고, 3.0 × 10-6/℃ 이상, 2.0 × 10-5/℃ 이하인 것이 보다 바람직하다.
또, 제 1 구리층, 질화규소 기판, 및 제 2 구리층이라고 하는 3 층에 의해 형성되는 복합 적층체의 선팽창률의 근사값 αABC (/℃) 는, 상기 제 1 구리층의 선팽창 계수를 αA (/℃), 상기 제 1 구리층의 영률을 EA (㎬), 상기 제 1 구리층의 두께를 TA (㎜) 로 하고, 상기 질화규소 기판의 선팽창 계수를 αB (/℃), 상기 질화규소 기판의 영률을 EB (㎬), 상기 질화규소 기판의 두께를 TB (㎜) 로 하고, 상기 제 2 구리층의 선팽창 계수를 αC (/℃), 상기 제 2 구리층의 영률을 EC (㎬), 상기 제 2 구리층의 두께를 TC (㎜) 로 했을 때, 이하의 식 (4) 로 산출된다.
식 (4) : αABC = ((αA × EA × TA) + ((αB × EB × TB) + (αC × EC × TC))/((EA × TA) + (EB × TB) + (EC × TC))
αABC (/℃) 는, 1.0 × 10-6/℃ 이상, 3.0 × 10-5/℃ 이하인 것이 바람직하고, 5.0 × 10-6/℃ 이상, 2.0 × 10-5/℃ 이하인 것이 보다 바람직하다.
αBC (/℃), 및 αABC (/℃) 가 상기 수치 범위 내임으로써, 보다 전자 부품 모듈의 신뢰성을 향상시킬 수 있다.
본 발명에 관련된 질화규소 회로 기판 (100) 은, 상기의 본 실시형태에 관련된 전자 부품 모듈 (200) 중의 질화규소 회로 기판 (100) 을 나타낸다. 즉, 본 발명에 관련된 질화규소 회로 기판 (100) 은, 그 전부, 또는 일부가 봉지 수지부 (50) 에 의해 봉지되고, 또한, 제 2 구리층 (20) 의 질화규소 기판 (10) 이 형성된 면과 반대측의 면이, 직접 또는 접합 재료층 (21) 을 개재하여 히트 싱크와 접합된 형태로 사용된다.
본 실시형태에 있어서, 제 1 구리층 (30) 은, 회로 패턴에 형성된 구리층이 된다. 또한, 제 1 구리층 (30) 상에는, 전자 부품 (40) 이 땜납층 (31) 을 개재하여 접합되어 있고, 제 1 구리층 (30) 이나, 전자 부품 (40) 에, 외부 접속용의 리드 프레임이나 와이어 본딩 (71) 에 의해, 외부 접속 단자 (70) 와 접속되어 있다. 본 실시형태에 있어서는, 일례로서, 와이어 본딩 (71) 에 의해 외부 접속 단자 (70) 에 접속되어 있는 예를 나타낸다. 또, 외부 접속 단자 (70) 는, 와이어 본딩 (71) 을 개재하지 않고, 직접 기판에 접속할 수도 있다. 이 경우, 외부 접속 단자 (70) 는, 예를 들어, 땜납, 또는 초음파 접합으로 접합할 수 있다.
또한, 전자 부품 (40) 은 반도체 소자 등의 전자 부품이 되고, 원하는 기능에 따라, 예를 들어, IGBT (Insulated Gate Bipolar Transistor), MOSFET (Metal Oxide Semiconductor Field Effect Transistor), FWD (Free Wheeling Diode) 등의 여러 가지 반도체 소자를 선택할 수 있다.
또, 전자 부품 (40) 을 접합하는 땜납층 (31) 은, 예를 들어 Sn-Sb 계, Sn-Ag 계, Sn-Cu 계, Sn-In 계, 혹은 Sn-Ag-Cu 계의 땜납재 (이른바 납프리 땜납재) 로 할 수 있다.
또, 외부 접속 단자 (70) 는, 예를 들어 구리 또는 구리 합금에 의해 형성되고, 와이어 본딩 (71) 은 예를 들어 구리, 구리 합금, 알루미늄, 금 등에 의해 형성된다.
또, 본 실시형태에 있어서, 제 2 구리층 (20) 은, 히트 싱크 접합용 구리층이 된다.
본 실시형태에 있어서, 제 2 구리층 (20) 은, 접합 재료층 (21) 을 개재하여, 히트 싱크 (60) 와 접합되어 있다.
상기한 바와 같이, 본 실시형태에 있어서, 질화규소 회로 기판 (100) 의 전부 또는 일부, 및 전자 부품 (40) 은, 봉지 수지부 (50) 로 봉지된다.
여기서, 제 2 구리층 (20) 의 질화규소 기판 (10) 이 형성된 면과 반대측의 면, 즉, 제 2 구리층 하면 (22) 은, 봉지 수지부 (50) 에 의해 덮이지 않은 미피복 영역을 갖는 것이 바람직하다. 바꿔 말하면, 제 2 구리층 하면 (22) 은, 그 일부 또는 전부가 봉지 수지부 (50) 에 의해 덮여 있지 않은 것이 바람직하다.
또, 본 실시형태에 관련된 전자 부품 모듈은, 제 2 구리층 (20) 의 질화규소 기판 (10) 이 형성된 면과 반대측의 면, 즉, 제 2 구리층 하면 (22) 이, 봉지 수지부 (50) 보다, 질화규소 기판 (10) 과 멀어지는 방향으로 볼록한 것이 바람직하다. 즉, 도 4 에 나타내는 바와 같이, 봉지 수지부 (50) 의, 히트 싱크 (60) 와 대향하는 면을 봉지 수지부 하면 (51) 으로 하고, 제 2 구리층 (20) 의 히트 싱크 (60) 와 대향하는 면을 제 2 구리층 하면 (22) 으로 했을 때, 봉지 수지부 하면 (51) 과 접합 재료층 (21) 사이에는 단차가 있어, 제 2 구리층 하면 (22) 은 봉지 수지부 하면 (51) 에 대해, 볼록해지도록 설계된다. 이와 같이 설계함으로써, 질화규소 회로 기판 (100) 과, 히트 싱크 (60) 를 접합하는 공정에 있어서, 즉, 제 2 구리층 (20) 이 노출되어 있는 제 2 구리층 하면 (22) (봉지 수지부 (50) 로 덮여 있지 않은 미피복 영역) 과, 히트 싱크 (60) 를 접합하는 공정에 있어서, 질화규소 회로 기판 (100) 과, 히트 싱크 (60) 를 눌러 대어 접촉시켰을 때, 히트 싱크 (60) 와 최초로 접하는 것은 제 2 구리층 하면 (22) 이 되기 때문에, 봉지 수지부 (50) 가 접합의 방해를 하는 일 없이, 순조롭게 제 2 구리층 하면 (22) 과 히트 싱크 (60) 를 접합할 수 있고, 또한, 제 2 구리층 (20) 과, 히트 싱크 (60) 의 접합의 신뢰성을 향상시킬 수 있다.
이하, 본 실시형태에 관련된 질화규소 회로 기판 (100) 의 각 구성에 대해 보다 상세하게 설명한다.
<질화규소 기판>
본 실시형태에 관련된 질화규소 기판 (10) 은, 제 1 구리층 (30) 및 제 2 구리층 (20) 을 지지하는 기능을 갖는다. 여기서, 질화규소 기판은, 그 두께 방향에서 보았을 때 직사각형으로 되어 있다. 또, 질화규소 기판 (10) 의 두께 TB 는, 바람직하게는, 0.2 ㎜ 이상, 1.5 ㎜ 이하의 범위, 보다 바람직하게는 0.2 ㎜ 이상 0.8 ㎜ 이하로 설정되고, 본 실시형태에서는, 0.32 ㎜ 로 되어 있다. 또한, 질화규소 기판 (10) 의 형상 등은, 본 실시형태에 있어서의 일례이고, 본 발명에 관련된 기능을 발휘하면 본 실시형태의 경우와 상이해도 된다.
본 실시형태에 관련된 질화규소 기판 (10) 은, 그 영률 EB 가, 250 ㎬ 이상, 320 ㎬ 이하인 것이 바람직하고, 260 ㎬ 이상, 310 ㎬ 이하인 것이 보다 바람직하다.
또, 본 실시형태에 관련된 질화규소 기판 (10) 은, 그 선팽창률 αB 가, 1.5 × 10-6/℃ 이상, 4.0 × 10-6/℃ 이하인 것이 바람직하고, 1.8 × 10-6/℃ 이상, 3.0 × 10-6/℃ 미만인 것이 보다 바람직하다.
질화규소 기판 (10) 의 물성을 상기 양태로 조정함으로써, S1, 및 S2 를 상기 수치 범위 내로 조정하기 쉬워지고, 또, 전자 부품 모듈에 있어서의 신뢰성·수율을 보다 향상시킬 수 있다.
또한, 질화규소 기판 (10) 의 영률 EB, 선팽창률 αB 등의 물성은, 질화규소 기판 (10) 의 제조 방법, 구체적으로는 원료의 배합이나, 소성 조건 등을 제어함으로써 조정할 수 있다.
<제 1 구리층>
제 1 구리층 (30) 은, 그 두께 방향에서 보았을 때 다각형으로 되어 있다. 제 1 구리층 (30) 의 두께는, 바람직하게는, 0.10 ㎜ 이상 1.50 ㎜ 이하의 범위로 설정되고, 보다 바람직하게는, 0.15 ㎜ 이상, 1.40 ㎜ 이하, 더욱 바람직하게는 0.20 ㎜ 이상 1.20 ㎜ 이하이다. 본 실시형태에서는, 일례로서, 0.30 ㎜ 가 된다. 또한, 제 1 구리층 (30) 의 형상 등은, 본 실시형태에 있어서의 일례이고, 본 발명에 관련된 기능을 발휘하면 본 실시형태의 경우와 상이해도 된다.
본 실시형태에 관련된 제 1 구리층 (30) 은, 그 선팽창률을, 바람직하게는, 16 × 10-6/℃ 이상, 19 × 10-6/℃ 이하, 보다 바람직하게는 17 × 10-6/℃ 이상, 18 × 10-6/℃ 이하로 할 수 있다.
제 1 구리층 (30) 의 영률은 90 ㎬ 이상 150 ㎬ 이하가 바람직하고, 보다 바람직하게는 100 ㎬ 이상 140 ㎬ 이하, 더욱 바람직하게는 110 ㎬ 이상 130 ㎬ 이하이다.
제 1 구리층 (30) 및 제 2 구리층 (20) 의 물성을 상기 양태로 조정함으로써, S2 를 상기 수치 범위 내로 조정하기 쉬워지고, 전자 부품 모듈에 있어서의 신뢰성·수율을 보다 향상시킬 수 있다.
제 1 구리층 (30) 에 있어서의 구리 결정의 평균 결정 입경은, 50 ㎛ 이상, 500 ㎛ 이하인 것이 바람직하고, 100 ㎛ 이상, 300 ㎛ 이하인 것이 보다 바람직하다.
본 실시형태에 관련된 전자 부품 모듈은, 제 1 구리층 (30) 상에 땜납층 (31) 등의 접합층을 개재하여, 전자 부품 (40) 이 탑재되고, 봉지 수지부 (50) 로 덮이기 때문에, 제 1 구리층 (30) 은, 봉지 수지부 (50) 와, 땜납층 제 1 구리층 (30) 및 전자 부품 (40) 과, 질화규소 기판 (10) 등에 사이에 끼워지고, 이들 재료와의 사이에 잔류 응력이나 열스트레스가 가해지게 되지만, 제 1 구리층 (30) 에 있어서의 구리 결정의 평균 결정 입경을 상기 수치 범위 내로 함으로써, 보다 접합 강도 불량 또는 열저항 불량을 저감시킬 수 있다. 상기의 메커니즘은 분명하지 않지만, 제 1 구리층 (30) 에 있어서의 구리 결정의 평균 결정 입경을 상기 수치 범위 내로 함으로써, 제 1 구리층 (30) 에 있어서, 구리 결정이 적당히 입계 미끄럼을 일으키는 등을 하여 응력이 적당히 완화되기 때문으로 추측된다.
<제 2 구리층>
제 2 구리층 (20) 은, 그 두께 방향에서 보았을 때 다각형으로 되어 있다. 제 2 구리층 (20) 의 두께는, 바람직하게는, 0.10 ㎜ 이상 1.50 ㎜ 이하의 범위로 설정되고, 보다 바람직하게는, 0.15 ㎜ 이상, 1.40 ㎜ 이하, 더욱 바람직하게는 0.20 ㎜ 이상 1.20 ㎜ 이하이다. 본 실시형태에서는, 일례로서, 0.30 ㎜ 가 된다. 또한, 제 2 구리층 (20) 의 형상 등은, 본 실시형태에 있어서의 일례이고, 본 발명에 관련된 기능을 발휘하면 본 실시형태의 경우와 상이해도 된다.
본 실시형태에 관련된 제 2 구리층 (20) 은, 그 선팽창률을, 바람직하게는, 16 × 10-6/℃ 이상, 19 × 10-6/℃ 이하, 보다 바람직하게는 17 × 10-6/℃ 이상, 18 × 10-6/℃ 이하로 할 수 있다.
제 2 구리층 (20) 의 물성을 상기 양태로 조정함으로써, S1 및 S2 를 상기 수치 범위 내로 조정하기 쉬워져, 전자 부품 모듈에 있어서의 신뢰성·수율을 보다 향상시킬 수 있다.
제 2 구리층 (20) 에 있어서의 구리 결정의 평균 결정 입경은, 50 ㎛ 이상, 500 ㎛ 이하인 것이 바람직하고, 100 ㎛ 이상, 300 ㎛ 이하인 것이 보다 바람직하다.
후술하는 바와 같이 본 실시형태에 관련된 질화규소 회로 기판 (100) 을 전자 부품 모듈로 했을 경우, 제 2 구리층 (20) 에 땜납층 등의 접합 재료층 (21) 을 개재하여 히트 싱크가 접합되고, 제 2 구리층 (20) 에는, 땜납층 등의 접합 재료층 (21) 및 히트 싱크 (60) 와, 질화규소 기판 (10) 등에 사이에 끼워지고, 이들 이종 재료와의 사이에 잔류 응력이나 열스트레스가 가해지게 되지만, 제 2 구리층 (20) 에 있어서의 구리 결정의 평균 결정 입경을 상기 수치 범위 내로 함으로써, 보다 접합 강도 불량 또는 열저항 불량을 저감시킬 수 있다. 상기의 메커니즘은 분명하지 않지만, 제 2 구리층 (20) 에 있어서의 구리 결정의 평균 결정 입경을 상기 수치 범위 내로 함으로써, 제 2 구리층 (20) 에 있어서, 구리 결정이 적당히 입계 미끄럼을 일으키는 등을 하여 응력이 적당히 완화되기 때문으로 추측된다.
제 2 구리층 (20) 의 영률은 90 ㎬ 이상 150 ㎬ 이하가 바람직하고, 보다 바람직하게는 100 ㎬ 이상 140 ㎬ 이하, 더욱 바람직하게는 110 ㎬ 이상 130 ㎬ 이하이다.
또한, 제 1 구리층 (30) 및 제 2 구리층 (20) 에 있어서의 선팽창률, 영률, 및 구리 결정의 평균 결정 입경은, 제 1 구리층 (30) 및 제 2 구리층 (20) 을 구성하는 구리판을 적절히 선택하고, 질화규소 기판 (10) 에, 제 1 구리층 (30) 및 제 2 구리층 (20) 을 납땜할 때의 제조 조건을 제어하는 것 등에 의해, 조정할 수 있다.
또, 제 1 구리층 (30) 및 제 2 구리층 (20) 에 있어서의 구리 결정의 평균 결정 입경은, 실시예에 기재된 방법으로 구할 수 있다.
<납재층>
본 실시형태에 관련된 납재층 (12) 및 납재층 (13) 은, 질화규소 기판 (10) 과 제 1 구리층 (30), 질화규소 기판 (10) 과 제 2 구리층 (20) 사이에 각각 배치되고, 제 1 구리층 (30), 또는 제 2 구리층 (20) 을 질화규소 기판 (10) 에 접합시키고 있다. 납재층 (12) 및 납재층 (13) 의 두께는, 전형적으로는 3 ㎛ 이상 40 ㎛ 이하의 범위로 설정되고, 더욱 바람직하게는, 4 ㎛ 이상 25 ㎛ 이하이다.
또한, 본 실시형태에 관련된 질화규소 회로 기판 (100) 은, 제 1 구리층 (30) 및 제 2 구리층 (20) 상에 도금층을 가지고 있어도 된다. 도금층은 공지된 재료로 형성할 수 있지만, 예를 들어, Ag, Ni-P 로 할 수 있다.
납재층 (12 및 13) 의 조성은, 납재 중에 티탄, 지르코늄, 하프늄, 니오브, 탄탈, 바나듐, 알루미늄, 주석에서 선택되는 적어도 1 종의 활성 금속을 함유하는 은-구리계 납재로 구성되는 것으로 할 수 있다. Ag 와, Cu, Sn 또는 In 의 배합비는, Ag : 85.0 질량부 이상 95.0 질량부 이하, Cu : 5.0 질량부 이상 13.0 질량부 이하, Sn 또는 In : 0.4 질량부 이상 3.5 질량부 이하로 이루어지는 것을 바람직하게 들 수 있다. 상기 수치 범위 내로 함으로써, 납재의 융해 온도가 과도하게 상승하는 것을 막아, 적당한 온도에서의 접합이 가능해지고, 접합시의 열팽창률차에서 유래하는 열스트레스를 저하시킬 수 있어, 내열 사이클성을 향상시킬 수 있다.
티탄 등의 활성 금속의 첨가량은, 예를 들어, Ag 와, Cu 와, Sn 또는 In 의 합계 100 질량부에 대하여, 1.5 질량부 이상 5.0 질량부 이하로 할 수 있다. 활성 금속의 첨가량을 적절히 조정함으로써, 세라믹스판에 대한 젖음성을 한층 높일 수 있고, 접합 불량의 발생을 한층 억제할 수 있다.
<봉지 수지부>
본 실시형태에 있어서, 봉지 수지부 (50) 는, 선팽창 계수는 바람직하게는 5 × 10-6/℃ 이상, 30 × 10-6/℃ 이하로 할 수 있고, 6 × 10-6/℃ 이상 20 × 10-6/℃ 이하로 하는 것이 보다 바람직하고, 더욱 바람직하게는 6 × 10-6/℃ 이상 15 × 10-6/℃ 이하로 할 수 있다. 봉지 수지부 (50) 는, 예를 들어, SiO2 필러가 함유된 에폭시계 수지 등을 사용할 수 있다.
봉지 수지부 (50) 의 영률은 50 ㎬ 이상 80 ㎬ 이하가 바람직하고, 보다 바람직하게는 10 ㎬ 이상 60 ㎬ 이하, 더욱 바람직하게는 15 ㎬ 이상 40 ㎬ 이하이다.
봉지 수지부 (50) 는, 봉지 수지부 형성용 수지 조성물을 경화시킴으로써 형성할 수 있다.
봉지 수지부 형성용 수지 조성물의 종류는 특별히 한정되지 않고, 트랜스퍼 몰드용 수지 조성물, 컴프레션 성형용 수지 조성물, 액상 봉지재 등, 당해 기술 분야에서 통상 사용되는 수지 조성물을 사용할 수 있다.
봉지 수지부 형성용 수지 조성물은, 열경화성 수지를 포함하는 것이 바람직하고, 에폭시 수지, 페놀 수지, 시아네이트 수지, 비스말레이미드트리아진 수지, 아크릴 수지, 실리콘 수지에서 선택되는 1 종 또는 2 종 이상을 포함하는 것이 바람직하고, 적어도 에폭시 수지를 포함하는 것이 보다 바람직하다.
봉지 수지부 형성용 수지 조성물은, 경화제, 충전재 등을 추가로 포함하고 있어도 된다.
충전재로는, 용융 실리카 (구상 실리카), 결정 실리카, 알루미나, 탄화규소, 질화규소, 질화알루미늄, 질화붕소, 베릴리아, 지르코니아 등의 분체 또는 이들을 구형화한 비드, 유리 섬유, 아라미드 섬유, 탄소 섬유 등을 들 수 있다. 충전재는 1 종을 단독으로 사용해도 되고 2 종 이상을 조합하여 사용해도 된다.
<히트 싱크>
히트 싱크 (60) 는, 예를 들어, 알루미늄이나 구리, 이들의 합금 등의 고열전도율을 갖는 재료에 의해 형성되고, 알루미늄, 또는 알루미늄 합금으로 형성되는 것이 바람직하다.
상기 히트 싱크의 선팽창 계수는 20 × 10-6/℃ 이상, 30 × 10-6/℃ 이하인 것이 바람직하고, 22 × 10-6/℃ 이상, 28 × 10-6/℃ 이하로 하는 것이 보다 바람직하다.
히트 싱크 (60) 의 영률은 40 ㎬ 이상 110 ㎬ 이하가 바람직하고, 보다 바람직하게는 50 ㎬ 이상 100 ㎬ 이하, 더욱 바람직하게는 60 ㎬ 이상 90 ㎬ 이하이다.
또한, 각 구성 재료의 선팽창률은, 예를 들어, JIS R 1618 에 기초하여, 열기계 분석 장치 (TMA : thermomechanical analyzer) 로 구할 수 있다. 또한, 본 발명에 있어서, 선팽창률은 각 구성 재료의 25 ∼ 400 ℃ 에 있어서의 선팽창률 (선팽창 계수) 을 나타내는 것으로 한다.
또, 각 구성 재료의 영률은, JIS R1602 에 기초하여, 정적 휨법으로 측정할 수 있다.
<질화규소 회로 기판의 제조 방법>
본 실시형태에 관련된 전자 부품 모듈 (200) 은 이하의 방법으로 제조할 수 있다. 먼저, 본 실시형태에 관련된 질화규소 회로 기판 (100) 의 제조 방법에 대해 설명한다.
먼저, 원하는 물성을 갖는 질화규소 기판 (10) 을 준비한다. 질화규소 기판 (10) 은, 이하의 제조 방법으로 얻을 수 있다. 즉, 질화규소 분말, Y2O3, MgO 등의 소결 보조제를 포함하는 원료 분말과, 유기 용제와, 필요에 따라 유기 바인더, 가소제 등을, 볼 밀로 균일하게 혼합하여 원료 슬러리로 한다. 얻어진 원료 슬러리를 탈포·증점한 후, 닥터 블레이드법으로 시트 성형하여 성형체를 얻는다. 얻어진 시트 성형체를 절단 후, 400 ∼ 800 ℃ 에서 탈지하고, 또한, 소성로 내에서 1700 ∼ 1900 ℃ 에서, 1 ∼ 10 시간 질소 분위기 중에서 소성함으로써 질화규소 기판 (10) 을 얻는다.
다음으로 질화규소 기판 (10) 의 양면에 활성 금속을 포함하는 납재로서 예를 들어, 활성 금속인 Ti 가 첨가된 Ag-Cu 계 합금 페이스트를 인쇄 형성하고, 질화규소 기판 (10) 과 거의 동일한 장방형상의 구리판을 양면에 600 ℃ ∼ 900 ℃ 의 온도로 가열 접합한다. 여기서, 구리판으로는, 무산소 구리판을 사용하는 것이 바람직하다. 또, 구리판으로는 압연 구리판을 사용하는 것이 보다 바람직하다. 질화규소 기판 (10) 의 양면에 납재를 개재하여 구리판을 접합함으로써, 질화규소-구리 복합체를 얻을 수 있다.
계속해서, 제 1 구리층 (30) 을 에칭 처리하여 회로 패턴을 형성한다. 제 1 구리층 (30) 의 상면에 포토레지스트 (도시 생략) 를 라미네이트한다. 이 경우, 액상의 포토레지스트를 도포해도 된다.
이어서, 포토레지스트에 회로 패턴을 형성하기 위해, 회로 패턴에 준한 패턴의 노광을 한다. 이 경우, 회로 패턴의 네거티브 화상이 형성되어 있는 필름을 포토레지스트에 밀착시키고, 이른바 일괄 노광에 의해 포토레지스트를 감광시켜도 되고, 이른바 직묘형 (直描型) 노광 장치를 사용하여 (상기 필름을 사용하지 않고) 포토레지스트를 감광시켜도 된다.
이어서, 회로 패턴에 준하여 감광한 포토레지스트를 에칭한다.
이어서, 남은 포토레지스트를 제거한다.
이 때, 제 2 구리층 (20) 에 대해서는, 에칭 처리 없음으로 할 수도 있고, 동일하게 패턴을 형성해도 된다. 또한 회로 패턴 형성 후의 제 2 구리층 (20) 및 제 1 구리층 (30) 에 도금을 실시할 수도 있다.
이상에 의해, 회로 패턴이 형성된 상태의 질화규소 회로 기판 (100) 이 제조된다.
상기의 본 실시형태에 관련된 질화규소 회로 기판 (100) 은, 질화규소 기판 (10) 과, 질화규소 기판의 일방의 면에 형성된 제 1 구리층 (30) 과, 질화규소 기판의 타방의 면에 형성된 제 2 구리층 (20) 을 구비하는 질화규소 회로 기판 (100) 으로서, 질화규소 회로 기판 (100) 은, 그 전부, 또는 일부가 봉지 수지부 (50) 에 의해 봉지되고, 또한, 제 2 구리층 (20) 의 질화규소 기판 (10) 이 형성된 면과 반대측의 면이, 직접 또는 접합 재료층 (21) 을 개재하여 히트 싱크 (60) 와 접합된 형태로 사용되고, 히트 싱크 (60) 의 선팽창 계수를 αH (/℃), 히트 싱크 (60) 의 영률을 EH (㎬), 봉지 수지부 (50) 의 선팽창 계수를 αR (/℃), 봉지 수지부 (50) 의 영률을 ER (㎬) 로 했을 때, 상기의 식 (1) 로 산출되는 S1 이 -0.38 (㎬) 이상, -0.23 (㎬) 이하이고, 상기의 식 (1) 로 산출되는 S2 가 -0.028 (㎬) 이상, 0.019 (㎬) 이하이다.
다음으로, 제 1 구리층 (30) 상에 땜납층 (31) 을 개재하여 전자 부품 (40) 을 탑재한다. 본 실시형태에서는, 예를 들어 Sn-Sb 계, Sn-Ag 계, Sn-In 계, 혹은 Sn-Ag-Cu 계의 땜납재를 사용하여, 제 1 구리층 (30) 과 전자 부품 (40) 을 땜납 접합한다.
다음으로, 전자 부품 (40) 등을, 봉지 수지에 의해 수지 봉지하여, 봉지 수지부 (50) 를 형성한다. 수지 봉지는, 공지된 방법을 사용할 수 있지만, 예를 들어, 트랜스퍼 몰드에 의해 수지 봉지할 수 있다. 또, 수지 봉지 공정에 있어서는, 예를 들어, 전자 부품 모듈의, 제 2 구리층 하면 (22) 을 미리 가소성이 있는 재료에 눌러 댄 상태에서 수지 봉지를 실시함으로써, 제 2 구리층 (20) 의 질화규소 기판 (10) 이 형성된 면과 반대측의 면, 즉, 제 2 구리층 하면 (22) 에, 봉지 수지부 (50) 에 의해 덮여 있지 않은 미피복 영역을 남길 수 있고, 또한, 제 2 구리층 하면 (22) 을 봉지 수지부 하면 (51) 에 대해 볼록하게 할 수 있다.
이상과 같이 하여, 본 실시형태에 관련된 전자 부품 모듈 (200) 이 제조된다.
또한, 본 발명은 전술한 실시형태에 한정되는 것은 아니며, 본 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함되는 것이다.
실시예
이하, 본 발명에 대해 실시예를 참조하여 상세하게 설명하지만, 본 발명은 이들 실시예의 기재에 전혀 한정되는 것은 아니다.
<질화규소 회로 기판>
이하의 방법으로, 질화규소 회로 기판을 준비하였다.
<질화규소 기판>
표 1 에 기재된 선팽창률 αB, 영률 EB, 두께 TB 를 갖는 질화규소 기판을 준비하였다.
구체적으로는, 평균 입경 0.7 ㎛ 의 질화규소 원료 분말 91.4 질량부에, 소결 보조제로서, Y2O3 6.0 질량부와 MgO 1.5 질량부를 첨가하고, 유기 용제, 유기 바인더, 가소제 등을 혼입하고 볼 밀로 균일하게 혼합하여 원료 슬러리로 하였다. 원료 슬러리를 탈포·증점한 후, 닥터 블레이드법으로 시트 성형하여 성형체를 얻었다. 얻어진 시트 성형체를 절단 후, 500 ℃ 에서 탈지하고, 또한, 소성로 내에서, 1850 ℃, 5 시간의 질소 분위기 중에서 소성하여, 질화규소 기판을 제조하였다.
또한, 질화규소 기판은, 148 ㎜ × 200 ㎜ 의 크기의 것을 준비하였다.
<제 1 구리층 및 제 2 구리층용 구리판>
표 1 에 기재된 선팽창률, 영률, 두께를 갖는 압연 구리판을 준비하였다.
<질화규소 회로 기판의 제조 방법>
표 1 에 나타내는 조합의 질화규소 기판과 구리판을 사용하여 질화규소 회로 기판을 제조하였다.
먼저, 납재 (활성 금속을 포함한다) 로서, Ag 분말 (후쿠다 금속박분 공업 주식회사 제조 : Ag-HWQ 2.5 ㎛) 89.5 질량부, Cu 분말 (후쿠다 금속박분 공업 주식회사 제조 : Cu-HWQ 3 ㎛) 9.5 질량부, Sn 분말 (후쿠다 금속박분 공업 주식회사 제조 : Sn-HPN 3 ㎛) 1.0 질량부의 합계 100 질량부에 대하여, 수소화티탄 분말 (도호텍 주식회사 제조 : TCH-100) 을 3.5 질량부 포함하는 납재를 준비하였다.
상기 납재와, 바인더 수지와, 용제를 혼합하여, 납재 페이스트를 얻었다. 이 납재 페이스트를, 질화규소 기판의 양면에, 각 면에서의 건조 두께가 약 10 ㎛ 가 되도록, 스크린 인쇄법으로 도포하였다.
그 후, 질화규소 기판의 양면에 구리판을 겹치고, 1.0 × 10-3 ㎩ 이하의 진공 중에서 780 ℃, 30 분의 조건으로 가열하여, 질화규소 기판과 구리판을 납재로 접합하였다. 이로써, 질화규소 기판과 구리판이 납재로 접합된 질화규소-구리 복합체를 얻었다. 또한, 얻어진 질화규소-구리 복합체 구리층에 에칭 레지스트를 인쇄하고, 염화 제 2 철 용액으로 에칭하여 회로 패턴을 형성하여, 질화규소 회로 기판을 얻었다.
<전자 부품 모듈의 제조 방법>
얻어진 질화규소 회로 기판의 회로 패턴 상에, 전자 부품으로서 IGBT 소자를 땜납 접합하였다. 또한, 땜납재로서 Sn-Ag-Cu 계를 사용하였다. 다음으로, 트랜스퍼 몰드에 의해 봉지 수지부를 성형하고, 봉지 수지부를 경화시켰다.
<평가 방법>
(1) 구리판, 질화규소 기판의 선팽창률 (αB)
JIS R 1618 에 기초하여, 열기계 분석 장치 (TMA : thermomechanical analyzer) 로, 각 구리판, 및 각 질화규소 기판의 25 ℃ ∼ 400 ℃ 에 있어서의 선팽창률 (선팽창 계수) 을 측정하였다.
(2) 질화규소 기판의 영률 (EB)
JIS R1602 에 기초하여, 정적 휨법으로 측정하였다. 시험편 형상은 3 ㎜ × 4 ㎜ × 40 ㎜ 로 하였다.
<구리의 평균 결정 입경의 평가 방법>
질화규소 회로 기판에 있어서의 제 1 구리층 및 제 2 구리층의 구리의 평균 결정 입경을 이하의 방법으로 구하였다. 모두 50 ㎛ 이상, 500 ㎛ 이하의 범위에 있었다.
먼저, 이하 순서로, 측정용의 「단면」 을 얻었다.
(1) 각 실시예 및 비교예에서 얻어진 세라믹스 회로 기판을, 주면에 수직이고, 또한, 기판의 무게 중심을 지나는 단면으로 절단하였다. 절단에는 콘투어 머신을 사용하였다.
(2) 절단한 질화규소 회로 기판을 수지 포매하여, 수지 포매체를 제조하였다.
(3) 제조한 수지 포매체 중의 복합체 단면을, 다이아몬드 지립을 사용하여 버프 연마하였다.
상기에서 연마된 질화규소 회로 기판 단면에 대해, 전자 후방 산란 회절법에 의한 측정을 실시하였다.
구체적으로는, 먼저, 상기에서 연마된 제 1 구리층 또는 제 2 구리층의 거의 중심 부근에서, 가속 전압 15 ㎸ 의 조건으로, 50 배의 관찰 시야에 있어서, 전자선 후방 산란 회절 (EBSD) 법에 의한 분석을 실시하여, 데이터를 취득하였다. EBSD 법에는, 주식회사 히타치 하이테크놀로지즈 제조의 SU6600 형 전계 방출형 주사 현미경, 및 주식회사 TSL 솔루션즈 제조의 해석 장치를 사용하였다.
측정 데이터를, 주식회사 TSL 솔루션즈 제조의 소프트웨어 : OIM Data Analysis 7.3.0 에 의해 가시화하여 결정 방위 맵을 작성하였다. 이 결정 방위 맵을, 화상 처리 소프트웨어로 해석함으로써, 구리층에 있어서의 구리 결정의 평균 결정 입경을 구하였다.
상기에서, 화상 처리 소프트웨어로는, Media Cybernetics 사 제조의 Image-Pro Plus Shape Stack 버전 6.3 을 사용하였다. 또한, 평균 결정 입경의 산출에는, 인터셉트법을 사용하고, 1 개의 관찰 화상 상에 소정 길이의 직선을 10 개 이상 평행하게 긋고, 구리 결정 입자를 상기 직선이 횡단한 부분의 직선의 길이의 평균값을, 구리 결정의 평균 결정 입경으로서 얻었다 (이들은 소프트웨어가 자동적으로 처리하여 값을 산출하였다).
<열사이클 시험, 및 신뢰성 평가>
먼저, 상온 (일례로서 20 ℃) 의 시험 대상의 전자 부품 모듈을 150 ℃ 의 환경 내로 이동하고, 150 ℃ 의 환경 내에서 15 분간 유지한다 (제 1 공정).
이어서, 접합 기판을 150 ℃ 의 환경 내로부터 -55 ℃ 의 환경 내로 이동하고, -55 ℃ 의 환경 내에서 15 분간 유지한다 (제 2 공정).
그리고, 제 1 공정과 제 2 공정을 교대로 2000 회 반복한다.
이어서, 초음파 탐상 측정에 의해, 납재층 (13) 과 제 1 구리층 (30) 의 박리의 유무를 관찰한다. 평가 기준을 이하에 나타낸다.
◎ : 박리의 발생이 없었다.
○ : 박리가 약간 발생하였다.
구체적으로는, 박리가 발생한 실험예 5 를 기준으로 하여, 박리의 발생이 보였지만 실험예 5 와 동일한 정도이거나, 또는 박리의 발생이 보인 실험예 5 보다 정도가 가벼웠던 것을 △ 로 하였다.
× : 박리가 많이 발생하였다.
구체적으로는, 박리의 발생이 보인 실험예 5 를 기준으로 하여, 박리의 발생이 보이고, 실험예 5 보다 많은 박리가 발생한 것을 × 로 하였다.
평가 결과 등을 정리하여 표 1 에 나타낸다.
Figure pct00001
실시예 1 ∼ 8, 비교예 1 ∼ 4 로부터 분명한 바와 같이, S1 과 S2 가 소정의 범위에 있음으로써, 신뢰성이 높은 전자 부품 모듈을 안정적으로 얻을 수 있다. 이상으로부터, 신뢰성이 높은 전자 부품 모듈을 안정적으로 얻기 위해서는, S1 및 S2 를 본 발명에서 규정하는 범위 내로 제어하는 것이 중요하다는 것이 이해된다.
본 출원은 2019년 4월 26일에 출원된 일본 출원 특허출원 2019-085446호를 기초로 하는 우선권을 주장하고, 그 개시의 모두를 여기에 받아들인다.
10 질화규소 기판
12 납재층
13 납재층
20 제 2 구리층
21 접합 재료층
22 제 2 구리층 하면
30 제 1 구리층
31 땜납층
40 전자 부품
50 봉지 수지부
51 봉지 수지부 하면
60 히트 싱크
70 외부 접속 단자
71 와이어 본딩
100 질화규소 회로 기판
200 전자 부품 모듈

Claims (16)

  1. 질화규소 회로 기판과,
    상기 질화규소 회로 기판에 탑재된 전자 부품과,
    상기 질화규소 회로 기판의 전부 또는 일부, 및 상기 전자 부품을 봉지하는 봉지 수지부를 구비하는 전자 부품 모듈로서,
    상기 질화규소 회로 기판은,
    질화규소 기판과,
    상기 질화규소 기판의 일방의 면에 형성된 제 1 구리층과,
    상기 질화규소 기판의 타방의 면에 형성된 제 2 구리층을 구비하는 질화규소 회로 기판으로서,
    상기 제 2 구리층의 상기 질화규소 기판이 형성된 면과 반대측의 면은, 직접 또는 접합 재료층을 개재하여 히트 싱크와 접합되고,
    상기 히트 싱크의 선팽창 계수를 αH (/℃), 상기 히트 싱크의 영률을 EH (㎬), 상기 봉지 수지부의 선팽창 계수를 αR (/℃), 상기 봉지 수지부의 영률을 ER (㎬) 로 했을 때,
    이하의 식 (1) 로 산출되는 S1 이 -0.38 (㎬) 이상, -0.23 (㎬) 이하이고,
    이하의 식 (2) 로 산출되는 S2 가 -0.028 (㎬) 이상, 0.019 (㎬) 이하인, 전자 부품 모듈.
    식 (1) : S1 = (αBC - αH) × EH × (290 - 25)
    [여기서, αBC 는 상기 질화규소 기판 및 상기 제 2 구리층의 복합 적층체의 선팽창률의 근사값이고, 상기 질화규소 기판의 선팽창 계수를 αB (/℃), 상기 질화규소 기판의 영률을 EB (㎬), 상기 질화규소 기판의 두께를 TB (㎜) 로 하고, 상기 제 2 구리층의 선팽창 계수를 αC (/℃), 상기 제 2 구리층의 영률을 EC (㎬), 상기 제 2 구리층의 두께를 TC (㎜) 로 했을 때, 이하의 식 (3) 으로 산출된다.
    식 (3) : αBC = ((αB × EB × TB) + (αC × EC × TC))/((EB × TB) + (EC × TC))]
    식 (2) : S2 = (αABC - αR) × ER × (290 - 25)
    [여기서, αABC 는, 상기 제 1 구리층, 상기 질화규소 기판 및 상기 제 2 구리층의 복합 적층체의 선팽창률의 근사값이고, 상기 제 1 구리층의 선팽창 계수를αA (/℃), 상기 제 1 구리층의 영률을 EA (㎬), 상기 제 1 구리층의 두께를 TA (㎜) 로 하고, 상기 질화규소 기판의 선팽창 계수를 αB (/℃), 상기 질화규소 기판의 영률을 EB (㎬), 상기 질화규소 기판의 두께를 TB (㎜) 로 하고, 상기 제 2 구리층의 선팽창 계수를 αC (/℃), 상기 제 2 구리층의 영률을 EC (㎬), 상기 제 2 구리층의 두께를 TC (㎜) 로 했을 때, 이하의 식 (4) 로 산출된다.
    식 (4) : αABC = ((αA × EA × TA) + ((αB × EB × TB) + (αC × EC × TC))/((EA × TA) + (EB × TB) + (EC × TC))]
  2. 제 1 항에 있어서,
    상기 제 2 구리층의 상기 질화규소 기판이 형성된 면과 반대측의 면이, 상기 봉지 수지부에 의해 덮여 있지 않은 미피복 영역을 갖는, 전자 부품 모듈.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 봉지 수지부의 선팽창 계수는 5 × 10-6/℃ 이상, 30 × 10-6/℃ 이하인, 전자 부품 모듈.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 봉지 수지부의 영률은 50 ㎬ 이상 80 ㎬ 이하인, 전자 부품 모듈.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 히트 싱크의 선팽창 계수는 20 × 10-6/℃ 이상, 30 × 10-6/℃ 이하인, 전자 부품 모듈.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 히트 싱크의 영률은 40 ㎬ 이상 110 ㎬ 이하인, 전자 부품 모듈.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 구리층은, 회로 패턴에 형성된 구리층인, 전자 부품 모듈.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 구리층의 두께는 0.15 ㎜ 이상, 0.80 ㎜ 이하인, 전자 부품 모듈.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 구리층에 있어서의 구리 결정의 평균 결정 입경이 50 ㎛ 이상, 500 ㎛ 이하인, 전자 부품 모듈.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 2 구리층은, 히트 싱크 접합용 구리층인, 전자 부품 모듈.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 2 구리층의 두께는 0.15 ㎜ 이상, 0.80 ㎜ 이하인, 전자 부품 모듈.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 제 2 구리층에 있어서의 구리 결정의 평균 결정 입경이 50 ㎛ 이상, 500 ㎛ 이하인, 전자 부품 모듈.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 질화규소 기판의 영률 EB 가, 250 ㎬ 이상, 320 ㎬ 이하인, 전자 부품 모듈.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 질화규소 기판의 선팽창률 αB 가, 1.5 × 10-6/℃ 이상, 4.0 × 10-6/℃ 이하인, 전자 부품 모듈.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 제 2 구리층의 상기 질화규소 기판이 형성된 면과 반대측의 면이, 상기 봉지 수지부보다, 상기 질화규소 기판과 멀어지는 방향으로 볼록한, 전자 부품 모듈.
  16. 질화규소 기판과,
    상기 질화규소 기판의 일방의 면에 형성된 제 1 구리층과,
    상기 질화규소 기판의 타방의 면에 형성된 제 2 구리층을 구비하는 질화규소 회로 기판으로서,
    상기 질화규소 회로 기판은,
    그 전부, 또는 일부가 봉지 수지부에 의해 봉지되고, 또한,
    상기 제 2 구리층의 상기 질화규소 기판이 형성된 면과 반대측의 면이, 직접 또는 접합 재료층을 개재하여 히트 싱크와 접합된 형태로 사용되고,
    상기 히트 싱크의 선팽창 계수를 αH (/℃), 상기 히트 싱크의 영률을 EH (㎬), 상기 봉지 수지부의 선팽창 계수를 αR (/℃), 상기 봉지 수지부의 영률을 ER (㎬) 로 했을 때,
    이하의 식 (1) 로 산출되는 S1 이 -0.38 (㎬) 이상, -0.23 (㎬) 이하이고,
    이하의 식 (2) 로 산출되는 S2 가 -0.028 (㎬) 이상, 0.019 (㎬) 이하인, 질화규소 회로 기판.
    식 (1) : S1 = (αBC - αH) × EH × (290 - 25)
    [여기서, αBC 는 상기 질화규소 기판 및 상기 제 2 구리층의 복합 적층체의 선팽창률의 근사값이고, 상기 질화규소 기판의 선팽창 계수를 αB (/℃), 상기 질화규소 기판의 영률을 EB (㎬), 상기 질화규소 기판의 두께를 TB (㎜) 로 하고, 상기 제 2 구리층의 선팽창 계수를 αC (/℃), 상기 제 2 구리층의 영률을 EC (㎬), 상기 제 2 구리층의 두께를 TC (㎜) 로 했을 때, 이하의 식 (3) 으로 산출된다.
    식 (3) : αBC = ((αB × EB × TB) + (αC × EC × TC))/((EB × TB) + (EC × TC))]
    식 (2) : S2 = (αABC - αR) × ER × (290 - 25)
    [여기서, αABC 는, 상기 제 1 구리층, 상기 질화규소 기판 및 상기 제 2 구리층의 복합 적층체의 선팽창률의 근사값이고, 상기 제 1 구리층의 선팽창 계수를αA (/℃), 상기 제 1 구리층의 영률을 EA (㎬), 상기 제 1 구리층의 두께를 TA (㎜) 로 하고, 상기 질화규소 기판의 선팽창 계수를 αB (/℃), 상기 질화규소 기판의 영률을 EB (㎬), 상기 질화규소 기판의 두께를 TB (㎜) 로 하고, 상기 제 2 구리층의 선팽창 계수를 αC (/℃), 상기 제 2 구리층의 영률을 EC (㎬), 상기 제 2 구리층의 두께를 TC (㎜) 로 했을 때, 이하의 식 (4) 로 산출된다.
    식 (4) : αABC = ((αA × EA × TA) + ((αB ×]
KR1020217037570A 2019-04-26 2020-03-27 전자 부품 모듈, 및 질화규소 회로 기판 KR102671539B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2019-085446 2019-04-26
JP2019085446 2019-04-26
PCT/JP2020/014026 WO2020217851A1 (ja) 2019-04-26 2020-03-27 電子部品モジュール、及び、窒化珪素回路基板

Publications (2)

Publication Number Publication Date
KR20220005497A true KR20220005497A (ko) 2022-01-13
KR102671539B1 KR102671539B1 (ko) 2024-05-31

Family

ID=72942004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217037570A KR102671539B1 (ko) 2019-04-26 2020-03-27 전자 부품 모듈, 및 질화규소 회로 기판

Country Status (5)

Country Link
EP (1) EP3961694B1 (ko)
JP (1) JP7340009B2 (ko)
KR (1) KR102671539B1 (ko)
CN (1) CN113767467A (ko)
WO (1) WO2020217851A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070863A (ja) * 2007-09-11 2009-04-02 Hitachi Ltd 半導体パワーモジュール
WO2015022994A1 (ja) * 2013-08-16 2015-02-19 日本碍子株式会社 放熱回路基板及び電子デバイス
JP2017174875A (ja) * 2016-03-22 2017-09-28 三菱マテリアル株式会社 回路基板及び半導体モジュール、回路基板の製造方法
JP2018046192A (ja) 2016-09-15 2018-03-22 三菱マテリアル株式会社 樹脂封止パワーモジュールの製造方法
JP2019033129A (ja) * 2017-08-04 2019-02-28 デンカ株式会社 パワーモジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9516741B2 (en) * 2013-08-14 2016-12-06 Denka Company Limited Boron nitride/resin composite circuit board, and circuit board including boron nitride/resin composite integrated with heat radiation plate
JP6613806B2 (ja) * 2015-10-23 2019-12-04 富士電機株式会社 半導体装置
JP6692050B2 (ja) 2017-11-01 2020-05-13 デンカ株式会社 窒化ホウ素含有樹脂組成物

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070863A (ja) * 2007-09-11 2009-04-02 Hitachi Ltd 半導体パワーモジュール
WO2015022994A1 (ja) * 2013-08-16 2015-02-19 日本碍子株式会社 放熱回路基板及び電子デバイス
JP2017174875A (ja) * 2016-03-22 2017-09-28 三菱マテリアル株式会社 回路基板及び半導体モジュール、回路基板の製造方法
JP2018046192A (ja) 2016-09-15 2018-03-22 三菱マテリアル株式会社 樹脂封止パワーモジュールの製造方法
JP2019033129A (ja) * 2017-08-04 2019-02-28 デンカ株式会社 パワーモジュール

Also Published As

Publication number Publication date
WO2020217851A1 (ja) 2020-10-29
CN113767467A (zh) 2021-12-07
JPWO2020217851A1 (ko) 2020-10-29
EP3961694A1 (en) 2022-03-02
EP3961694A4 (en) 2022-07-06
EP3961694B1 (en) 2023-08-09
KR102671539B1 (ko) 2024-05-31
JP7340009B2 (ja) 2023-09-06

Similar Documents

Publication Publication Date Title
EP2214201B1 (en) Process for producing substrate for power module, substrate for power module, and power module
EP1450401B1 (en) Module comprising a ceramic circuit board
EP0788153B1 (en) Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same
EP1667508B1 (en) Ceramic circuit board, method for making the same, and power module
KR910007016B1 (ko) 반도체 장치용 부품간의 접속 구조물
EP2744310A1 (en) Wiring substrate and method for manufacturing same and semiconductor device
KR20220116213A (ko) 구리/세라믹스 접합체, 및, 절연 회로 기판
JP6896734B2 (ja) 回路基板および半導体モジュール
JP4104429B2 (ja) モジュール構造体とそれを用いたモジュール
US11315868B2 (en) Electronic-component-mounted module design to reduce linear expansion coefficient mismatches
KR20180121527A (ko) 반도체 장치
JPH08102570A (ja) セラミックス回路基板
KR102671539B1 (ko) 전자 부품 모듈, 및 질화규소 회로 기판
JP7192100B2 (ja) 窒化珪素回路基板、及び、電子部品モジュール
US11417575B2 (en) Board and semiconductor apparatus
EP3961695B1 (en) Ceramic circuit substrate and electronic component module
JPH06329480A (ja) セラミックス−金属接合体およびその製造方法
JPH05211248A (ja) 半導体搭載用複合放熱基板及びその製造方法
JPH0786444A (ja) 半導体用複合放熱基板の製造方法
JP2000349098A (ja) セラミック基板と半導体素子の接合体及びその製造方法
JP2005019750A (ja) セラミック回路基板及びその製造方法並びに電気回路モジュール
Zheng Processing and Properties of Die-attachment on Copper Surface by Low-temperature Sintering of Nanosilver Paste
JP2525232B2 (ja) セラミックパッケ―ジおよびその製造方法
CN117769533A (zh) 铜-陶瓷接合体及绝缘电路基板
TW201943055A (zh) 電子零件安裝模組

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant