KR20200042918A - 반도체 장치, 고주파 전력 증폭기, 및, 반도체 장치의 제조 방법 - Google Patents

반도체 장치, 고주파 전력 증폭기, 및, 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20200042918A
KR20200042918A KR1020207007874A KR20207007874A KR20200042918A KR 20200042918 A KR20200042918 A KR 20200042918A KR 1020207007874 A KR1020207007874 A KR 1020207007874A KR 20207007874 A KR20207007874 A KR 20207007874A KR 20200042918 A KR20200042918 A KR 20200042918A
Authority
KR
South Korea
Prior art keywords
heat sink
lead
semiconductor device
convex portion
mold material
Prior art date
Application number
KR1020207007874A
Other languages
English (en)
Other versions
KR102420700B1 (ko
Inventor
도모유키 아사다
요이치 노가미
겐이치 호리구치
시게오 야마베
사토시 미호
겐지 무카이
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20200042918A publication Critical patent/KR20200042918A/ko
Application granted granted Critical
Publication of KR102420700B1 publication Critical patent/KR102420700B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only

Abstract

앵커 효과를 발휘하면서, 반도체 소자에 접속된 리드의 저임피던스화를 실현한다. 반도체 장치는, 히트싱크(101)와, 반도체 소자(102)와, 히트싱크의 상방에 배치되는 리드(104)와, 리드, 히트싱크, 반도체 소자를 덮어서 형성되는 몰드재(109)를 구비한다. 히트싱크의, 평면뷰에 있어서 리드와 겹치는 위치의 하면의 가장자리부에는, 당해 위치의 상면의 가장자리부보다도 돌출되는 제 1 볼록부(101a)가 형성되고, 히트싱크의, 평면뷰에 있어서 리드와 겹치지 않는 위치의 상면의 가장자리부에는, 당해 위치의 하면의 가장자리부보다도 돌출되는 제 2 볼록부(101c)가 형성된다.

Description

반도체 장치, 고주파 전력 증폭기, 및, 반도체 장치의 제조 방법
본원 명세서에 개시되는 기술은, 반도체 장치, 당해 반도체 장치를 구비하는 고주파 전력 증폭기, 및, 반도체 장치의 제조 방법에 관한 것이다.
히트싱크의 상면에 배치된 반도체 소자를 몰드재로 덮는 종래의 패키지 구조에 있어서는, 몰드재를 히트싱크에 고정하는 효과, 즉, 앵커 효과를 발생시키게 하는 것을 목적으로 해서, 몰드재로 덮여지는 상면의 가장자리부에, 몰드재로부터 노출되는 하면의 가장자리부보다도 돌출되는 볼록부를 갖는 형상의 히트싱크가 이용되고 있었다(예를 들어, 특허문헌 1을 참조).
국제공개 제2013/094101호 공보
그러나, 상기와 같은 형상의 히트싱크를 이용한 경우, 히트싱크가 접지될 때에, 반도체 소자에 와이어를 통해서 접속되는 리드와 히트싱크가 상하 방향에 있어서 겹치는 영역에서, 히트싱크측의 기생 인덕턴스 성분이 용장(冗長; redundant)된다. 그 때문에, 리드의 임피던스를 원하는 레벨까지 낮출 수 없다는 문제가 있었다. 이 경우, 리드의 임피던스가 높기 때문에, 반도체 장치를 고주파 증폭기로서 이용하는 경우 등에서는, 고성능화가 저해된다.
본원 명세서에 개시되는 기술은, 이상에 기재된 바와 같은 문제를 해결하기 위해서 이루어진 것으로, 몰드재를 고정하는 효과를 발휘하면서, 반도체 소자에 접속된 리드의 저(低)임피던스화를 실현할 수 있는 기술을 제공하는 것을 목적으로 하는 것이다.
본원 명세서에 개시되는 기술의 제 1 태양은, 적어도 하면이 접지되는 히트싱크와, 상기 히트싱크의 상면에 배치되고, 또한, 고주파 신호가 입력 또는 출력되는 반도체 소자와, 상기 반도체 소자와 와이어를 통해서 전기적으로 접속되고, 또한, 상기 히트싱크의 상방에 배치되는 적어도 하나의 리드와, 상기 리드의 일부와, 상기 히트싱크의 적어도 상면과, 상기 반도체 소자를 덮어서 형성되는 몰드재를 구비하고, 상기 히트싱크는, 평면뷰(view)에 있어서, 상기 리드와 일부가 겹쳐져서 배치되고, 상기 히트싱크의, 평면뷰에 있어서 상기 리드와 겹치는 위치의 하면의 가장자리부에는, 당해 위치의 상면의 가장자리부보다도 돌출되는 적어도 하나의 제 1 볼록부가 형성되고, 상기 히트싱크의, 평면뷰에 있어서 상기 리드와 겹치지 않는 위치의 상면의 가장자리부에는, 당해 위치의 하면의 가장자리부보다도 돌출되는 적어도 하나의 제 2 볼록부가 형성된다.
본원 명세서에 개시되는 기술의 제 2 태양은, 적어도 하면이 접지되는 히트싱크와, 상기 히트싱크의 상면에 배치되고, 또한, 고주파 신호가 입력 또는 출력되는 반도체 소자와, 상기 반도체 소자와 와이어를 통해서 전기적으로 접속되고, 또한, 상기 히트싱크의 상방에 배치되는 적어도 하나의 리드와, 상기 리드의 일부와, 상기 히트싱크의 적어도 상면과, 상기 반도체 소자를 덮어서 형성되는 몰드재를 구비하고, 상기 히트싱크는, 평면뷰에 있어서, 상기 리드와 일부가 겹쳐져서 배치되고, 상기 히트싱크의, 평면뷰에 있어서 상기 리드와 겹치는 위치의 하면의 가장자리부에는, 당해 위치의 상면의 가장자리부보다도 돌출되는 적어도 하나의 볼록부가 형성되고, 상기 히트싱크의, 평면뷰에 있어서 상기 리드와 겹치지 않는 위치의 상면의 가장자리부에는, 적어도 하나의 커팅부가 형성되고, 상기 몰드재는, 상기 커팅부에 충전된다.
본원 명세서에 개시되는 기술의 제 3 태양은, 적어도 하면이 접지되는 히트싱크를 준비하고, 상기 히트싱크의 상면에, 고주파 신호가 입력 또는 출력되는 반도체 소자를 배치하고, 상기 반도체 소자와 와이어를 통해서 전기적으로 접속되는 적어도 하나의 리드를, 상기 히트싱크의 상방에 배치하고, 상기 히트싱크는, 평면뷰에 있어서, 상기 리드와 일부가 겹쳐져서 배치되고, 상기 히트싱크의, 평면뷰에 있어서 상기 리드와 겹치는 위치의 하면의 가장자리부에는, 당해 위치의 상면의 가장자리부보다도 돌출되는 적어도 하나의 제 1 볼록부가 형성되고, 상기 히트싱크의, 평면뷰에 있어서 상기 리드와 겹치지 않는 위치의 상면의 가장자리부에는, 당해 위치의 하면의 가장자리부보다도 돌출되는 적어도 하나의 제 2 볼록부가 형성되고, 상기 리드의 일부와, 상기 히트싱크의 일부와, 상기 반도체 소자를 덮는 몰드재를 형성하고, 상기 몰드재는, 상기 히트싱크의 상기 제 1 볼록부의 적어도 단부를 노출시켜서 형성되고, 상기 몰드재를 형성한 후, 상기 제 1 볼록부의 상기 단부를 절단한다.
본원 명세서에 개시되는 기술의 제 1 태양은, 적어도 하면이 접지되는 히트싱크와, 상기 히트싱크의 상면에 배치되고, 또한, 고주파 신호가 입력 또는 출력되는 반도체 소자와, 상기 반도체 소자와 와이어를 통해서 전기적으로 접속되고, 또한, 상기 히트싱크의 상방에 배치되는 적어도 하나의 리드와, 상기 리드의 일부와, 상기 히트싱크의 적어도 상면과, 상기 반도체 소자를 덮어서 형성되는 몰드재를 구비하고, 상기 히트싱크는, 평면뷰에 있어서, 상기 리드와 일부가 겹쳐져서 배치되고, 상기 히트싱크의, 평면뷰에 있어서 상기 리드와 겹치는 위치의 하면의 가장자리부에는, 당해 위치의 상면의 가장자리부보다도 돌출되는 적어도 하나의 제 1 볼록부가 형성되고, 상기 히트싱크의, 평면뷰에 있어서 상기 리드와 겹치지 않는 위치의 상면의 가장자리부에는, 당해 위치의 하면의 가장자리부보다도 돌출되는 적어도 하나의 제 2 볼록부가 형성된다. 이와 같은 구성에 의하면, 히트싱크가, 리드와 평면뷰에 있어서 겹치는 위치에서는, 히트싱크의 가로 방향의 기생 인덕턴스 성분이 저감된다. 또한, 리드와 히트싱크 사이의 기생 용량이 히트싱크를 경유해서 접지될 때의, 기생 인덕턴스 성분이 저감된다. 따라서, 리드의 저임피던스화가 가능해진다. 즉, 제 2 볼록부에 의해서 몰드재를 고정하는 효과를 발휘하면서, 반도체 소자에 접속된 리드의 저임피던스화를 실현할 수 있다.
본원 명세서에 개시되는 기술의 제 2 태양은, 적어도 하면이 접지되는 히트싱크와, 상기 히트싱크의 상면에 배치되고, 또한, 고주파 신호가 입력 또는 출력되는 반도체 소자와, 상기 반도체 소자와 와이어를 통해서 전기적으로 접속되고, 또한, 상기 히트싱크의 상방에 배치되는 적어도 하나의 리드와, 상기 리드의 일부와, 상기 히트싱크의 적어도 상면과, 상기 반도체 소자를 덮어서 형성되는 몰드재를 구비하고, 상기 히트싱크는, 평면뷰에 있어서, 상기 리드와 일부가 겹쳐져서 배치되고, 상기 히트싱크의, 평면뷰에 있어서 상기 리드와 겹치는 위치의 하면의 가장자리부에는, 당해 위치의 상면의 가장자리부보다도 돌출되는 적어도 하나의 볼록부가 형성되고, 상기 히트싱크의, 평면뷰에 있어서 상기 리드와 겹치지 않는 위치의 상면의 가장자리부에는, 적어도 하나의 커팅부가 형성되고, 상기 몰드재는, 상기 커팅부에 충전되는 것이다. 이와 같은 구성에 의하면, 히트싱크의 커팅부에 몰드재가 충전되는 것에 의해서, 히트싱크와 몰드재를 고정하는 효과, 즉, 앵커 효과를 발생시키게 할 수 있다. 또한, 히트싱크가, 리드와 평면뷰에 있어서 겹치는 위치에서는, 히트싱크의 가로 방향의 기생 인덕턴스 성분이 저감된다. 또한, 리드와 히트싱크 사이의 기생 용량이 히트싱크를 경유해서 접지될 때의, 기생 인덕턴스 성분이 저감된다. 따라서, 리드의 저임피던스화가 가능해진다. 즉, 커팅부에 의해서 몰드재를 고정하는 효과를 발휘하면서, 반도체 소자에 접속된 리드의 저임피던스화를 실현할 수 있다.
본원 명세서에 개시되는 기술의 제 3 태양은, 적어도 하면이 접지되는 히트싱크를 준비하고, 상기 히트싱크의 상면에, 고주파 신호가 입력 또는 출력되는 반도체 소자를 배치하고, 상기 반도체 소자와 와이어를 통해서 전기적으로 접속되는 적어도 하나의 리드를, 상기 히트싱크의 상방에 배치하고, 상기 히트싱크는, 평면뷰에 있어서, 상기 리드와 일부가 겹쳐져서 배치되고, 상기 히트싱크의, 평면뷰에 있어서 상기 리드와 겹치는 위치의 하면의 가장자리부에는, 당해 위치의 상면의 가장자리부보다도 돌출되는 적어도 하나의 제 1 볼록부가 형성되고, 상기 히트싱크의, 평면뷰에 있어서 상기 리드와 겹치지 않는 위치의 상면의 가장자리부에는, 당해 위치의 하면의 가장자리부보다도 돌출되는 적어도 하나의 제 2 볼록부가 형성되고, 상기 리드의 일부와, 상기 히트싱크의 일부와, 상기 반도체 소자를 덮는 몰드재를 형성하고, 상기 몰드재는, 상기 히트싱크의 상기 제 1 볼록부의 적어도 단부를 노출시켜서 형성되고, 상기 몰드재를 형성한 후, 상기 제 1 볼록부의 상기 단부를 절단한다. 이와 같은 구성에 의하면, 히트싱크의 하측의 튀어나온 부분의 길이, 즉, 제 1 볼록부의 측방으로의 돌출 길이를 몰드재의 침입(intrusion)을 방지할 수 있는 충분한 길이로 하는 것에 의해서, 히트싱크의 제 1 볼록부의 측면, 또는, 히트싱크의 하면으로의 몰드 수지의 침입을 억제할 수 있다. 따라서, 몰드 수지의 침입을 억제하면서, 리드의 저임피던스화가 실현 가능한 반도체 장치를 제조할 수 있다.
본원 명세서에 개시되는 기술에 관한 목적과, 특징과, 국면과, 이점은, 이하에 나타나는 상세한 설명과 첨부 도면에 의해서, 더 명백해진다.
도 1은 실시형태에 관한 반도체 장치를 실현하기 위한 구성을 개략적으로 예시하는, X축 방향을 따르는 단면도이다.
도 2는 실시형태에 관한 반도체 장치를 실현하기 위한 구성을 개략적으로 예시하는, Y축 방향을 따르는 단면도이다.
도 3은 실시형태에 관한 히트싱크의 구성을 예시하는 사시도이다.
도 4는 실시형태에 관한 반도체 장치를 실현하기 위한 구성을 개략적으로 예시하는, X축 방향을 따르는 단면도이다.
도 5는 실시형태에 관한 반도체 장치에 있어서의, 히트싱크의 형상을 예시하는 평면도이다.
도 6은 도 5에 예시된 히트싱크와 리드를, 몰드재로 덮는 것에 의해서 고정한 구조를 예시하는 단면도이다.
도 7은 실시형태에 관한 반도체 장치를 실현하기 위한 구성을 개략적으로 예시하는, X축 방향을 따르는 단면도이다.
도 8은 실시형태에 관한 반도체 장치를 실현하기 위한 구성을 개략적으로 예시하는, X축 방향을 따르는 단면도이다.
도 9는 실시형태에 관한 몰드재 수지 형성 후의 공정에서 절단된 후의 패키지 외형을 예시하는 도면이다.
도 10은 실시형태에 관한 몰드재로 덮여지는 상면의 가장자리부에, 몰드재로부터 노출되는 하면의 가장자리부보다도 돌출되는 볼록부를 갖는 형상의 히트싱크를 구비하는 패키지 구조를 예시하는 단면도이다.
이하, 첨부되는 도면을 참조하면서 실시형태에 대해서 설명한다.
한편, 도면은 개략적으로 나타나는 것으로, 설명의 편의를 위해, 적절히, 구성의 생략, 또는, 구성의 간략화가 이루어지는 것이다. 또한, 상이한 도면에 각각 나타나는 구성 등의 크기 및 위치의 상호 관계는, 반드시 정확하게 기재되는 것은 아니어서, 적절히 변경될 수 있는 것이다.
또한, 이하에 나타나는 설명에서는, 동양(同樣)의 구성 요소에는 동일한 부호를 붙여서 도시하고, 그들의 명칭과 기능에 대해서도 동양의 것으로 한다. 따라서, 그들에 대한 상세한 설명을, 중복을 피하기 위해서 생략하는 경우가 있다.
또한, 이하에 기재되는 설명에 있어서, 「상」, 「하」, 「좌」, 「우」, 「측」, 「바닥」, 「겉」 또는 「속」 등의 특정 위치와 방향을 의미하는 용어가 이용되는 경우가 있더라도, 이들 용어는, 실시형태의 내용을 이해하는 것을 용이하게 하기 위해서 편의상 이용되는 것으로, 실제로 실시될 때의 방향과는 관계되지 않는 것이다.
또한, 이하에 기재되는 설명에 있어서, 「제 1 」, 또는, 「제 2 」 등의 서수가 이용되는 경우가 있더라도, 이들 용어는, 실시형태의 내용을 이해하는 것을 용이하게 하기 위해서 편의상 이용되는 것으로, 이들 서수에 의해서 생길 수 있는 순서 등에 한정되는 것은 아니다.
＜제 1 실시형태＞
이하, 본 실시형태에 관한 반도체 장치, 당해 반도체 장치를 구비하는 고주파 전력 증폭기, 및, 반도체 장치의 제조 방법에 대해서 설명한다. 설명의 편의상, 우선, 몰드재로 덮여지는 상면의 가장자리부에, 몰드재로부터 노출되는 하면의 가장자리부보다도 돌출되는 볼록부를 갖는 형상의 히트싱크를 구비하는 패키지 구조에 대해서 설명한다.
도 10은, 몰드재로 덮여지는 상면의 가장자리부에, 몰드재로부터 노출되는 하면의 가장자리부보다도 돌출되는 볼록부를 갖는 형상의 히트싱크를 구비하는 패키지 구조를 예시하는 단면도이다.
도 10에 예시되는 바와 같이, 패키지 구조는, 금속제의 히트싱크(901)와, 히트싱크(901)의 상면에 접합재(1000)를 개재해서 배치되는 반도체 소자(902)와, 히트싱크(901)의 상면에 접합재(1001)를 개재해서 배치되는 정합 소자(903)와, 반도체 소자(902)와, 정합 소자(903)를 전기적으로 접속하는 와이어(907)와, 반도체 소자(902)와 와이어(906)를 통해서 전기적으로 접속되고, 또한, 외부 회로(여기에서는, 도시하지 않음)와 전기적으로 접속되는 리드(904)와, 정합 소자(903)와 와이어(908)를 통해서 전기적으로 접속되고, 또한, 외부 회로(여기에서는, 도시하지 않음)와 전기적으로 접속되는 리드(905)와, 히트싱크(901)의 상면, 반도체 소자(902), 정합 소자(903), 리드(904)의 일부 및 리드(905)의 일부를 덮어서 형성되는 몰드재(909)를 구비한다. 몰드재(909)는, 패키지 구조 내의 반도체 소자(902) 및 정합 소자(903)를, 외부 회로 등과의 접촉으로부터 보호하는 역할도 갖는다.
히트싱크(901)의 하면은, 몰드재(909)로부터 노출되어 있고, 반도체 소자(902) 및 정합 소자(903)로부터 발해지는 열을 방열한다.
반도체 소자(902)는, 예를 들어, 고주파 신호가 입력 또는 출력되는 고주파 전력 증폭 소자 등이다. 정합 소자(903)는, 예를 들어, 반도체 소자(902)의 출력 정합 회로용 소자 등이다.
몰드재(909)를 히트싱크(901)에 고정하는 효과, 즉, 앵커 효과를 발생시키게 하는 것을 목적으로 해서, 히트싱크(901)는, 몰드재(909)로 덮여지는 상면의 가장자리부에 측방으로의 볼록부(901a) 및 볼록부(901b)를 갖는 형상, 즉, 도 10에 있어서는, 상변이 하변보다도 긴 형상으로 되어 있다.
이와 같은 구조에 있어서, 리드(904)와 히트싱크(901)가 상하 방향에 있어서 겹치는 영역, 및, 리드(905)와 히트싱크(901)가 상하 방향에 있어서 겹치는 영역에서는, 패키지 구조가 외부 구조에 탑재되어서 히트싱크(901)의 하면이 접지될 때에, 히트싱크(901)측의 기생 인덕턴스 성분이 용장된다. 그 때문에, 리드(904) 및 리드(905)의 임피던스를 원하는 레벨까지 낮출 수 없다는 문제가 있다.
＜반도체 장치의 구성에 대해서＞
도 1은, 본 실시형태에 관한 반도체 장치를 실현하기 위한 구성을 개략적으로 예시하는, X축 방향을 따르는 단면도이다.
도 1에 예시되는 바와 같이, 반도체 장치는, 금속제의 히트싱크(101)와, 히트싱크(101)의 상면에 접합재(1000)를 개재해서 배치되는 반도체 소자(102)와, 히트싱크(101)의 상면에 접합재(1001)를 개재해서 배치되는 정합 소자(103)와, 반도체 소자(102)와 정합 소자(103)를 전기적으로 접속하는 와이어(107)와, 반도체 소자(102)와 와이어(106)를 통해서 전기적으로 접속되고, 또한, 외부 회로(여기에서는, 도시하지 않음)와 전기적으로 접속되는 리드(104)와, 정합 소자(103)와 와이어(108)를 통해서 전기적으로 접속되고, 또한, 외부 회로(여기에서는, 도시하지 않음)와 전기적으로 접속되는 리드(105)와, 히트싱크(101)의 상면, 반도체 소자(102), 정합 소자(103), 리드(104)의 일부 및 리드(105)의 일부를 덮어서 형성되는 몰드재(109)를 구비한다. 몰드재(109)는, 패키지 구조 내의 반도체 소자(102) 및 정합 소자(103)를, 외부 회로 등과의 접촉으로부터 보호하는 역할도 갖는다.
도 1에 예시되는 바와 같이, 히트싱크(101)는, 리드(104) 또는 리드(105)와 상하 방향에 있어서 겹치는 영역, 즉, 평면뷰에서 겹치는 위치에 있어서, 그 하면의 가장자리부에 측방으로의 볼록부(101a) 및 볼록부(101b)를 갖고, 상변이 하변보다도 짧은 형상으로 되어 있다. 그 때문에, 반도체 장치가 외부 구조에 탑재되어서 히트싱크(101)의 하면이 접지될 때에, 히트싱크(101)측의 기생 인덕턴스 성분이 용장되기 어려워진다.
한편, 도 1에 있어서는, 볼록부(101a)는, 볼록부(101a)의 상단 및 하단이 동양으로 돌출되어서 형성되어 있지만, 볼록부(101a)의 상단 및 하단의 돌출 정도는 동양인 경우로 한정되는 것은 아니다. 즉, 예를 들어, 볼록부(101a)의 상단의 돌출은 작게, 볼록부(101a)의 하단의 돌출은 크게 하는 것에 의해서, 볼록부(101a)가 전체적으로 경사진 형상(테이퍼 형상)이어도 된다. 동양으로, 볼록부(101b)도, 전체적으로 경사진 형상(테이퍼 형상)이어도 된다.
도 2는, 본 실시형태에 관한 반도체 장치를 실현하기 위한 구성을 개략적으로 예시하는, Y축 방향을 따르는 단면도이다.
도 2에 예시되는 바와 같이, 히트싱크(101)는, 몰드재(109)를 히트싱크(101)에 고정하는 효과, 즉, 앵커 효과를 발생시키게 하는 것을 목적으로 해서, 몰드재(109)로 덮여지는 상면의 가장자리부에 측방으로의 볼록부(101c) 및 볼록부(101d)를 갖는 형상, 즉, 도 2에 있어서는, 상변이 하변보다도 긴 형상으로 되어 있다.
한편, 도 2에 있어서는, 볼록부(101c)는, 볼록부(101c)의 상단 및 하단이 동양으로 돌출되어서 형성되어 있지만, 볼록부(101c)의 상단 및 하단의 돌출 정도는 동양인 경우로 한정되는 것은 아니다. 동양으로, 볼록부(101d)도, 볼록부(101d)의 상단 및 하단의 돌출 정도는 동양인 경우로 한정되는 것은 아니다.
그러나, 히트싱크(101)의 볼록부(101c) 및 볼록부(101d)를 갖는 부분은, 상하 방향에 있어서 리드(104) 및 리드(105)와는 겹치지 않기 때문에, 리드(104) 및 리드(105)의 임피던스를 낮추는 것을 방해하지 않는다.
한편, 도 2에 예시된 히트싱크(101)의 볼록부(101c) 및 볼록부(101d)는, 특별히 언급되지 않는 한, 후술되는 다른 실시형태에 예시되는 구성의 Y축 방향을 따르는 단면도에 있어서도, 동양으로 형성된다.
도 3은, 본 실시형태에 따른 히트싱크의 구성을 예시하는 사시도이다. 여기에서, 도 3에 있어서의 X축 방향을 따르는 단면도가, 도 1에 대응한다. 또한, 도 3에 있어서의 Y축 방향을 따르는 단면도가, 도 2에 대응한다.
도 1에 예시되는 구조에 의하면, 히트싱크(101)가, 리드(104) 또는 리드(105)와 상하 방향에 있어서 겹치는 영역에서는, 히트싱크(101)의 가로 방향의 기생 인덕턴스 성분이 저감된다. 또한, 리드(104)와 히트싱크(101) 사이의 기생 용량, 및, 리드(105)와 히트싱크(101) 사이의 히트싱크(101)간의 기생 용량이 각각 히트싱크(101)를 경유해서 접지될 때의, 기생 인덕턴스 성분이 저감된다. 따라서, 리드(104) 및 리드(105)의 저임피던스화가 가능해진다.
또한, 도 2에 예시되는 바와 같이, 상하 방향에 있어서 리드(104) 및 리드(105)와 겹치지 않는 영역에서, 히트싱크(101)의 상변이 하변보다도 긴 형상으로 되어 있기 때문에, 리드(104) 및 리드(105)의 저임피던스화를 방해하지 않고, 앵커 효과를 발생시키게 할 수 있다.
이상으로부터, 본 실시형태에 의하면, 리드(104) 및 리드(105)의 저임피던스화와, 히트싱크(101)와 몰드재(109)를 고정하는 효과, 즉, 앵커 효과의 양립을 실현할 수 있다.
＜제 2 실시형태＞
본 실시형태에 관한 반도체 장치, 당해 반도체 장치를 구비하는 고주파 전력 증폭기, 및, 반도체 장치의 제조 방법에 대해서 설명한다. 이하의 설명에 있어서는, 이상에 기재된 실시형태에서 설명된 구성 요소와 동양의 구성 요소에 대해서는 동일한 부호를 붙여서 도시하고, 그 상세한 설명에 대해서는 적절히 생략하는 것으로 한다.
＜반도체 장치의 구성에 대해서＞
도 4는, 본 실시형태에 관한 반도체 장치를 실현하기 위한 구성을 개략적으로 예시하는, X축 방향을 따르는 단면도이다.
도 4에 예시되는 바와 같이, 반도체 장치는, 히트싱크(101)와, 반도체 소자(102)와, 정합 소자(103)와, 와이어(106)와, 와이어(107)와, 와이어(108)와, 리드(104)와, 리드(105)와, 몰드재(109)를 구비한다.
여기에서, 히트싱크(101)는, 반도체 장치가 외부 구조에 탑재될 때, 그 하면, 및, 하면의 가장자리부에 있어서의 측방으로의 볼록부인 볼록부(101a) 및 볼록부(101b)가 접지된다.
도 4에 예시되는 구조에 의하면, 히트싱크(101)의 하면에 더하여, 볼록부(101a) 및 볼록부(101b)도 접지되는 것에 의해서, 리드(104)와 히트싱크(101) 사이의 기생 용량, 및, 리드(105)와 히트싱크(101) 사이의 히트싱크(101)간의 기생 용량이, 각각 히트싱크(101)를 경유해서 접지될 때의, 기생 인덕턴스 성분이 더 저감된다.
한편, 도 4에 예시된 히트싱크(101)의 볼록부(101a) 및 볼록부(101b)의 접지는, 특별히 언급되지 않는 한, 후술되는 다른 실시형태에 예시되는 구성에 있어서도, 동양으로 적용된다.
＜제 3 실시형태＞
본 실시형태에 관한 반도체 장치, 당해 반도체 장치를 구비하는 고주파 전력 증폭기, 및, 반도체 장치의 제조 방법에 대해서 설명한다. 이하의 설명에 있어서는, 이상에 기재된 실시형태에서 설명된 구성 요소와 동양의 구성 요소에 대해서는 동일한 부호를 붙여서 도시하고, 그 상세한 설명에 대해서는 적절히 생략하는 것으로 한다.
＜반도체 장치의 구성에 대해서＞
도 5는, 본 실시형태에 관한 반도체 장치에 있어서의, 히트싱크의 형상을 예시하는 평면도이다. 도 5에 예시되는 바와 같이, 히트싱크(201)에는, 평면뷰에서 리드(204) 및 리드(205)와 겹치지 않는 영역에서, 커팅부(226), 커팅부(227), 커팅부(228) 및 커팅부(229)가 마련되어 있다.
도 5에 있어서는, 히트싱크(201)의 하면의 가장자리부에 측방으로의 볼록부(201a) 및 볼록부(201b)가 형성되어 있지만, 커팅부(226), 커팅부(227), 커팅부(228) 및 커팅부(229)는, 볼록부(201a) 및 볼록부(201b)가 형성되지 않는 변에 각각 형성되어 있다.
한편, 도 5에 예시된 히트싱크(201)에 있어서는, 도 2에 예시된 볼록부(101c) 및 볼록부(101d)는 형성되어 있지 않지만, 도 2에 예시된 볼록부(101c) 및 볼록부(101d)가, 더 형성되어 있어도 된다.
또한, 도 6은, 도 5에 예시된 히트싱크(201)와, 리드(204)와, 리드(205)를, 몰드재(209)로 덮는 것에 의해서 고정한 구조를 예시하는 단면도이다. 한편, 간단화를 위해, 몰드재(209)에 의해서 덮여지는 반도체 소자 및 정합 소자 등은, 도시를 생략한다.
도 5 및 도 6에 예시되는 구조에 의하면, 히트싱크(201)의 커팅부(226), 커팅부(227), 커팅부(228) 및 커팅부(229)에 몰드재(209)가 충전되는 것에 의해서, 히트싱크(201)와 몰드재(209)를 고정하는 효과, 즉, 앵커 효과를 발생시키게 할 수 있다.
한편, 도 6에 있어서는, 볼록부(201a)는, 볼록부(201a)의 상단 및 하단이 동양으로 돌출되어서 형성되어 있지만, 볼록부(201a)의 상단 및 하단의 돌출 정도는 동양인 경우로 한정되는 것은 아니다. 즉, 예를 들어, 볼록부(201a)의 상단의 돌출은 작게, 볼록부(201a)의 하단의 돌출은 크게 하는 것에 의해서, 볼록부(201a)가 전체적으로 경사진 형상(테이퍼 형상)이어도 된다. 동양으로, 볼록부(201b)도, 전체적으로 경사진 형상(테이퍼 형상)이어도 된다.
＜제 4 실시형태＞
본 실시형태에 관한 반도체 장치, 당해 반도체 장치를 구비하는 고주파 전력 증폭기, 및, 반도체 장치의 제조 방법에 대해서 설명한다. 이하의 설명에 있어서는, 이상에 기재된 실시형태에서 설명된 구성 요소와 동양의 구성 요소에 대해서는 동일한 부호를 붙여서 도시하고, 그 상세한 설명에 대해서는 적절히 생략하는 것으로 한다.
＜반도체 장치의 구성에 대해서＞
도 7은, 본 실시형태에 관한 반도체 장치를 실현하기 위한 구성을 개략적으로 예시하는, X축 방향을 따르는 단면도이다. 도 7에 있어서는, 반도체 장치에 있어서의 몰드재의 봉지 공정에 이용하는 금형 형상이 예시되어 있다.
도 7에 예시되는 바와 같이, 반도체 장치는, 히트싱크(301)와, 반도체 소자(302)와, 정합 소자(303)와, 와이어(306)와, 와이어(307)와, 와이어(308)와, 리드(304)와, 리드(305)와, 몰드재(309)를 구비한다.
도 7에 있어서는, 히트싱크(301)에는, 하면의 가장자리부에 있어서 측방으로의 볼록부(301a) 및 볼록부(301b)가 각각 형성되어 있다.
또한, 상면측 금형(321), 하면측 금형(322) 및 하면측 금형(323)은, 함께 몰드재(309)의 봉지 공정에 이용된다. 또한, 지지 기판(324)은, 히트싱크(301)를 지지하는 기판이다.
도 7에 예시되는 경우에는, 우선, 하면이 접지되는 히트싱크(301)를 준비한다. 그리고, 히트싱크(301)의 상면에, 반도체 소자(302) 및 정합 소자(303)를 접합재를 개재해서 배치한다. 그리고, 반도체 소자(302)와 와이어(306)를 통해서 전기적으로 접속되는 리드(304), 및, 정합 소자(303)와 와이어(308)를 통해서 전기적으로 접속되는 리드(305)를, 히트싱크(301)의 상방에 배치한다.
여기에서, 히트싱크(301)는, 평면뷰에 있어서, 리드(304) 및 리드(305)와 일부가 겹쳐져서 배치된다. 또한, 히트싱크(301)의, 평면뷰에 있어서 리드(304)와 겹치는 위치의 하면의 가장자리부에는, 당해 위치의 상면의 가장자리부보다도 돌출되는 볼록부(301a)가 형성된다. 또한, 히트싱크(301)의, 평면뷰에 있어서 리드(305)와 겹치는 위치의 하면의 가장자리부에는, 당해 위치의 상면의 가장자리부보다도 돌출되는 볼록부(301b)가 형성된다.
또한, 히트싱크(301)의, 평면뷰에 있어서 리드(304)와 겹치지 않는 위치의 상면의 가장자리부에는, 당해 위치의 하면의 가장자리부보다도 돌출되는 볼록부(101c)가 형성된다(도 2를 참조). 또한, 히트싱크(301)의, 평면뷰에 있어서 리드(305)와 겹치지 않는 위치의 상면의 가장자리부에는, 당해 위치의 하면의 가장자리부보다도 돌출되는 볼록부(101d)가 형성된다(도 2를 참조).
그리고, 리드(304)의 일부와, 히트싱크(301)의 일부와, 반도체 소자(302)를 덮는 몰드재(309)를 형성한다. 여기에서, 몰드재(309)는, 히트싱크(301)의 볼록부(301a) 및 볼록부(301b)의 적어도 단부를 노출시켜서 형성된다.
상면측 금형(321), 하면측 금형(322) 및 하면측 금형(323)과, 히트싱크(301)를 지지하는 지지 기판(324)을 이용하는 것에 의해서, 본 실시형태에 관한 반도체 장치, 예를 들어, 고주파 전력 증폭기를 제조할 수 있다.
＜제 5 실시형태＞
본 실시형태에 관한 반도체 장치, 당해 반도체 장치를 구비하는 고주파 전력 증폭기, 및, 반도체 장치의 제조 방법에 대해서 설명한다. 이하의 설명에 있어서는, 이상에 기재된 실시형태에서 설명된 구성 요소와 동양의 구성 요소에 대해서는 동일한 부호를 붙여서 도시하고, 그 상세한 설명에 대해서는 적절히 생략하는 것으로 한다.
＜반도체 장치의 구성에 대해서＞
도 8은, 본 실시형태에 관한 반도체 장치를 실현하기 위한 구성을 개략적으로 예시하는, X축 방향을 따르는 단면도이다. 도 8에 있어서는, 반도체 장치에 있어서의 몰드재의 봉지 공정에 이용하는 금형 형상이 예시되어 있다.
도 8에 예시되는 바와 같이, 반도체 장치는, 히트싱크(401)와, 반도체 소자(302)와, 정합 소자(303)와, 와이어(306)와, 와이어(307)와, 와이어(308)와, 리드(304)와, 리드(305)와, 몰드재(309)를 구비한다.
또한, 상면측 금형(321), 하면측 금형(322a) 및 하면측 금형(323a)은, 함께 몰드재(309)의 봉지 공정에 이용된다. 또한, 지지 기판(324)은, 히트싱크(401)를 지지하는 기판이다.
도 8에 있어서는, 히트싱크(401)에는, 하면의 가장자리부에 있어서 측방으로의 볼록부(401a) 및 볼록부(401b)가 각각 형성되어 있다.
도 8에 있어서의 금형 및 히트싱크(401)의 형상은, 몰드재(309)의 봉지 공정 시에 몰드재(309)가 히트싱크(401)의 볼록부(401a)의 측면, 볼록부(401b)의 측면, 또는, 히트싱크(401)의 하면으로 침입하는 것을 억제하기 위한 형상이다.
구체적으로는, 히트싱크(401)는, 볼록부(401a)의 하면에 형성된 노치부(402a)와, 볼록부(401b)의 하면에 형성된 노치부(4020b)를 갖는다. 또한, 히트싱크(401)의 하면의 튀어나온 부분의 길이, 즉, 각각의 볼록부의 측방으로의 돌출 길이는, 몰드재(309)의 침입을 방지할 수 있는 정도의 충분한 길이이다.
몰드재(309)에 의한 몰드 수지의 봉지 후에, 몰드재(309)의 봉지 공정에 이용하는 상면측 금형(321), 하면측 금형(322a), 하면측 금형(323a) 및 지지 기판(324)을 제거한 후, 노치부(402a)와 노치부(402b)를 기점으로 위치(403a) 및 위치(403b)에서 히트싱크(401)의 일부를 절단한다. 구체적으로는, 볼록부(401a)의 일부 및 볼록부(401b)의 일부를 각각 절단한다.
도 9는, 몰드재 수지 형성 후의 공정에서 절단된 후의 패키지 외형을 예시하는 도면이다. 도 9에 있어서, 영역(501a) 및 영역(501b)은, 절단된 히트싱크의 일부, 구체적으로는, 볼록부(401a)의 일부 및 볼록부(401b)의 일부가 있던 개소에 각각 대응한다.
히트싱크(401)의 하측의 튀어나온 부분의 길이, 즉, 각각의 볼록부의 측방으로의 돌출 길이를 몰드재(309)의 침입을 방지할 수 있는 충분한 길이로 하는 것에 의해서, 히트싱크(401)의 볼록부(401a)의 측면, 볼록부(401b)의 측면, 또는, 히트싱크(401)의 하면으로의 몰드 수지의 침입을 억제할 수 있다.
따라서, 몰드 수지의 침입을 억제하면서, 도 8에 있어서의 리드(304) 및 리드(305)의 저임피던스화가 가능해진다.
＜이상에 기재된 실시형태에 의해서 생기는 효과에 대해서＞
다음으로, 이상에 기재된 실시형태에 의해서 생기는 효과를 예시한다. 한편, 이하의 설명에 있어서는, 이상에 기재된 실시형태에 예시된 구체적인 구성에 기초해서 당해 효과가 기재되지만, 동양의 효과가 생기는 범위에서, 본원 명세서에 예시되는 다른 구체적인 구성과 대체되어도 된다.
또한, 당해 대체는, 복수의 실시형태에 걸쳐서 이루어져도 된다. 즉, 상이한 실시형태에 있어서 예시된 각각의 구성이 조합되어, 동양의 효과가 생기는 경우여도 된다.
이상에 기재된 실시형태에 의하면, 반도체 장치는, 히트싱크(101)와, 반도체 소자(102)와, 적어도 하나의 리드(104)와, 몰드재(109)를 구비한다. 히트싱크(101)는, 적어도 하면이 접지된다. 반도체 소자(102)는, 히트싱크(101)의 상면에 배치된다. 또한, 반도체 소자(102)는, 고주파 신호가 입력 또는 출력된다. 리드(104)는, 반도체 소자(102)와 와이어(106)를 통해서 전기적으로 접속된다. 또한, 리드(104)는, 히트싱크(101)의 상방에 배치된다. 몰드재(109)는, 리드(104)의 일부와, 히트싱크(101)의 적어도 상면과, 반도체 소자(102)를 덮어서 형성된다. 여기에서, 히트싱크(101)는, 평면뷰에 있어서, 리드(104)와 일부가 겹쳐져서 배치된다. 또한, 히트싱크(101)의, 평면뷰에 있어서 리드(104)와 겹치는 위치의 하면의 가장자리부에는, 당해 위치의 상면의 가장자리부보다도 돌출되는 적어도 하나의 제 1 볼록부가 형성된다. 또한, 히트싱크(101)의, 평면뷰에 있어서 리드(104)와 겹치지 않는 위치의 상면의 가장자리부에는, 당해 위치의 하면의 가장자리부보다도 돌출되는 적어도 하나의 제 2 볼록부가 형성된다. 여기에서, 제 1 볼록부는, 예를 들어, 볼록부(101a), 볼록부(201a), 볼록부(101b) 및 볼록부(201b) 중 적어도 하나에 대응하는 것이다. 또한, 제 2 볼록부는, 예를 들어, 볼록부(101c) 및 볼록부(101d) 중 적어도 하나에 대응하는 것이다.
이와 같은 구성에 의하면, 히트싱크(101)가, 리드(104)와 상하 방향에 있어서 겹치는 영역에서는, 히트싱크(101)의 가로 방향의 기생 인덕턴스 성분이 저감된다. 또한, 리드(104)와 히트싱크(101) 사이의 기생 용량이 히트싱크(101)를 경유해서 접지될 때의, 기생 인덕턴스 성분이 저감된다. 따라서, 리드(104)의 저임피던스화가 가능해진다. 즉, 볼록부(101c) 및 볼록부(101d)에 의해서 몰드재를 고정하는 효과를 발휘하면서, 반도체 소자(102)에 접속된 리드의 저임피던스화를 실현할 수 있다.
한편, 이들의 구성 이외의 본원 명세서에 예시되는 다른 구성에 대해서는 적절히 생략할 수 있다. 즉, 적어도 이들의 구성을 구비하고 있으면, 이상에 기재된 효과를 발생시키게 할 수 있다.
그러나, 본원 명세서에 예시되는 다른 구성 중 적어도 하나를 이상에 기재된 구성에 적절히 추가한 경우, 즉, 이상에 기재된 구성으로서는 언급되지 않았던 본원 명세서에 예시되는 다른 구성이 적절히 추가된 경우여도, 동양의 효과를 발생시키게 할 수 있다.
또한, 이상에 기재된 실시형태에 의하면, 히트싱크(101)의 볼록부(101a)가, 몰드재(109)로부터 노출된다. 그리고, 히트싱크(101)의 하면 및 볼록부(101a)가 접지된다. 이와 같은 구성에 의하면, 히트싱크(101)의 하면에 더하여, 볼록부(101a)도 접지되는 것에 의해서, 리드(104)와 히트싱크(101) 사이의 기생 용량이 히트싱크(101)를 경유해서 접지될 때의, 기생 인덕턴스 성분이 더 저감된다.
또한, 이상에 기재된 실시형태에 의하면, 히트싱크(201)의, 평면뷰에 있어서 리드(204)와 겹치지 않는 위치의 상면의 가장자리부에는, 적어도 하나의 커팅부(226)가 형성된다. 그리고, 몰드재(209)가, 커팅부(226)에 충전된다. 이와 같은 구성에 의하면, 히트싱크(201)의 커팅부(226)에 몰드재(209)가 충전되는 것에 의해서, 히트싱크(201)와 몰드재(209)를 고정하는 효과, 즉, 앵커 효과를 발생시키게 할 수 있다.
또한, 이상에 기재된 실시형태에 의하면, 반도체 장치는, 히트싱크(201)와, 반도체 소자(102)와, 적어도 하나의 리드(204)와, 몰드재(209)를 구비한다. 히트싱크(201)는, 적어도 하면이 접지된다. 반도체 소자(102)는, 히트싱크(201)의 상면에 배치되고, 또한, 고주파 신호가 입력 또는 출력된다. 리드(204)는, 반도체 소자(102)와 와이어(106)를 통해서 전기적으로 접속된다. 또한, 리드(204)는, 히트싱크(201)의 상방에 배치된다. 몰드재(209)는, 리드(204)의 일부와, 히트싱크(201)의 적어도 상면과, 반도체 소자(102)를 덮어서 형성된다. 여기에서, 히트싱크(201)는, 평면뷰에 있어서, 리드(204)와 일부가 겹쳐져서 배치된다. 또한, 히트싱크(201)의, 평면뷰에 있어서 리드(204)와 겹치는 위치의 하면의 가장자리부에는, 당해 위치의 상면의 가장자리부보다도 돌출되는 적어도 하나의 볼록부(201a)가 형성된다. 또한, 히트싱크(201)의, 평면뷰에 있어서 리드(204)와 겹치지 않는 위치의 상면의 가장자리부에는, 적어도 하나의 커팅부(226)가 형성된다. 그리고, 몰드재(209)는, 커팅부(226)에 충전된다.
이와 같은 구성에 의하면, 히트싱크(201)의 커팅부(226)에 몰드재(209)가 충전되는 것에 의해서, 히트싱크(201)와 몰드재(209)를 고정하는 효과, 즉, 앵커 효과를 발생시키게 할 수 있다. 또한, 히트싱크(201)가, 리드(204)와 상하 방향에 있어서 겹치는 영역에서는, 히트싱크(201)의 가로 방향의 기생 인덕턴스 성분이 저감된다. 또한, 리드(204)와 히트싱크(201) 사이의 기생 용량이 히트싱크(201)를 경유해서 접지될 때의, 기생 인덕턴스 성분이 저감된다. 따라서, 리드(204)의 저임피던스화가 가능해진다. 즉, 커팅부(226)에 의해서 몰드재를 고정하는 효과를 발휘하면서, 반도체 소자(102)에 접속된 리드의 저임피던스화를 실현할 수 있다.
한편, 이들의 구성 이외의 본원 명세서에 예시되는 다른 구성에 대해서는 적절히 생략할 수 있다. 즉, 적어도 이들의 구성을 구비하고 있으면, 이상에 기재된 효과를 발생시키게 할 수 있다.
그러나, 본원 명세서에 예시되는 다른 구성 중 적어도 하나를 이상에 기재된 구성에 적절히 추가한 경우, 즉, 이상에 기재된 구성으로서는 언급되지 않았던 본원 명세서에 예시되는 다른 구성이 적절히 추가된 경우여도, 동양의 효과를 발생시키게 할 수 있다.
또한, 이상에 기재된 실시형태에 의하면, 히트싱크(201)의 볼록부(201a)가, 몰드재(209)로부터 노출된다. 또한, 히트싱크(201)의 하면 및 볼록부(201a)가 접지된다. 이와 같은 구성에 의하면, 히트싱크(201)의 하면에 더하여, 볼록부(201a)도 접지되는 것에 의해서, 리드(204)와 히트싱크(201) 사이의 기생 용량이 히트싱크(201)를 경유해서 접지될 때의, 기생 인덕턴스 성분이 더 저감된다.
또한, 이상에 기재된 실시형태에 의하면, 고주파 전력 증폭기는, 상기의 반도체 장치를 구비하는 것이다. 이와 같은 구성에 의하면, 리드의 임피던스를 저감할 수 있기 때문에, 고주파 성능을 높일 수 있다.
이상에 기재된 실시형태에 의하면, 반도체 장치의 제조 방법에 있어서, 적어도 하면이 접지되는 히트싱크(401)를 준비한다. 그리고, 히트싱크(401)의 상면에, 고주파 신호가 입력 또는 출력되는 반도체 소자(302)를 배치한다. 그리고, 반도체 소자(302)와 와이어(306)를 통해서 전기적으로 접속되는 적어도 하나의 리드(304)를, 히트싱크(401)의 상방에 배치한다. 여기에서, 히트싱크(401)는, 평면뷰에 있어서, 리드(304)와 일부가 겹쳐져서 배치된다. 또한, 히트싱크(401)의, 평면뷰에 있어서 리드(304)와 겹치는 위치의 하면의 가장자리부에는, 당해 위치의 상면의 가장자리부보다도 돌출되는 적어도 하나의 제 1 볼록부가 형성된다. 또한, 히트싱크(401)의, 평면뷰에 있어서 리드(304)와 겹치지 않는 위치의 상면의 가장자리부에는, 당해 위치의 하면의 가장자리부보다도 돌출되는 적어도 하나의 제 2 볼록부가 형성된다. 그리고, 리드(304)의 일부와, 히트싱크(401)의 일부와, 반도체 소자(302)를 덮는 몰드재(309)를 형성한다. 여기에서, 몰드재(309)는, 히트싱크(401)의 제 1 볼록부의 적어도 단부를 노출시켜서 형성된다. 그리고, 몰드재(309)를 형성한 후, 제 1 볼록부의 단부를 절단한다. 여기에서, 제 1 볼록부는, 예를 들어, 볼록부(401a) 및 볼록부(401b) 중 적어도 하나에 대응하는 것이다. 또한, 제 2 볼록부는, 예를 들어, 볼록부(101c) 및 볼록부(101d) 중 적어도 하나에 대응하는 것이다.
이와 같은 구성에 의하면, 히트싱크(401)의 하측의 튀어나온 부분의 길이, 즉, 각각의 볼록부(401a) 및 볼록부(401b)의 측방으로의 돌출 길이를 몰드재(309)의 침입을 방지할 수 있는 충분한 길이로 하는 것에 의해서, 히트싱크(401)의 볼록부(401a)의 측면, 볼록부(401b)의 측면, 또는, 히트싱크(401)의 하면으로의 몰드 수지의 침입을 억제할 수 있다. 따라서, 몰드 수지의 침입을 억제하면서, 리드(304) 및 리드(305)의 저임피던스화가 실현 가능한 반도체 장치를 제조할 수 있다.
한편, 이들의 구성 이외의 본원 명세서에 예시되는 다른 구성에 대해서는 적절히 생략할 수 있다. 즉, 적어도 이들의 구성을 구비하고 있으면, 이상에 기재된 효과를 발생시키게 할 수 있다.
그러나, 본원 명세서에 예시되는 다른 구성 중 적어도 하나를 이상에 기재된 구성에 적절히 추가한 경우, 즉, 이상에 기재된 구성으로서는 언급되지 않았던 본원 명세서에 예시되는 다른 구성이 적절히 추가된 경우여도, 동양의 효과를 발생시키게 할 수 있다.
또한, 특별한 제한이 없는 경우에는, 각각의 처리가 행해지는 순서는 변경할 수 있다.
또한, 이상에 기재된 실시형태에 의하면, 볼록부(401a)는, 노치부(402a)로부터 그의 단부가 절단된다. 이와 같은 구성에 의하면, 볼록부(401a)의 선단을, 정해진 개소로부터 용이하게 절단할 수 있다.
＜이상에 기재된 실시형태에 있어서의 변형예에 대해서＞
이상에 기재된 실시형태에서는, 각각의 구성 요소의 재질, 재료, 치수, 형상, 상대적 배치 관계 또는 실시의 조건 등에 대해서도 기재하는 경우가 있지만, 이들은 모든 국면에 있어서 예시이며, 본원 명세서에 기재된 것에 한정되는 것은 아닌 것으로 한다.
따라서, 예시되어 있지 않은 무수한 변형예, 및, 균등물이, 본원 명세서에 개시되는 기술의 범위 내에 있어서 상정된다. 예를 들어, 적어도 하나의 구성 요소를 변형하는 경우, 추가하는 경우 또는 생략하는 경우, 또, 적어도 하나의 실시형태에 있어서의 적어도 하나의 구성 요소를 추출하고, 다른 실시형태의 구성 요소와 조합하는 경우가 포함되는 것으로 한다.
또한, 모순이 생기지 않는 한, 이상에 기재된 실시형태에 있어서 「하나」 구비되는 것으로서 기재된 구성 요소는, 「하나 이상」 구비되어 있어도 되는 것으로 한다.
또, 이상에 기재된 실시형태에 있어서의 각각의 구성 요소는 개념적인 단위이며, 본원 명세서에 개시되는 기술의 범위 내에는, 하나의 구성 요소가 복수의 구조물로 이루어지는 경우와, 하나의 구성 요소가 어느 구조물의 일부에 대응하는 경우와, 또, 복수의 구성 요소가 하나의 구조물에 구비되는 경우를 포함하는 것으로 한다.
또한, 이상에 기재된 실시형태에 있어서의 각각의 구성 요소에는, 동일한 기능을 발휘하는 한, 다른 구조 또는 형상을 갖는 구조물이 포함되는 것으로 한다.
또한, 본원 명세서에 있어서의 설명은, 본 기술에 관한 모든 목적을 위해서 참조되어, 모두, 종래 기술이라고 인정하는 것은 아니다.
또한, 이상에 기재된 실시형태에 있어서, 특별히 지정되지 않고 재료명 등이 기재된 경우는, 모순이 생기지 않는 한, 당해 재료에 다른 첨가물이 포함된, 예를 들어, 합금 등이 포함되는 것으로 한다.
101, 201, 301, 401, 901: 히트싱크, 101a, 101b, 101c, 101d, 201a, 201b, 301a, 301b, 401a, 401b, 901a, 901b: 볼록부, 102, 302, 902: 반도체 소자, 103, 303, 903: 정합 소자, 104, 105, 204, 205, 304, 305, 904, 905: 리드, 106, 107, 108, 306, 307, 308, 906, 907, 908: 와이어, 109, 209, 309, 909: 몰드재, 226, 227, 228, 229: 커팅부, 321: 상면측 금형, 322, 322a, 323, 323a: 하면측 금형, 324: 지지 기판, 402a, 402b: 노치부, 403a, 403b: 위치, 501a, 501b: 영역, 1000, 1001: 접합재.

Claims (9)

  1. 적어도 하면이 접지되는 히트싱크(101, 201)와,
    상기 히트싱크(101, 201)의 상면에 배치되고, 또한, 고주파 신호가 입력 또는 출력되는 반도체 소자(102)와,
    상기 반도체 소자(102)와 와이어(106, 107, 108)를 통해서 전기적으로 접속되고, 또한, 상기 히트싱크(101, 201)의 상방에 배치되는 적어도 하나의 리드(104, 105, 204, 205)와,
    상기 리드(104, 105, 204, 205)의 일부와, 상기 히트싱크(101, 201)의 적어도 상면과, 상기 반도체 소자(102)를 덮어서 형성되는 몰드재(109, 209)를 구비하고,
    상기 히트싱크(101, 201)는, 평면뷰(view)에 있어서, 상기 리드(104, 105, 204, 205)와 일부가 겹쳐져서 배치되고,
    상기 히트싱크(101, 201)의, 평면뷰에 있어서 상기 리드(104, 105, 204, 205)와 겹치는 위치의 하면의 가장자리부에는, 당해 위치의 상면의 가장자리부보다도 돌출되는 적어도 하나의 제 1 볼록부(101a, 201a, 101b, 201b)가 형성되고,
    상기 히트싱크(101, 201)의, 평면뷰에 있어서 상기 리드(104, 105, 204, 205)와 겹치지 않는 위치의 상면의 가장자리부에는, 당해 위치의 하면의 가장자리부보다도 돌출되는 적어도 하나의 제 2 볼록부(101c, 101d)가 형성되는,
    반도체 장치.
  2. 제 1 항에 있어서,
    상기 히트싱크(101, 201)의 상기 제 1 볼록부(101a, 201a, 101b, 201b)가, 상기 몰드재(109)로부터 노출되고,
    상기 히트싱크(101, 201)의 하면 및 상기 제 1 볼록부(101a, 201a, 101b, 201b)가 접지되는,
    반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 히트싱크(201)의, 평면뷰에 있어서 상기 리드(204, 205)와 겹치지 않는 위치의 상면의 가장자리부에는, 적어도 하나의 커팅부(226, 227, 228, 229)가 형성되고,
    상기 몰드재(209)가, 상기 커팅부(226, 227, 228, 229)에 충전되는,
    반도체 장치.
  4. 청구항 1 내지 3 중 어느 한 항에 기재된 반도체 장치를 구비하는,
    고주파 전력 증폭기.
  5. 적어도 하면이 접지되는 히트싱크(201)와,
    상기 히트싱크(201)의 상면에 배치되고, 또한, 고주파 신호가 입력 또는 출력되는 반도체 소자(102)와,
    상기 반도체 소자(102)와 와이어(106, 107, 108)를 통해서 전기적으로 접속되고, 또한, 상기 히트싱크(201)의 상방에 배치되는 적어도 하나의 리드(204, 205)와,
    상기 리드(204, 205)의 일부와, 상기 히트싱크(201)의 적어도 상면과, 상기 반도체 소자(102)를 덮어서 형성되는 몰드재(209)를 구비하고,
    상기 히트싱크(201)는, 평면뷰에 있어서, 상기 리드(204, 205)와 일부가 겹쳐져서 배치되고,
    상기 히트싱크(201)의, 평면뷰에 있어서 상기 리드(204, 205)와 겹치는 위치의 하면의 가장자리부에는, 당해 위치의 상면의 가장자리부보다도 돌출되는 적어도 하나의 볼록부(201a, 201b)가 형성되고,
    상기 히트싱크(201)의, 평면뷰에 있어서 상기 리드(204, 205)와 겹치지 않는 위치의 상면의 가장자리부에는, 적어도 하나의 커팅부(226, 227, 228, 229)가 형성되고,
    상기 몰드재(209)는, 상기 커팅부(226, 227, 228, 229)에 충전되는,
    반도체 장치.
  6. 제 5 항에 있어서,
    상기 히트싱크(201)의 상기 볼록부(201a, 201b)가, 상기 몰드재(209)로부터 노출되고,
    상기 히트싱크(201)의 하면 및 상기 볼록부(201a, 201b)가 접지되는,
    반도체 장치.
  7. 청구항 5 또는 청구항 6에 기재된 반도체 장치를 구비하는,
    고주파 전력 증폭기.
  8. 적어도 하면이 접지되는 히트싱크(201, 401)를 준비하고,
    상기 히트싱크(201, 401)의 상면에, 고주파 신호가 입력 또는 출력되는 반도체 소자(302)를 배치하고,
    상기 반도체 소자(302)와 와이어(306, 307, 308)를 통해서 전기적으로 접속되는 적어도 하나의 리드(204, 205, 304, 305)를, 상기 히트싱크(201, 401)의 상방에 배치하고,
    상기 히트싱크(201, 401)는, 평면뷰에 있어서, 상기 리드(204, 205, 304, 305)와 일부가 겹쳐져서 배치되고,
    상기 히트싱크(201, 401)의, 평면뷰에 있어서 상기 리드(204, 205, 304, 305)와 겹치는 위치의 하면의 가장자리부에는, 당해 위치의 상면의 가장자리부보다도 돌출되는 적어도 하나의 제 1 볼록부(401a, 401b)가 형성되고,
    상기 히트싱크(201, 401)의, 평면뷰에 있어서 상기 리드(204, 205, 304, 305)와 겹치지 않는 위치의 상면의 가장자리부에는, 당해 위치의 하면의 가장자리부보다도 돌출되는 적어도 하나의 제 2 볼록부(101c, 101d)가 형성되고,
    상기 리드(204, 205, 304, 305)의 일부와, 상기 히트싱크(201, 401)의 일부와, 상기 반도체 소자(302)를 덮는 몰드재(209, 309)를 형성하고,
    상기 몰드재(209, 309)는, 상기 히트싱크(201, 401)의 상기 제 1 볼록부(401a, 401b)의 적어도 단부를 노출시켜서 형성되고,
    상기 몰드재(209, 309)를 형성한 후, 상기 제 1 볼록부(401a, 401b)의 상기 단부를 절단하는,
    반도체 장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 제 1 볼록부(401a, 401b)는, 노치부(402a, 402b)로부터 그의 단부가 절단되는,
    반도체 장치의 제조 방법.
KR1020207007874A 2017-09-28 2017-09-28 반도체 장치, 고주파 전력 증폭기, 및, 반도체 장치의 제조 방법 KR102420700B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/035233 WO2019064431A1 (ja) 2017-09-28 2017-09-28 半導体装置、高周波電力増幅器、および、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20200042918A true KR20200042918A (ko) 2020-04-24
KR102420700B1 KR102420700B1 (ko) 2022-07-13

Family

ID=61557963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207007874A KR102420700B1 (ko) 2017-09-28 2017-09-28 반도체 장치, 고주파 전력 증폭기, 및, 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US11195807B2 (ko)
JP (1) JP6289792B1 (ko)
KR (1) KR102420700B1 (ko)
CN (1) CN111133571B (ko)
DE (1) DE112017007890B4 (ko)
WO (1) WO2019064431A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6952894B2 (ja) * 2018-06-21 2021-10-27 三菱電機株式会社 パワーモジュール装置
JP2020188082A (ja) * 2019-05-13 2020-11-19 合同会社オフィス西村 半導体パッケージ
DE112019007823T5 (de) 2019-10-15 2022-06-30 Mitsubishi Electric Corporation Halbleitervorrichtung
NL2025182B1 (en) * 2020-03-20 2021-10-20 Ampleon Netherlands Bv Electronic package and electronic device comprising the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343906A (ja) * 2001-05-17 2002-11-29 Denso Corp 樹脂封止型半導体部品及びその製造方法
JP2005328015A (ja) * 2004-04-14 2005-11-24 Denso Corp 半導体装置
WO2013094101A1 (ja) 2011-12-22 2013-06-27 パナソニック株式会社 半導体パッケージ、その製造方法及び金型、半導体パッケージの入出力端子

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216283A (en) * 1990-05-03 1993-06-01 Motorola, Inc. Semiconductor device having an insertable heat sink and method for mounting the same
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
JP2004072126A (ja) * 1992-06-03 2004-03-04 Seiko Epson Corp 半導体装置及びその製造方法
US5566052A (en) * 1995-06-08 1996-10-15 Northern Telecom Limited Electronic devices with electromagnetic radiation interference shields and heat sinks
DE69636853T2 (de) 1996-11-27 2007-11-08 Stmicroelectronics S.R.L., Agrate Brianza Herstellunsgverfahren einer Kunststoffpackung für elektronische Anordnungen mit einer Wärmesenke
JP2004200264A (ja) 2002-12-17 2004-07-15 Renesas Technology Corp 半導体装置およびその製造方法
JP4204993B2 (ja) * 2004-02-12 2009-01-07 三菱電機株式会社 半導体装置
JP4225246B2 (ja) 2004-06-14 2009-02-18 株式会社デンソー 電子装置の製造方法
DE102005016830A1 (de) 2004-04-14 2005-11-03 Denso Corp., Kariya Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP2006310425A (ja) 2005-04-27 2006-11-09 Renesas Technology Corp 電子装置およびその製造方法
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN103703682B (zh) 2012-05-25 2017-02-22 松下知识产权经营株式会社 高频放大电路
JP6226365B2 (ja) * 2013-09-05 2017-11-08 株式会社東芝 半導体装置
US20160005680A1 (en) * 2014-07-02 2016-01-07 Nxp B.V. Exposed-Heatsink Quad Flat No-Leads (QFN) Package
JP6316708B2 (ja) 2014-08-26 2018-04-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343906A (ja) * 2001-05-17 2002-11-29 Denso Corp 樹脂封止型半導体部品及びその製造方法
JP2005328015A (ja) * 2004-04-14 2005-11-24 Denso Corp 半導体装置
WO2013094101A1 (ja) 2011-12-22 2013-06-27 パナソニック株式会社 半導体パッケージ、その製造方法及び金型、半導体パッケージの入出力端子

Also Published As

Publication number Publication date
DE112017007890T5 (de) 2020-05-07
DE112017007890B4 (de) 2023-05-11
US11195807B2 (en) 2021-12-07
US20200227363A1 (en) 2020-07-16
JP6289792B1 (ja) 2018-03-07
WO2019064431A1 (ja) 2019-04-04
CN111133571B (zh) 2024-03-08
CN111133571A (zh) 2020-05-08
KR102420700B1 (ko) 2022-07-13
JPWO2019064431A1 (ja) 2019-11-14

Similar Documents

Publication Publication Date Title
KR20200042918A (ko) 반도체 장치, 고주파 전력 증폭기, 및, 반도체 장치의 제조 방법
KR100477020B1 (ko) 멀티 칩 패키지
JP2004006689A (ja) 指紋センサダイと外部回路とを有する装置と、そのダイをその外部回路にワイヤボンディングする方法
US6710431B2 (en) Semiconductor device and lead frame used therefor
KR20190004964A (ko) 반도체 패키지
JP6180646B1 (ja) 半導体パッケージ、及びモジュール
JP2002134685A (ja) 集積回路装置
US11227848B2 (en) Chip package array, and chip package
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
JP7237609B2 (ja) 電子部品用パッケージおよび電子装置
JPH10256432A (ja) 樹脂封止型半導体パッケージ
US20110115063A1 (en) Integrated Circuit Packaging with Split Paddle
JPH06112674A (ja) 電子部品搭載装置用のヒートシンク
JPH11340405A (ja) リードフレーム、半導体装置およびその製造方法
JP2017045817A (ja) 高周波半導体装置および高周波半導体装置の製造方法
JPH03109760A (ja) 半導体装置
US20230107764A1 (en) Semiconductor device and semiconductor device manufacturing method
KR100447460B1 (ko) 고주파 바이폴라 트랜지스터
KR100595317B1 (ko) 반도체 패키지
JPH06169047A (ja) 半導体装置
JP2006067552A (ja) 圧電発振器の製造方法、圧電発振器および電子機器
KR20220064662A (ko) 반도체 소자 패키지 및 그 제조방법
CN117374053A (zh) 半导体封装电磁屏蔽结构及其制造方法
US20150303152A1 (en) Semiconductor package and semiconductor module including the same
JP2504901B2 (ja) 複数の電子部品パッケ―ジの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant