CN111133571B - 半导体装置、高频功率放大器及半导体装置的制造方法 - Google Patents

半导体装置、高频功率放大器及半导体装置的制造方法 Download PDF

Info

Publication number
CN111133571B
CN111133571B CN201780095120.6A CN201780095120A CN111133571B CN 111133571 B CN111133571 B CN 111133571B CN 201780095120 A CN201780095120 A CN 201780095120A CN 111133571 B CN111133571 B CN 111133571B
Authority
CN
China
Prior art keywords
heat sink
lead
molding material
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780095120.6A
Other languages
English (en)
Other versions
CN111133571A (zh
Inventor
浅田智之
野上洋一
堀口健一
山部滋生
美保谕志
向井谦治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111133571A publication Critical patent/CN111133571A/zh
Application granted granted Critical
Publication of CN111133571B publication Critical patent/CN111133571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

发挥锚固效应，并且实现与半导体元件连接的引线的低阻抗化。半导体装置具有：散热器(101)；半导体元件(102)；引线(104)，其配置于散热器的上方；以及模塑材料(109)，其覆盖引线、散热器和半导体元件而形成。在散热器的俯视观察时与引线重叠的位置的下表面的缘部形成比该位置的上表面的缘部更加凸出的第1凸部(101a)，在散热器的俯视观察时不与引线重叠的位置的上表面的缘部形成比该位置的下表面的缘部更加凸出的第2凸部(101c)。

Description

半导体装置、高频功率放大器及半导体装置的制造方法
技术领域
本说明书所公开的技术涉及半导体装置、具有该半导体装置的高频功率放大器及半导体装置的制造方法。
背景技术
就通过模塑材料而将在散热器的上表面配置的半导体元件覆盖的以往的封装件构造而言，以产生将模塑材料连接固定于散热器的效果即锚固效应为目的，使用了如下形状的散热器，即，在被模塑材料覆盖的上表面的缘部具有比从模塑材料露出的下表面的缘部更加凸出的凸部(例如，参照专利文献1)。
专利文献1：国际公开第2013/094101号公报
发明内容
但是，在使用了上述这样的形状的散热器的情况下，在散热器被接地时，在经由导线而与半导体元件连接的引线和散热器在上下方向上重叠的区域，散热器侧的寄生电感成分被冗余化。因此，存在无法使引线的阻抗降低至所期望的水平的问题。在这种情况下，由于引线的阻抗高，因此在将半导体装置用作高频放大器的情况下等，妨碍高性能化。
本说明书所公开的技术就是为了解决以上所记载的这样的问题而提出的，其目的在于提供能够发挥将模塑材料连接固定的效果，并且实现与半导体元件连接的引线的低阻抗化的技术。
本说明书所公开的技术的第1方案具有：散热器，其至少下表面接地；半导体元件，其配置于所述散热器的上表面，并且被输入高频信号或输出高频信号；至少1根引线，其经由导线而与所述半导体元件电连接，并且所述引线配置于所述散热器的上方；以及模塑材料，其覆盖所述引线的一部分、所述散热器的至少上表面和所述半导体元件而形成，所述散热器以俯视观察时一部分与所述引线重叠的方式配置，在所述散热器的俯视观察时与所述引线重叠的位置的下表面的缘部形成比该位置的上表面的缘部更加凸出的至少1个第1凸部，在所述散热器的俯视观察时不与所述引线重叠的位置的上表面的缘部形成比该位置的下表面的缘部更加凸出的至少1个第2凸部。
本说明书所公开的技术的第2方案具有：散热器，其至少下表面接地；半导体元件，其配置于所述散热器的上表面，并且被输入高频信号或输出高频信号；至少1根引线，其经由导线而与所述半导体元件电连接，并且所述引线配置于所述散热器的上方；以及模塑材料，其覆盖所述引线的一部分、所述散热器的至少上表面和所述半导体元件而形成，所述散热器以俯视观察时一部分与所述引线重叠的方式配置，在所述散热器的俯视观察时与所述引线重叠的位置的下表面的缘部形成比该位置的上表面的缘部更加凸出的至少1个凸部，在所述散热器的俯视观察时不与所述引线重叠的位置的上表面的缘部形成至少1个切入部，所述模塑材料填充于所述切入部。
在本说明书所公开的技术的第3方案中，准备至少下表面接地的散热器，在所述散热器的上表面配置被输入高频信号或输出高频信号的半导体元件，将经由导线而与所述半导体元件电连接的至少1根引线配置于所述散热器的上方，所述散热器以俯视观察时一部分与所述引线重叠的方式配置，在所述散热器的俯视观察时与所述引线重叠的位置的下表面的缘部形成比该位置的上表面的缘部更加凸出的至少1个第1凸部，在所述散热器的俯视观察时不与所述引线重叠的位置的上表面的缘部形成比该位置的下表面的缘部更加凸出的至少1个第2凸部，形成将所述引线的一部分、所述散热器的一部分和所述半导体元件覆盖的模塑材料，所述模塑材料以使所述散热器的所述第1凸部的至少端部露出的方式形成，在形成所述模塑材料之后，将所述第1凸部的所述端部切断。
发明的效果
本说明书所公开的技术的第1方案具有：散热器，其至少下表面接地；半导体元件，其配置于所述散热器的上表面，并且被输入高频信号或输出高频信号；至少1根引线，其经由导线而与所述半导体元件电连接，并且所述引线配置于所述散热器的上方；以及模塑材料，其覆盖所述引线的一部分、所述散热器的至少上表面和所述半导体元件而形成，所述散热器以俯视观察时一部分与所述引线重叠的方式配置，在所述散热器的俯视观察时与所述引线重叠的位置的下表面的缘部形成比该位置的上表面的缘部更加凸出的至少1个第1凸部，在所述散热器的俯视观察时不与所述引线重叠的位置的上表面的缘部形成比该位置的下表面的缘部更加凸出的至少1个第2凸部。根据这样的结构，在散热器与引线在俯视观察时重叠的位置，散热器的横向的寄生电感成分降低。另外，引线与散热器之间的寄生电容经由散热器而接地时的寄生电感成分降低。因此，能够实现引线的低阻抗化。即，能够通过第2凸部而发挥将模塑材料连接固定的效果，并且实现与半导体元件连接的引线的低阻抗化。
本说明书所公开的技术的第2方案具有：散热器，其至少下表面接地；半导体元件，其配置于所述散热器的上表面，并且被输入高频信号或输出高频信号；至少1根引线，其经由导线而与所述半导体元件电连接，并且所述引线配置于所述散热器的上方；以及模塑材料，其覆盖所述引线的一部分、所述散热器的至少上表面和所述半导体元件而形成，所述散热器以俯视观察时一部分与所述引线重叠的方式配置，在所述散热器的俯视观察时与所述引线重叠的位置的下表面的缘部形成比该位置的上表面的缘部更加凸出的至少1个凸部，在所述散热器的俯视观察时不与所述引线重叠的位置的上表面的缘部形成至少1个切入部，所述模塑材料填充于所述切入部。根据这样的结构，通过向散热器的切入部填充模塑材料，从而能够产生将散热器与模塑材料连接固定的效果、即锚固效应。另外，在散热器与引线在俯视观察时重叠的位置，散热器的横向的寄生电感成分降低。另外，引线与散热器之间的寄生电容经由散热器而接地时的寄生电感成分降低。因此，能够实现引线的低阻抗化。即，能够通过切入部而发挥将模塑材料连接固定的效果，并且实现与半导体元件连接的引线的低阻抗化。
在本说明书所公开的技术的第3方案中，准备至少下表面接地的散热器，在所述散热器的上表面配置被输入高频信号或输出高频信号的半导体元件，将经由导线而与所述半导体元件电连接的至少1根引线配置于所述散热器的上方，所述散热器以俯视观察时一部分与所述引线重叠的方式配置，在所述散热器的俯视观察时与所述引线重叠的位置的下表面的缘部形成比该位置的上表面的缘部更加凸出的至少1个第1凸部，在所述散热器的俯视观察时不与所述引线重叠的位置的上表面的缘部形成比该位置的下表面的缘部更加凸出的至少1个第2凸部，形成将所述引线的一部分、所述散热器的一部分和所述半导体元件覆盖的模塑材料，所述模塑材料以使所述散热器的所述第1凸部的至少端部露出的方式形成，在形成所述模塑材料之后，将所述第1凸部的所述端部切断。根据这样的结构，通过使散热器的下侧的伸出长度、即第1凸部的向侧方的凸出长度为能够防止模塑材料的蔓延的足够的长度，从而能够抑制模塑树脂向散热器的第1凸部的侧面或散热器的下表面的蔓延。因此，能够制造如下半导体装置，该半导体装置能够抑制模塑树脂的蔓延、并且实现引线的低阻抗化。
通过以下所示的详细说明和附图，本说明书所公开的技术涉及的目的、特征、方案和优点变得更清楚。
附图说明
图1概略地例示实施方式涉及的用于实现半导体装置的结构，是沿X轴方向的剖面图。
图2概略地例示实施方式涉及的用于实现半导体装置的结构，是沿Y轴方向的剖面图。
图3是例示实施方式涉及的散热器的结构的斜视图。
图4概略地例示实施方式涉及的用于实现半导体装置的结构，是沿X轴方向的剖面图。
图5是例示实施方式涉及的半导体装置的散热器的形状的俯视图。
图6是例示通过使用模塑材料将图5所例示的散热器和引线覆盖而将它们固定后的构造的剖面图。
图7概略地例示实施方式涉及的用于实现半导体装置的结构，是沿X轴方向的剖面图。
图8概略地例示实施方式涉及的用于实现半导体装置的结构，是沿X轴方向的剖面图。
图9例示实施方式涉及的通过模塑材料树脂形成后的工序而被切断后的封装件外形的图。
图10是例示实施方式涉及的具有散热器的封装件构造的剖面图，其中，散热器具有如下形状，即，在被模塑材料覆盖的上表面的缘部具有比从模塑材料露出的下表面的缘部更加凸出的凸部。
具体实施方式
以下，一边参照附图一边对实施方式进行说明。
此外，附图是概略地示出的，为了便于说明，适当地省略结构或简化结构。另外，在不同的附图分别示出的结构等的大小及位置的相互关系并不一定是准确地记载的，可以适当变更。
另外，在以下所示的说明中，对相同的结构要素标注相同的标号而进行图示，它们的名称和功能也是相同的。因此，为了避免重复，有时会省略关于它们的详细的说明。
另外，在以下所记载的说明中，即使有时会使用“上”、“下”、“左”、“右”、“侧”、“底”、“表”或者“背”等表示特定的位置和方向的术语，这些术语也只是为了使实施方式的内容易于理解，出于方便起见所使用的，与实际实施时的方向没有关系。
另外，在以下所记载的说明中，即使有时使用“第1”或“第2”等序数，这些术语也只是为了使实施方式的内容易于理解，出于方便起见所使用的，不限定于能够由这些序数所产生的顺序等。
<第1实施方式>
以下，对本实施方式涉及的半导体装置、具有该半导体装置的高频功率放大器及半导体装置的制造方法进行说明。为了便于说明，首先，对具有散热器的封装件构造进行说明，其中，该散热器具有如下形状，即，在被模塑材料覆盖的上表面的缘部具有比从模塑材料露出的下表面的缘部更加凸出的凸部。
图10是例示具有散热器的封装件构造的剖面图，其中，该散热器的形状是在被模塑材料覆盖的上表面的缘部具有比从模塑材料露出的下表面的缘部更加凸出的凸部。
如图10所例示的那样，封装件构造具有：金属制的散热器901；半导体元件902，其经由接合材料1000而配置于散热器901的上表面；匹配元件903，其经由接合材料1001而配置于散热器901的上表面；导线907，其将半导体元件902与匹配元件903电连接；引线904，其经由导线906而与半导体元件902电连接，并且引线904与外部电路(这里，未图示)电连接；引线905，其经由导线908而与匹配元件903电连接，并且引线905与外部电路(这里，未图示)电连接；以及模塑材料909，其覆盖散热器901的上表面、引线904的一部分、引线905的一部分、半导体元件902及匹配元件903而形成。模塑材料909还具有保护封装件构造内的半导体元件902及匹配元件903不与外部电路等接触的作用。
散热器901的下表面从模塑材料909露出，对从半导体元件902及匹配元件903发出的热进行散热。
半导体元件902例如是被输入高频信号或输出高频信号的高频功率放大元件等。匹配元件903例如是半导体元件902的输出匹配电路用元件等。
以产生将模塑材料909连接固定于散热器901的效果，即锚固效应为目的，散热器901成为在被模塑材料909覆盖的上表面的缘部具有向侧方的凸部901a及凸部901b的形状，即，成为在图10中上边比下边长的形状。
就这样的构造而言，在引线904与散热器901在上下方向上重叠的区域及引线905与散热器901在上下方向上重叠的区域，在封装件构造被搭载于外部构造，散热器901的下表面接地时，散热器901侧的寄生电感成分被冗余化。因此，存在引线904及引线905的阻抗无法降低至所期望的水平的问题。
<关于半导体装置的结构>
图1概略地例示本实施方式涉及的用于实现半导体装置的结构，是沿X轴方向的剖面图。
如图1所例示的那样，半导体装置具有：金属制的散热器101；半导体元件102，其经由接合材料1000而配置于散热器101的上表面；匹配元件103，其经由接合材料1001而配置于散热器101的上表面；导线107，其将半导体元件102与匹配元件103电连接；引线104，其经由导线106而与半导体元件102电连接，并且引线104与外部电路(这里，未图示)电连接；引线105，其经由导线108而与匹配元件103电连接，并且引线105与外部电路(这里，未图示)电连接；以及模塑材料109，其覆盖散热器101的上表面、引线104的一部分、引线105的一部分、半导体元件102及匹配元件103而形成。模塑材料109还具有保护封装件构造内的半导体元件102及匹配元件103不与外部电路等接触的作用。
如图1所例示的那样，散热器101在与引线104或引线105在上下方向上重叠的区域，即，俯视观察时重叠的位置，在其下表面的缘部具有向侧方的凸部101a及凸部101b，散热器101成为上边比下边短的形状。因此，在半导体装置被搭载于外部构造，散热器101的下表面接地时，散热器101侧的寄生电感成分变得不易被冗余化。
此外，在图1中，就凸部101a而言，凸部101a的上端及下端同样地凸出形成，但不限于凸部101a的上端及下端的凸出程度相同的情况。即，例如，也可以通过使凸部101a的上端的凸出变小、凸部101a的下端的凸出变大，从而凸部101a整体是倾斜的形状(锥形形状)。同样地，凸部101b也可以整体是倾斜的形状(锥形形状)。
图2概略地例示本实施方式涉及的用于实现半导体装置的结构，是沿Y轴方向的剖面图。
如图2所例示的那样，以产生将模塑材料109连接固定于散热器101的效果，即锚固效应为目的，散热器101成为如下形状：在被模塑材料109覆盖的上表面的缘部具有向侧方的凸部101c及凸部101d，即，在图2中上边比下边长。
此外，在图2中，就凸部101c而言，凸部101c的上端及下端同样地凸出形成，但不限于凸部101c的上端及下端的凸出程度相同的情况。同样地，凸部101d也不限于凸部101d的上端及下端的凸出程度相同的情况。
但是，由于散热器101的具有凸部101c及凸部101d的部分在上下方向上不与引线104及引线105重叠，因此，不会妨碍降低引线104及引线105的阻抗。
此外，对于图2所例示的散热器101的凸部101c及凸部101d，除非特别提及，在后述的其它实施方式所例示的结构的沿Y轴方向的剖面图中也同样地形成。
图3是例示本实施方式涉及的散热器的结构的斜视图。这里，沿图3的X轴方向的剖面图与图1相对应。另外，沿图3的Y轴方向的剖面图与图2相对应。
根据图1所例示的构造，在散热器101与引线104或引线105在上下方向上重叠的区域，散热器101的横向的寄生电感成分降低。另外，引线104与散热器101之间的寄生电容及引线105与散热器101之间的寄生电容分别经由散热器101而接地时的寄生电感成分降低。因此，能够实现引线104及引线105的低阻抗化。
另外，如图2所例示的那样，就在上下方向上与引线104及引线105不重叠的区域而言，由于成为散热器101的上边比下边长的形状，因此能够产生锚固效应而不妨碍引线104及引线105的低阻抗化。
由此，根据本实施方式，能够实现兼顾引线104及引线105的低阻抗化和将散热器101与模塑材料109连接固定的效果即锚固效应。
<第2实施方式>
对本实施方式涉及的半导体装置、具有该半导体装置的高频功率放大器及半导体装置的制造方法进行说明。在以下的说明中，对于与以上所记载的实施方式中说明的结构要素相同的结构要素，标注相同的标号而进行图示，适当省略其详细说明。
<关于半导体装置的结构>
图4概略地例示本实施方式涉及的用于实现半导体装置的结构，是沿X轴方向的剖面图。
如图4所例示的那样，半导体装置具有散热器101、半导体元件102、匹配元件103、导线106、导线107、导线108、引线104、引线105及模塑材料109。
这里，在半导体装置被搭载于外部构造时，散热器101的下表面及下表面的缘部处的向侧方的凸部即凸部101a及凸部101b接地。
根据图4所例示的构造，除了散热器101的下表面以外，凸部101a及凸部101b也接地，由此引线104与散热器101之间的寄生电容及引线105与散热器101之间的寄生电容分别经由散热器101而接地时的寄生电感成分进一步降低。
此外，对于图4所例示的散热器101的凸部101a及凸部101b的接地，除非特别提及，在后述的其它实施方式所例示的结构中也同样地适用。
＜第3实施方式＞
对本实施方式涉及的半导体装置、具有该半导体装置的高频功率放大器及半导体装置的制造方法进行说明。在以下的说明中，对于与以上所记载的实施方式中说明的结构要素相同的结构要素，标注相同的标号而进行图示，适当省略其详细说明。
<关于半导体装置的结构>
图5是例示本实施方式涉及的半导体装置的散热器的形状的俯视图。如图5所例示的那样，在散热器201处，在俯视观察时不与引线204及引线205重叠的区域，设置有切入部226、切入部227、切入部228及切入部229。
在图5中，在散热器201的下表面的缘部形成有向侧方的凸部201a及凸部201b，但切入部226、切入部227、切入部228及切入部229分别形成于未形成凸部201a及凸部201b的边。
此外，在图5所例示的散热器201没有形成图2所例示的凸部101c及凸部101d，但也可以进一步形成有图2所例示的凸部101c及凸部101d。
另外，图6是例示通过使用模塑材料209覆盖图5所例示的散热器201、引线204及引线205而将它们固定后的构造的剖面图。此外，为了简单起见，被模塑材料209覆盖的半导体元件及匹配元件等省略图示。
根据图5及图6所例示的构造，通过向散热器201的切入部226、切入部227、切入部228以及切入部229填充模塑材料209，从而能够产生将散热器201与模塑材料209连接固定的效果、即锚固效应。
此外，在图6中，就凸部201a而言，凸部201a的上端及下端同样地凸出形成，但不限于凸部201a的上端及下端的凸出程度相同的情况。即，例如，也可以通过使凸部201a的上端的凸出变小、凸部201a的下端的凸出变大，从而凸部201a整体是倾斜的形状(锥形形状)。同样地，凸部201b也可以整体是倾斜的形状(锥形形状)。
<第4实施方式>
对本实施方式涉及的半导体装置、具有该半导体装置的高频功率放大器及半导体装置的制造方法进行说明。在以下的说明中，对于与以上所记载的实施方式中说明的结构要素相同的结构要素，标注相同的标号而进行图示，适当省略其详细说明。
<关于半导体装置的结构>
图7概略地例示本实施方式涉及的用于实现半导体装置的结构，是沿X轴方向的剖面图。在图7中，例示了半导体装置的模塑材料的封装工序所使用的模具形状。
如图7所例示的那样，半导体装置具有散热器301、半导体元件302、匹配元件303、导线306、导线307、导线308、引线304、引线305及模塑材料309。
在图7中，散热器301在下表面的缘部分别形成有向侧方的凸部301a及凸部301b。
另外，上表面侧模具321、下表面侧模具322及下表面侧模具323都用于模塑材料309的封装工序。另外，支撑基板324是对散热器301进行支撑的基板。
在图7所例示的情况下，首先，准备下表面接地的散热器301。然后，在散热器301的上表面经由接合材料而配置半导体元件302及匹配元件303。然后，将经由导线306而与半导体元件302电连接的引线304、以及经由导线308而与匹配元件303电连接的引线305，配置于散热器301的上方。
这里，散热器301以在俯视观察时一部分与引线304及引线305重叠的方式配置。另外，在散热器301的俯视观察时与引线304重叠的位置的下表面的缘部形成比该位置的上表面的缘部更加凸出的凸部301a。另外，在散热器301的俯视观察时与引线305重叠的位置的下表面的缘部形成比该位置的上表面的缘部更加凸出的凸部301b。
另外，在散热器301的俯视观察时不与引线304重叠的位置的上表面的缘部形成比该位置的下表面的缘部更加凸出的凸部101c(参照图2)。另外，在散热器301的俯视观察时不与引线305重叠的位置的上表面的缘部形成比该位置的下表面的缘部更加凸出的凸部101d(参照图2)。
然后，形成将引线304的一部分、散热器301的一部分和半导体元件302覆盖的模塑材料309。这里，模塑材料309是以使散热器301的凸部301a及凸部301b的至少端部露出的方式而形成的。
通过使用上表面侧模具321、下表面侧模具322及下表面侧模具323、和对散热器301进行支撑的支撑基板324，从而能够制造本实施方式涉及的半导体装置，例如高频功率放大器。
<第5实施方式>
对本实施方式涉及的半导体装置、具有该半导体装置的高频功率放大器及半导体装置的制造方法进行说明。在以下的说明中，对于与以上所记载的实施方式中说明的结构要素相同的结构要素，标注相同的标号而进行图示，适当省略其详细说明。
<关于半导体装置的结构>
图8概略地例示本实施方式涉及的用于实现半导体装置的结构，是沿X轴方向的剖面图。在图8中，例示了半导体装置的模塑材料的封装工序所使用的模具形状。
如图8所例示的那样，半导体装置具有散热器401、半导体元件302、匹配元件303、导线306、导线307、导线308、引线304、引线305及模塑材料309。
另外，上表面侧模具321、下表面侧模具322a及下表面侧模具323a都用于模塑材料309的封装工序。另外，支撑基板324是对散热器401进行支撑的基板。
在图8中，散热器401在下表面的缘部分别形成有向侧方的凸部401a及凸部401b。
图8中的模具及散热器401的形状是用于在模塑材料309的封装工序时抑制模塑材料309向散热器401的凸部401a的侧面、凸部401b的侧面或散热器401的下表面蔓延的形状。
具体地说，散热器401具有在凸部401a的下表面形成的切口部402a和在凸部401b的下表面形成的切口部402b。另外，散热器401的下表面的伸出长度、即各个凸部的向侧方的凸出长度为能够防止模塑材料309的蔓延的程度的足够的长度。
在由模塑材料309实现的模塑树脂的封装之后，在将模塑材料309的封装工序所使用的上表面侧模具321、下表面侧模具322a、下表面侧模具323a及支撑基板324去除之后，以切口部402a和切口部402b为起点，在位置403a及403b处将散热器401的一部分切断。具体地说，分别将凸部401a的一部分及凸部401b的一部分切断。
图9是例示通过模塑材料树脂形成后的工序而被切断后的封装件外形的图。在图9中，区域501a及区域501b分别对应于被切断的散热器的一部分，具体地说，对应于凸部401a的一部分及凸部401b的一部分所在的部位。
通过使散热器401的下侧的伸出长度、即各个凸部的向侧方的凸出长度为能够防止模塑材料309的蔓延的足够的长度，从而能够抑制模塑树脂向散热器401的凸部401a的侧面、凸部401b的侧面或者散热器401的下表面的蔓延。
因此，能够抑制模塑树脂的蔓延，并且实现图8的引线304及引线305的低阻抗化。
<关于由以上所记载的实施方式产生的效果>
接下来，例示由以上所记载的实施方式产生的效果。此外，在以下的说明中，该效果是基于以上所记载的实施方式所例示的具体结构而记载的，但也可以在产生相同效果的范围，与本说明书所例示的其它具体的结构进行置换。
另外，该置换也可以跨越多个实施方式而进行。即，也可以是将在不同的实施方式中例示的各个结构进行组合而产生相同效果的情况。
根据以上所记载的实施方式，半导体装置具有散热器101、半导体元件102、模塑材料109以及至少1根引线104。散热器101至少下表面接地。半导体元件102配置于散热器101的上表面。另外，半导体元件102被输入高频信号或输出高频信号。引线104经由导线106而与半导体元件102电连接。另外，引线104配置于散热器101的上方。模塑材料109覆盖引线104的一部分、散热器101的至少上表面、半导体元件102而形成。这里，散热器101以在俯视观察时一部分与引线104重叠的方式配置。另外，在散热器101的俯视观察时与引线104重叠的位置的下表面的缘部形成比该位置的上表面的缘部更加凸出的至少1个第1凸部。另外，在散热器101的俯视观察时不与引线104重叠的位置的上表面的缘部形成比该位置的下表面的缘部更加凸出的至少1个第2凸部。这里，第1凸部例如对应于凸部101a、凸部201a、凸部101b及凸部201b中的至少1个。另外，第2凸部例如对应于凸部101c及凸部101d中的至少1个。
根据这样的结构，在散热器101与引线104在上下方向上重叠的区域，散热器101的横向的寄生电感成分降低。另外，引线104与散热器101之间的寄生电容经由散热器101而接地时的寄生电感成分降低。因此，能够实现引线104的低阻抗化。即，能够通过凸部101c及凸部101d而发挥将模塑材料连接固定的效果，并且实现与半导体元件102连接的引线的低阻抗化。
此外，对于这些结构以外的本说明书所例示的其它结构，能够适当省略。即，只要至少具有这些结构，就能够产生以上所记载的效果。
但是，即使在将本说明书所例示的其它结构中的至少1个适当地追加至以上所记载的结构的情况下，即，在适当地追加了没有作为以上所记载的结构而提及的本说明书所例示的其它结构的情况下，也能够产生相同效果。
另外，根据以上所记载的实施方式，散热器101的凸部101a从模塑材料109露出。并且，散热器101的下表面及凸部101a接地。根据这样的结构，除了散热器101的下表面以外，凸部101a也接地，由此引线104与散热器101之间的寄生电容经由散热器101而接地时的寄生电感成分进一步降低。
另外，根据以上所记载的实施方式，在散热器201的俯视观察时不与引线204重叠的位置的上表面的缘部形成至少1个切入部226。并且，将模塑材料209填充至切入部226。根据这样的结构，通过向散热器201的切入部226填充模塑材料209，从而能够产生将散热器201与模塑材料209连接固定的效果、即锚固效应。
另外，根据以上所记载的实施方式，半导体装置具有散热器201、半导体元件102、模塑材料209以及至少1根引线204。散热器201至少下表面接地。半导体元件102配置于散热器201的上表面，并且被输入高频信号或输出高频信号。引线204经由导线106而与半导体元件102电连接。另外，引线204配置于散热器201上方。模塑材料209是覆盖引线204的一部分、散热器201的至少上表面和半导体元件102而形成的。这里，散热器201以俯视观察时一部分与引线204重叠的方式配置。另外，在散热器201的俯视观察时与引线204重叠的位置的下表面的缘部形成比该位置的上表面的缘部更加凸出的至少1个凸部201a。另外，在散热器201的俯视观察时不与引线204重叠的位置的上表面的缘部形成至少1个切入部226。并且，将模塑材料209填充至切入部226。
根据这样的结构，通过向散热器201的切入部226填充模塑材料209，从而能够产生将散热器201与模塑材料209连接固定的效果、即锚固效应。另外，在散热器201与引线204在上下方向上重叠的区域，散热器201的横向的寄生电感成分降低。另外，引线204与散热器201之间的寄生电容经由散热器201而接地时的寄生电感成分降低。因此，能够实现引线204的低阻抗化。即，能够通过切入部226而发挥将模塑材料连接固定的效果，并且实现与半导体元件102连接的引线的低阻抗化。
此外，对于这些结构以外的本说明书所例示的其它结构，能够适当省略。即，只要至少具有这些结构，就能够产生以上所记载的效果。
但是，即使在将本说明书所例示的其它结构中的至少1个适当地追加至以上所记载的结构的情况下，即，在适当地追加了没有作为以上所记载的结构而提及的本说明书所例示的其它结构的情况下，也能够产生相同效果。
另外，根据以上所记载的实施方式，散热器201的凸部201a从模塑材料209露出。另外，散热器201的下表面及凸部201a接地。根据这样的结构，除了散热器201的下表面以外，凸部201a也接地，由此引线204与散热器201之间的寄生电容经由散热器201而接地时的寄生电感成分进一步降低。
此外，根据以上所记载的实施方式，高频功率放大器具有上述半导体装置。根据这样的结构，由于能够降低引线的阻抗，因此能够提高高频性能。
根据以上所记载的实施方式，在半导体装置的制造方法中，准备至少下表面接地的散热器401。然后，在散热器401的上表面配置被输入高频信号或输出高频信号的半导体元件302。然后，将经由导线306而与半导体元件302电连接的至少1根引线304配置于散热器401的上方。这里，散热器401以俯视观察时一部分与引线304重叠的方式配置。另外，在散热器401的俯视观察时与引线304重叠的位置的下表面的缘部形成比该位置的上表面的缘部更加凸出的至少1个第1凸部。另外，在散热器401的俯视观察时不与引线304重叠的位置的上表面的缘部形成比该位置的下表面的缘部更加凸出的至少1个第2凸部。然后，形成将引线304的一部分、散热器401的一部分和半导体元件302覆盖的模塑材料309。这里，模塑材料309以使散热器401的第1凸部的至少端部露出的方式形成。然后，在形成了模塑材料309之后，将第1凸部的端部切断。这里，第1凸部例如对应于凸部401a、凸部401b中的至少1个。另外，第2凸部例如对应于凸部101c及凸部101d中的至少1个。
根据这样的结构，通过使散热器401的下侧的伸出长度、即各个凸部401a及凸部401b的向侧方的凸出长度为能够防止模塑材料309的蔓延的足够的长度，从而能够抑制模塑树脂向散热器401的凸部401a的侧面、凸部401b的侧面或者散热器401的下表面的蔓延。因此，能够制造如下半导体装置，该半导体装置能够抑制模塑树脂的蔓延，并且实现引线304及引线305的低阻抗化。
此外，对于这些结构以外的本说明书所例示的其它结构，能够适当省略。即，只要至少具有这些结构，就能够产生以上所记载的效果。
但是，即使在将本说明书所例示的其它结构中的至少1个适当地追加至以上所记载的结构的情况下，即，在适当地追加了没有作为以上所记载的结构而提及的本说明书所例示的其它结构的情况下，也能够产生相同效果。
另外，在没有特别的限制的情况下，进行各个处理的顺序能够变更。
另外，根据以上所记载的实施方式，从切口部402a将凸部401a的端部切断。根据这样的结构，能够容易地从确定好的部位将凸部401a的前端切断。
<关于以上所记载的实施方式的变形例>
在以上所记载的实施方式中，虽然有时对各结构要素的材质、材料、尺寸、形状、相对配置关系或实施条件等进行了记载，但这些在所有方面都是例示，并不限于本说明书所记载的内容。
因此，在本说明书所公开的技术范围内，可想到未例示的无数变形例以及等同物。例如，包含对至少1个结构要素进行变形的情况、进行追加的情况或进行省略的情况，以及提取至少1个实施方式中的至少1个结构要素，使其与其它实施方式中的结构要素进行组合的情况。
另外，在不产生矛盾的情况下，在以上所记载的实施方式中记载为具有“1个”的结构要素也可以是具有“大于或等于1个”。
并且，以上所记载的实施方式中的各个结构要素是概念性的单位，在本说明书所公开的技术范围内，包含1个结构要素由多个构造物构成的情况、1个结构要素对应于某个构造物的一部分的情况、以及多个结构要素包含于1个构造物的情况。
另外，就以上所记载的实施方式中的各个结构要素而言，只要发挥相同功能，则包含具有其它构造或形状的构造物。
另外，本说明书中的说明是为了与本技术相关的所有目的而参考的，均没有承认是现有技术。
另外，在以上所记载的实施方式中，在没有特别指定地记载了材料名称等的情况下，只要不产生矛盾，则包括该材料含有其它添加物的例如合金等。
标号的说明
101、201、301、401、901散热器，101a、101b、101c、101d、201a、201b、301a、301b、401a、401b、901a、901b凸部，102、302、902半导体元件，103、303、903匹配元件，104、105、204、205、304、305、904、905引线，106、107、108、306、307、308、906、907、908导线，109、209、309、909模塑材料，226、227、228、229切入部，321上表面侧模具，322、322a、323、323a下表面侧模具，324支撑基板，402a、402b切口部，403a、403b位置，501a、501b区域，1000、1001接合材料。

Claims (6)

1.一种半导体装置，其具有：
散热器，其至少下表面接地；
半导体元件，其配置于所述散热器的上表面，并且被输入高频信号或输出高频信号；
至少1根引线，其经由导线而与所述半导体元件电连接，并且所述引线配置于所述散热器的上方；以及
模塑材料，其覆盖所述引线的一部分、所述散热器的至少上表面和所述半导体元件而形成，
所述散热器以俯视观察时一部分与所述引线重叠的方式配置，
在所述散热器的俯视观察时与所述引线重叠的位置的下表面的缘部形成比该位置的上表面的缘部更加凸出的至少1个第1凸部，
在所述散热器的俯视观察时不与所述引线重叠的位置的上表面的缘部形成比该位置的下表面的缘部更加凸出的至少1个第2凸部。
2.根据权利要求1所述的半导体装置，其中，
所述散热器的所述第1凸部从所述模塑材料露出，
所述散热器的下表面及所述第1凸部接地。
3.根据权利要求1或2所述的半导体装置，其中，
在所述散热器的俯视观察时不与所述引线重叠的位置的上表面的缘部形成至少1个切入部，
所述模塑材料填充于所述切入部。
4.一种高频功率放大器，其具有权利要求1至3中任一项所述的半导体装置。
5.一种半导体装置的制造方法，其中，
准备至少下表面接地的散热器，
在所述散热器的上表面配置被输入高频信号或输出高频信号的半导体元件，
将经由导线而与所述半导体元件电连接的至少1根引线配置于所述散热器的上方，
所述散热器以俯视观察时一部分与所述引线重叠的方式配置，
在所述散热器的俯视观察时与所述引线重叠的位置的下表面的缘部形成比该位置的上表面的缘部更加凸出的至少1个第1凸部，
在所述散热器的俯视观察时不与所述引线重叠的位置的上表面的缘部形成比该位置的下表面的缘部更加凸出的至少1个第2凸部，
形成将所述引线的一部分、所述散热器的一部分和所述半导体元件覆盖的模塑材料，
所述模塑材料以使所述散热器的所述第1凸部的至少端部露出的方式形成，
在形成所述模塑材料之后，将所述第1凸部的所述端部切断。
6.根据权利要求5所述的半导体装置的制造方法，其中，
从切口部将所述第1凸部的端部切断。
CN201780095120.6A 2017-09-28 2017-09-28 半导体装置、高频功率放大器及半导体装置的制造方法 Active CN111133571B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/035233 WO2019064431A1 (ja) 2017-09-28 2017-09-28 半導体装置、高周波電力増幅器、および、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN111133571A CN111133571A (zh) 2020-05-08
CN111133571B true CN111133571B (zh) 2024-03-08

Family

ID=61557963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780095120.6A Active CN111133571B (zh) 2017-09-28 2017-09-28 半导体装置、高频功率放大器及半导体装置的制造方法

Country Status (6)

Country Link
US (1) US11195807B2 (zh)
JP (1) JP6289792B1 (zh)
KR (1) KR102420700B1 (zh)
CN (1) CN111133571B (zh)
DE (1) DE112017007890B4 (zh)
WO (1) WO2019064431A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6952894B2 (ja) * 2018-06-21 2021-10-27 三菱電機株式会社 パワーモジュール装置
JP2020188082A (ja) * 2019-05-13 2020-11-19 合同会社オフィス西村 半導体パッケージ
DE112019007823T5 (de) 2019-10-15 2022-06-30 Mitsubishi Electric Corporation Halbleitervorrichtung
NL2025182B1 (en) * 2020-03-20 2021-10-20 Ampleon Netherlands Bv Electronic package and electronic device comprising the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
JP2002343906A (ja) * 2001-05-17 2002-11-29 Denso Corp 樹脂封止型半導体部品及びその製造方法
JP2004072126A (ja) * 1992-06-03 2004-03-04 Seiko Epson Corp 半導体装置及びその製造方法
JP2005228849A (ja) * 2004-02-12 2005-08-25 Mitsubishi Electric Corp 半導体装置
CN104025292A (zh) * 2011-12-22 2014-09-03 松下电器产业株式会社 半导体封装、其制造方法及模具、半导体封装的输入输出端子
JP2015053346A (ja) * 2013-09-05 2015-03-19 株式会社東芝 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216283A (en) * 1990-05-03 1993-06-01 Motorola, Inc. Semiconductor device having an insertable heat sink and method for mounting the same
US5566052A (en) * 1995-06-08 1996-10-15 Northern Telecom Limited Electronic devices with electromagnetic radiation interference shields and heat sinks
DE69636853T2 (de) 1996-11-27 2007-11-08 Stmicroelectronics S.R.L., Agrate Brianza Herstellunsgverfahren einer Kunststoffpackung für elektronische Anordnungen mit einer Wärmesenke
JP2004200264A (ja) 2002-12-17 2004-07-15 Renesas Technology Corp 半導体装置およびその製造方法
JP4225246B2 (ja) 2004-06-14 2009-02-18 株式会社デンソー 電子装置の製造方法
JP4333505B2 (ja) * 2004-04-14 2009-09-16 株式会社デンソー 半導体装置
DE102005016830A1 (de) 2004-04-14 2005-11-03 Denso Corp., Kariya Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP2006310425A (ja) 2005-04-27 2006-11-09 Renesas Technology Corp 電子装置およびその製造方法
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN103703682B (zh) 2012-05-25 2017-02-22 松下知识产权经营株式会社 高频放大电路
US20160005680A1 (en) * 2014-07-02 2016-01-07 Nxp B.V. Exposed-Heatsink Quad Flat No-Leads (QFN) Package
JP6316708B2 (ja) 2014-08-26 2018-04-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
JP2004072126A (ja) * 1992-06-03 2004-03-04 Seiko Epson Corp 半導体装置及びその製造方法
JP2002343906A (ja) * 2001-05-17 2002-11-29 Denso Corp 樹脂封止型半導体部品及びその製造方法
JP2005228849A (ja) * 2004-02-12 2005-08-25 Mitsubishi Electric Corp 半導体装置
CN104025292A (zh) * 2011-12-22 2014-09-03 松下电器产业株式会社 半导体封装、其制造方法及模具、半导体封装的输入输出端子
JP2015053346A (ja) * 2013-09-05 2015-03-19 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
DE112017007890T5 (de) 2020-05-07
KR20200042918A (ko) 2020-04-24
DE112017007890B4 (de) 2023-05-11
US11195807B2 (en) 2021-12-07
US20200227363A1 (en) 2020-07-16
JP6289792B1 (ja) 2018-03-07
WO2019064431A1 (ja) 2019-04-04
CN111133571A (zh) 2020-05-08
KR102420700B1 (ko) 2022-07-13
JPWO2019064431A1 (ja) 2019-11-14

Similar Documents

Publication Publication Date Title
CN111133571B (zh) 半导体装置、高频功率放大器及半导体装置的制造方法
JP3836746B2 (ja) 表面弾性波フィルターパッケージ製造方法
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US6208023B1 (en) Lead frame for use with an RF powered semiconductor
US6818982B2 (en) Heat dissipation type semiconductor package and method of fabricating the same
US20070181997A1 (en) Semiconductor device package with heat sink leadframe and method for producing it
KR20150135299A (ko) 반도체 부품 그리고 반도체 부품을 제조하는 방법
US10978378B2 (en) Encapsulated leadless package having an at least partially exposed interior sidewall of a chip carrier
JP2000058735A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
US7508055B2 (en) High heat release semiconductor and method for manufacturing the same
JP2007242773A (ja) 半導体装置及び半導体装置の製造方法
US9502758B2 (en) Electronic package and fabrication method thereof
JP2010021251A (ja) 半導体装置及びその製造方法
JP6597499B2 (ja) 半導体装置およびその製造方法
US10741465B2 (en) Circuit module and method of manufacturing the same
US20170092690A1 (en) Led illuminator and method of making the same
CN110797334B (zh) 半导体装置及其制造方法
CN107342276B (zh) 半导体器件及相应方法
KR100763966B1 (ko) 반도체 패키지 및 이의 제조에 사용되는 리드프레임
CN106158810B (zh) 用于ic封装的具有偏转的连接杆的引线框架
CN112289689B (zh) 半导体封装结构制作方法和半导体封装结构
JPH11340405A (ja) リードフレーム、半導体装置およびその製造方法
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
US20150303152A1 (en) Semiconductor package and semiconductor module including the same
JPH06169047A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant