KR20200018713A - Nand 메모리 어레이, 반도체 채널 물질 및 질소를 포함하는 소자 및 nand 메모리 어레이 형성 방법 - Google Patents

Nand 메모리 어레이, 반도체 채널 물질 및 질소를 포함하는 소자 및 nand 메모리 어레이 형성 방법 Download PDF

Info

Publication number
KR20200018713A
KR20200018713A KR1020207003758A KR20207003758A KR20200018713A KR 20200018713 A KR20200018713 A KR 20200018713A KR 1020207003758 A KR1020207003758 A KR 1020207003758A KR 20207003758 A KR20207003758 A KR 20207003758A KR 20200018713 A KR20200018713 A KR 20200018713A
Authority
KR
South Korea
Prior art keywords
channel material
semiconductor channel
nitrogen
semiconductor
silicon nitride
Prior art date
Application number
KR1020207003758A
Other languages
English (en)
Inventor
크리스 엠. 칼슨
훙-웨이 리우
지에 리
디미트리오스 파블로포우로스
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Priority to KR1020217015794A priority Critical patent/KR20210064406A/ko
Publication of KR20200018713A publication Critical patent/KR20200018713A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H01L27/11556—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L27/11524—
    • H01L27/11529—
    • H01L27/1157—
    • H01L27/11573—
    • H01L27/11582—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers

Abstract

일부 실시 예는 유전체 영역에 의해 반도체 채널 물질로부터 이격되는 게이트를 갖고, 상기 반도체 채널 물질에 바로 맞닿아 그리고 상기 유전체 영역으로부터 상기 반도체 채널 물질의 반대편상에 있는 질소 함유 물질을 갖는 소자를 포함한다. 일부 실시 예는 유전체 영역에 의해 반도체 채널 물질로부터 이격되는 게이트를 갖고, 상기 반도체 채널 물질의 적어도 일부 내에 있는 질소를 갖는 소자를 포함한다. 일부 실시 예는 절연성 레벨들 및 워드라인 레벨들이 번갈아 나오는 수직 스택을 포함하는 NAND 메모리 어레이를 포함한다. 스택을 따라 수직으로 채널 물질이 연장된다. 상기 채널 물질과 상기 워드라인 레벨들 사이에는 전하 저장 물질이 있다. 상기 채널 물질과 상기 전하 저장 물질 사이에는 유전체 물질이 있다. 상기 채널 물질 내에는 질소가 있다. 일부 실시 예는 NAND 메모리 어레이들을 형성하는 방법들을 포함한다.

Description

NAND 메모리 어레이, 반도체 채널 물질 및 질소를 포함하는 소자 및 NAND 메모리 어레이 형성 방법
NAND 메모리 어레이들, 반도체 채널 물질 및 질소를 포함하는 소자들 및 NAND 메모리 어레이 형성 방법들.
메모리는 전자 시스템을 위한 데이터 저장 장치를 제공한다. 플래시 메모리는 메모리의 하나의 유형이고, 최신 컴퓨터들 및 기기들에서 많이 사용된다. 예를 들어, 최신 개인용 컴퓨터들은 플래시 메모리 칩에 저장된 BIOS을 가질 수 있다. 다른 예로서, 컴퓨터들 및 다른 기기들이 종래의 하드 드라이브들을 대체하기 위해 고체 상태 드라이브에 플래시 메모리를 이용하는 것이 점점 일반화되고 있다. 또 다른 예로서, 플래시 메모리는 새로운 통신 프로토콜들이 표준화될 때 제조업체들이 그것들을 지원할 수 있게 하고, 향상된 피처들을 위해 기기들을 원격으로 업그레이드할 수 있는 기능을 제공할 수 있게 하므로 무선 전자 기기들에 널리 사용된다.
NAND 아키텍처는 집적 플래시 메모리의 기본 단위일 수 있다. NAND 셀 유닛은 메모리 셀들의 직렬 조합에 직렬로 연결된 적어도 하나의 선택 소자를 포함한다(직렬 조합은 NAND 스트링으로 통칭됨). NAND 아키텍처는 수직으로 적층된 메모리 셀들을 포함하는 3차원 배열로 구성될 수 있다. 개선된 NAND 아키텍처를 개발하는 것이 바람직하다.
트랜지스터들은 집적 회로의 또 다른 공통 구성 요소이다. 예시적인 트랜지스터들은 플래시 트랜지스터들이다. 그러한 것들은 예를 들어, 메모리, 센서 등에 이용될 수 있다. 개선된 트랜지스터 아키텍처들을 개발하는 것이 바람직하다.
도 1 및 도 1a는 각각 예시적인 NAND 메모리 어레이의 예시적인 부분의 도식적인 측단면도 및 도식적인 상면도이다.
도 2 및 3은 예시적인 구성들을 도시하는, 도 1의 NAND 메모리 어레이의 영역들이다.
도 4 내지 도 6은 예시적인 구성들에서의 채널 물질의 위치들에 걸친 질소의 농도를 그래프로 도시한다.
도 7 내지 도 10은 예시적인 NAND 메모리 어레이를 형성하기 위한 예시적인 프로세스의 다양한 단계에서의 조립체의 도식적인 측단면도이다.
도 11은 다른 예시적인 NAND 메모리 어레이의 예시적인 부분의 도식적인 측단면도이다.
도 12 및 도 13은 예시적인 플래시 트랜지스터들의 도식적인 측단면도들이다.
반도체 구성요소들은 반도체 채널 물질을 포함할 수 있다. 예를 들어, NAND는 NAND 메모리 셀들의 스트링을 따라 연장되는 반도체 채널 물질을 갖도록 구성될 수 있다. 다른 예로, 플래시 트랜지스터들은 통상적으로 소스 드레인 영역들의 쌍 사이에 반도체 채널 물질을 갖도록 구성된다. 채널 물질은 소자의 동작 동안(예를 들어, NAND 메모리의 스트링 동작들 동안, 플래시 트랜지스터의 소스/드레인 영역들 간 전기 흐름 동안 등) 전자들의 수송에 적합한 전도성을 가질 것이다. 반도체 채널 물질은 예를 들어, 실리콘, 게르마늄, III/V 물질들(예를 들어, GaAs, InP, GaP 및 GaN) 등을 비롯한 수많은 반도체 물질 중 임의의 물질을 포함할 수 있다. 일부 양태에서, 질소를 반도체 채널 물질로 확산시키는 것 그리고/또는 실리콘 질화물을 채널 물질에 바로 맞닿아 형성하는 것이 채널 물질의 전도성을 개선시킬 수 있다는 것이 발견되었다. 그러한 개선을 위한 메커니즘은 채널 물질 내의 결정립계들의 변형 그리고/또는 채널 물질에 대한 다른 물리적/화학적 향상을 통한 것일 수 있다. 가능한 메커니즘은 독자가 여기에 설명된 본 발명의 양태들을 이해하는 데 도움을주기 위해 제공되며, 만약에 있다면,그러한 메커니즘이 뒤따르는 청구범위에 명시적으로 언급되는 정도를 제외하고 본 발명을 제한하지 않는다. 예시적인 실시 예들이 도 1 내지 도 13을 참조하여 설명된다.
도 1 및 도 1a를 참조하면, 집적 구조(10)의 일 부분이 도시되어 있으며, 그러한 부분은 3차원 NAND 메모리 어레이(12)의 단편이다.
집적 구조(10)는 제1 및 제2 레벨들(18 및 20)이 번갈아 나오는 스택(15)을 포함한다. 레벨들(18)은 절연성(즉, 유전체)이고, 레벨들(20)은 전도성이다.
절연성 레벨들(18)은 절연성 물질(26)를 포함한다. 그러한 절연성 물질은 임의의 적합한 조성 또는 조성들의 조합을 포함할 수 있고; 예를 들어, 실리콘 이산화물을 포함할 수 있다.
전도성 레벨들(20)은 전도성 물질(28)를 포함한다. 전도성 물질(28)은 임의의 적합한 조성 또는 조성들의 조합을 포함할 수 있고; 일부 실시 예에서, 다양한 금속(예를 들어, 타이타늄, 텅스텐, 코발트, 니켈, 플래티넘 등), 금속을 함유하는 합성물들(예를 들어, 규화 금속, 질화 금속, 탄화 금속 등) 및/또는 전도성으로 도핑된 반도체 물질들(예를 들어, 전도성으로 도핑된 실리콘, 전도성으로 도핑된 게르마늄 등) 중 하나 이상을 포함할 수 있다.
전도성 레벨들(20) 및 절연성 레벨들(18)은 임의의 적합한 수직 두께들을 가질 수 있다. 일부 실시 예에서, 전도성 레벨들(20) 및 절연성 레벨들(18)은 약 10 나노 미터(nm) 내지 약 300 nm의 범위 내 수직 두께들을 가질 수 있다. 일부 실시 예에서, 전도성 레벨들(20)은 절연성 레벨들(18)과 대략 동일한 수직 두께들을 가질 수 있다. 다른 실시 예들에서, 전도성 레벨들(20)은 절연성 레벨들(18)과 실질적으로 상이한 수직 두께들을 가질 수 있다.
스택(15)은 베이스(17)에 의해 지지된다. 베이스(17)는 반도체 물질을 포함할 수 있고; 예를 들어, 단결정질 실리콘을 포함하거나, 기본적으로 그것으로 이루어지거나, 또는 그것으로 이루어질 수 있다. 베이스(17)는 반도체 기판으로 지칭될 수 있다. 용어 "반도체 기판(semiconductor substrate)"은 이에 제한되지는 않지만, 벌크 반도체 물질들(단독으로 또는 기타 물질들을 포함하는 집합체들로); 이를테면 반도체 웨이퍼, 및 반도체 물질 층들(단독으로 또는 기타 물질들을 포함하는 집합체들로)을 비롯한 반도체 물질을 포함하는 임의의 구성을 의미한다. 용어 "기판(substrate)"은 이에 제한되지는 않지만, 상술한 반도체 기판들을 비롯한 임의의 지지 구조를 지칭한다. 몇몇 적용 예에서, 베이스(17)는 집적 회로 제조와 연관된 하나 이상의 물질을 함유하는 반도체 기판에 대응할 수 있다. 그러한 물질들은, 예를 들어, 내화 금속 물질들, 배리어 물질들, 확산 물질들, 절연체 물질들 등 중 하나 이상을 포함할 수 있다.
베이스(17)와 스택(15) 사이에 다른 물질들, 구성요소들 등이 제공될 수 있음을 나타내기 위해 베이스(17)와 스택(15) 사이에 갭이 제공된다. 예를 들어, 전도성 소스 라인(도시되지 않음)이 스택(15)과 베이스(17) 사이에 제공될 수 있다.
개구(30)가 스택(15)을 통해 연장된다. 개구는 레벨들(18 및 20)을 따라 연장되는 측벽들(31)을 갖는다. 개구(30)는 도 1의 단면도에서 두 개의 측벽을 갖는 것으로 보이지만, 실제로 개구는 도 1a의 상면도에 도시된 바와 같이, 위에서 볼 때 폐쇄된 형태(예를 들어, 원형, 타원형, 다각형 등)를 가질 수 있고, 그에 따라 개구(30) 주위에 전체적으로 연장되는 연속 측벽이 있을 수 있다.
전하 차단 영역(32)이 개구(30)의 측벽들(31)을 따라 수직으로 연장되며, 전하 차단 영역은 전하 차단 물질(34)을 포함한다. 전하 차단 물질(34)은 예를 들어, 실리콘 이산화물 및 하나 이상의 고-k 물질 등을 비롯한 임의의 적합한 조성물 또는 조성물들의 조합을 포함할 수 있다.
전하 저장 물질(36)이 전하 차단 물질(34)을 따라 수직으로 연장된다. 전하 저장 물질(36)은 임의의 적합한 조성물 또는 조성물들의 조합을 포함할 수 있고; 일부 실시 예들에서, 플로팅 게이트 물질(예를 들어, 도핑되거나 도핑되지 않은 실리콘) 또는 전하 트랩 물질(예를 들어, 실리콘 질화물, 금속 도트들 등)을 포함할 수 있다. 일부 실시 예에서, 전하 저장 물질(36)은 실리콘 질화물을 포함하거나, 기본적으로 그것으로 이루어지거나, 또는 그것으로 이루어질 수 있다. 그러한 실시 예들에서, 전하 저장 물질(36)은 약 50Å 내지 약 80Å의 범위 내 두께를 가질 수 있다. 도 1의 도시된 실시 예는 전하 저장 물질(36)에 이용되는 전하 트랩 물질을 갖는 NAND와 공통으로 연관된 구성을 나타낸다. 플로팅 게이트 물질을 이용하는 NAND와 공통으로 연관된 구성은 도 11을 참조하여 후술된다.
유전체 영역(38)이 전하 저장 물질(36)을 따라 수직으로 연장된다. 유전체 영역(38)은 유전체 물질(40)을 포함한다. 일부 실시 예에서, 유전체 물질(40)은 게이트 유전체 물질, 터널링 물질 또는 전하 통과 물질로 지칭될 수 있다. 유전체 물질(40)은 임의의 적합한 조성물 또는 조성물들의 조합을 포함할 수 있고; 일부 실시 예에서 이산화 실리콘을 포함하거나, 기본적으로 그것으로 이루어지거나, 또는 그것으로 이루어질 수 있다. 일부 실시 예에서, 유전체 물질(40)는 목적하는 전하 터널링 속성들을 갖도록 밴드 갭 엔지니어링될 수 있으고; 그러한 실시 예들에서, 실리콘 이산화물 층들의 쌍 사이에 개재되는 실리콘 질화물 및/또는 임의의 다른 적합한 구성을 포함할 수 있다.
채널 물질(42)이 유전체 물질(40)를 따라 수직으로 연장된다. 일부 실시 예에서, 채널 물질(42)는 스택(15)을 통해 개구(30)를 따라 수직으로 연장되는 중공관(44)을 형성하는 것으로 고려될 수 있다.
채널 물질(42)은 임의의 적합한 조성물 또는 조성물들의 조합을 포함할 수 있고; 일부 실시 예에서 적절하게 도핑된 반도체 물질을 포함하거나, 기본적으로 그것으로 이루어지거나, 또는 그것으로 이루어질 수 있다. 그러한 반도체 물질은 예를 들어, 실리콘, 게르마늄 및 소위 III/V 반도체 물질들(예를 들어, GaAs, InP, GaP 및 GaN) 중 하나 이상을 포함할 수 있다. 일부 실시 예에서, 채널 물질(42)은 적절하게 도핑된 다결정 실리콘을 포함하거나, 기본적으로 그것으로 이루어지거나, 또는 그것으로 이루어질 수 있다.
채널 물질(42)의 관(44)은 유전체 물질(40)를 따르는 외면(41), 외면(41)에 관해 반대에 있는 내면(43); 및 내면(43)과 외면(41) 사이의 벽 두께(45)를 갖는다. 일부 실시 예에서, 그러한 벽 두께는 약 50Å 내지 약 150Å의 범위 내일 수 있다.
질화물이 채널 물질(42)의 내면(43)을 따라 형성되고/거나 질소가 채널 물질(42)로 확산된다. 일부 실시 예에서, 채널 물질(42)의 내면(43)을 따라 형성된 질화물은 실리콘 질화물을 포함하거나, 기본적으로 그것으로 이루어지거나, 또는 그것으로 이루어질 수 있다. 도 1의 도시된 실시 예에서, 실리콘 질화물(46)의 얇은 층(즉, 막)이 채널 물질(42)의 중공관(44)의 내면(43)을 따라 형성된다.
실리콘 질화물(46)은 벽 두께(49)를 갖는 층인 것으로 고려될 수 있다. 그러한 벽 두께는 일부 실시 예에서 약 5Å 내지 약 30Å의 범위 내일 수 있다. 실리콘 질화물(46)은 실리콘 질화물이 Si3N4에 대응하는 화학량론적 조성을 가짐을 나타내기 위해 일부 실시 예에서 화학량론적 실리콘 질화물로 지칭될 수 있다.
절연성 물질(48)이 중공관(44) 내에 제공된다. 절연성 물질(48)은 임의의 적합한 조성물 또는 조성물들의 조합을 포함할 수 있고; 일부 실시 예에서는 이산화 실리콘을 포함하거나, 기본적으로 그것으로 이루어지거나, 또는 그것으로 이루어질 수 있다.
일부 실시 예에서, 전도성 레벨들(20)은 NAND 메모리 어레이의 워드라인 레벨들로 지칭될 수 있다. 워드라인 레벨들(20)의 말단들(50)은 NAND 메모리 셀들(54)의 제어 게이트 영역들(52)로서 기능할 수 있으며, 메모리 셀들(54)의 대략적인 위치들은 도 1에서 괄호들로 표시된다.
수직으로 적층된 메모리 셀들(54)은 수직 스트링(예를 들어, 메모리 셀들의 수직 NAND 스트링과 같은)을 형성하며, 각 스트링에서의 메모리 셀들의 수는 전도성 레벨들(20)의 수에 의해 결정된다. 스택(15)은 임의의 적합한 수의 전도성 레벨을 포함한다. 예를 들어, 스택은 8개의 전도성 레벨, 16개의 전도성 레벨, 32개의 전도성 레벨, 64개의 전도성 레벨, 512개의 전도성 레벨, 1028개의 전도성 레벨 등을 가질 수 있다.
도 1의 구성은 유전체 영역들(32 및 38) 및 전하 저장 물질(36)에 의해 반도체 채널 물질(42)로부터 이격되는 게이트(52)를 갖는 메모리 셀들(54)을 갖는 것으로 고려될 수 있다. 반도체 채널 물질(42)에 바로 맞닿아 그리고 유전체 영역(32/38) 및 전하 저장 물질(36)로부터 반도체 채널 물질(42)의 반대편상에는 질소 함유 물질(46)이 있다.
일부 실시 예에서, 질소는 반도체 채널 물질(42) 안으로 연장되며; 그러한 질소는 도 1 및도 1a에서 점묘법으로 개략적으로 도시되어 있다. 질소는 반도체 채널 물질(42) 안으로 부분적으로만 연장될 수 있거나(도 1 및 도 1a의 점묘법으로 표시하여 도시됨), 반도체 채널 물질(42)를 통해 완전히 연장될 수 있다. 일부 실시 예에서, 질소는 주로 반도체 채널 물질(42)이 질소 함유 물질(46)과 접합하는 계면(51)을 따라 있을 수 있다. 동작 시, 전하가 메모리 셀들(54)의 수직 스트링을 따라 채널 물질(42) 내에서 흐름에 따라 전하는 계면(51)과 평행하게 흐른다. 계면을 따라 그리고/또는 채널 물질(42) 내에 있는 질소는 채널 영역(42)의 전도성을 증가시키는 것으로 밝혀지며, 이는 메모리 셀들의 수직 스트링을 따라 전하 흐름을 바람직하게 개선시킨다.
일부 실시 예에서, 질소는 반도체 채널 물질의 볼륨 내에 약 0.1 원자 퍼센트 내지 약 5 원자 퍼센트의 범위 내 농도로 존재한다. 일부 실시 예에서, 질소를 포함하는 반도체 채널 물질의 볼륨은 반도체 채널 물질(42)의 약 1 볼륨 퍼센트 내지 반도체 채널 물질(42)의 전체의 범위 내; 반도체 채널 물질(42)의 약 1 볼륨 퍼센트 내지 반도체 채널 물질(42)의 약 50 볼륨 퍼센트의 범위 내; 반도체 채널 물질(42)의 약 1 볼륨 퍼센트 내지 반도체 채널 물질(42)의 약 25 볼륨 퍼센트의 범위 내; 등일 수 있다. 일부 실시 예에서, 안에 질소를 포함하는 반도체 채널 물질의 볼륨은 계면(51)으로부터 약 10Å 이하의 거리 내; 계면(51)로부터 약 30Å 이하의 거리 내; 계면(51)로부터 약 50Å 이하의 거리 내; 등에 있을 수 있다.
일부 실시 예에서, 산소, 불소 및 수소 중 하나 이상이 질소 외에 반도체 채널 물질(42) 내에 있을 수 있다. 그러한 실시 예들에서, 산소, 불소 및/또는 수소는 질소와 동일한 볼륨의 반도체 채널 물질 내에 함유될 수 있다. 대안적으로, 질소는 산소, 불소 및/또는 수소에 의해 점유되지 않는 반도체 채널 물질의 추가 볼륨 안으로 연장될 수 있거나; 또는 산소, 불소 및/또는 수소가 질소에 의해 점유되지 않는 반도체 채널 물질의 추가 볼륨 안으로 연장될 수 있다. 산소, 불소 및/또는 수소가 반도체 채널 물질(42)에 존재할 경우, 그것은 임의의 적합한 농도로 존재할 수 있다. 예를 들어, 산소는 약 0.1 원자 퍼센트 내지 약 10 원자 퍼센트 범위 내 농도로 존재할 수 있고; 불소는 약 0.1 원자 퍼센트 내지 약 10 원자 퍼센트 범위 내 농도로 존재할 수 있으며; 수소는 약 0.1 원자 퍼센트 내지 약 40 원자 퍼센트 범위 내 농도로 존재할 수 있다.
반도체 채널 물질(42) 내의 질소 농도는 질소를 포함하는 채널 물질의 볼륨에 걸쳐 실질적으로 일정할 수 있거나, 구배를 따라 변할 수 있다. "실질적으로 일정한"이라는 용어는 제조 및 측정의 합리적인 허용 오차 내에서 일정한 것을 의미한다. 도 2 및 도 3은 구성(10)의 영역들을 개략적으로 도시하고, 반도체 채널 물질(42) 내 질소 분포의 예를 도시하며; 도 4 내지 도 6은 구성(10)의 위치들 내 질소 농도를 그래프로 도시한다.
도 2는 질소가 반도체 채널 물질(42)과 질소 함유 물질(46) 사이의 계면(51)만을 따르는 경우의 일례를 도시한다. 질소의 대략적인 위치는 점묘법으로 개략적으로 도시되어 있다. 도 4는 질소 농도 구배를 라인(56)으로서 그래프로 도시한다. 질소는 채널 물질(42)의 일 부분 내에만 있고, 채널 물질(42)의 그러한 부분에 걸쳐 실질적으로 일정한 양으로 존재한다.
도 3은 질소가 반도체 채널 물질(42)의 전체에 걸쳐 연장되고, 질소 농도[N]가 계면(51)을 향하는 방향으로 증가하는 일례를 도시한다(영역(42) 내에 점묘법으로 그리고 질소의 농도 구배를 나타내는 영역(42) 아래 화살표로 표현된 바와 같이). 일부 실시 예에서, 채널 물질(42) 내 질소의 농도는 측 방향을 따라 변하고, 도 3의 실시 예에 관해 수직 방향을 따라 실질적으로 일정하게 유지되는 것으로 고려될 수 있다. 채널 물질(42) 내의 질소 농도는 구배를 따라 변할 수 있다. 예시적인 구배가 도 5에 도시되어 있다. 예시적인 구배는 채널 물질(42)의 전체에 걸쳐 감소하는 선형 구배다. 다른 실시 예들에서, 구배는 단계적 구배 또는 임의의 다른 적합한 구배일 수 있다. 일부 실시 예에서, 구배는 채널 물질(42)에 걸쳐 부분적으로만 연장될 수 있다. 또 다른 실시 예에서, 구배는 채널 물질(42)를 넘어 그리고 터널 유전체 물질(40)를 통해 부분적으로 또는 전체적으로 연장될 수 있다. 도 6은 선택 농도 구배가 터널 유전체 물질(40) 안으로 연장되는 예시적인 실시 예를 도시한다.
도 1의 구성(10)은 임의의 적합한 처리로 형성될 수 있다. 예시적인 프로세스들은 도 7 내지 도 10을 참조하여 설명된다.
도 7을 참조하면, 구성(10)은 절연성 레벨들(18) 및 워드라인 레벨들(20)이 번갈아 나오는 수직 스택(15)을 포함하는 조립체의 형성 이후 처리 단계에서 도시된다. 스택(15)을 통해 개구(30)가 형성되어 있고, 그러한 개구 내에 물질들(34, 36, 40 및 42)이 형성되어 있다. 반도체 채널 물질(42)는 스택을 통해 수직으로 연장되는 중공관(44)으로서 구성된다. 중공관(44)은 내면(43)을 포함한다.
도 8을 참조하면, 질소 함유 물질(58)이 개구(30) 안으로 흘러 들어가고 중공관(44)의 내면(43)을 따라 그리고/또는 반도체 채널 물질(42) 안로 질소를 분산시키는 데 이용된다. 질소 함유 물질(58)은 임의의 적합한 물질을 포함할 수 있고, 임의의 적합한 방법을 이용하여 개구(30) 내에 제공될 수 있다. 예를 들어, 일부 실시 예에서 질소 함유 물질(58)은 원자층 성장(ALD) 및 화학 기상 성장(CVD) 중 하나 또는 양자를 이용하여 내면들(43)을 따라 성장된 실리콘 질화물을 형성하기에 적합한 전구체를 포함할 수 있다. 일부 실시 예에서, 질소 함유 물질(58)은 암모니아(NH3) 및 히드라진(N2H2) 중 하나 또는 양자를 포함할 수 있고 급속 열 질화(RTN, rapid thermal nitridation)에 이용될 수 있다. 그것은 대기압 또는 임의의 다른 적합한 압력 하에서, 약 800℃ 내지 약 1000℃의 온도로, 약 5초 내지 약 60초의 시간 동안 수행될 수 있다. 일부 실시 예에서, 질소 함유 물질(58)은 N2를 포함할 수 있고 플라즈마 질화에 이용될 수 있다. 플라즈마 질화는 채널 물질(42)과 접촉하는 플라즈마를 포함할 수 있고, 바이어스가 없는 조건들 하에서, 약 500 와트(W) 내지 약 3500W의 전력 및 약 200℃ 내지 약 700℃의 온도에서 수행될 수 있다. 대안적으로, 플라즈마 질화는 원격 플라즈마 질화(RPN, remote plasma nitridation) 일 수 있고 채널 물질(42)과 접촉하지 않는 플라즈마를 이용할 수 있다. 플라즈마 질화가 이용되는 경우, 아르곤 및 수소 중 하나 또는 양자가 플라즈마에 질소와 함께 포함될 수 있다.
질소 함유 물질(58)에 외에 산소, 불소 및 수소 중 하나 이상이 개구(30) 내에 제공될 수 있다. 그러한 실시 예들에서, 산소, 불소 및/또는 수소는 질소 함유 물질(58)과 함께 개구(30) 안으로 흘러 들어갈 수 있거나, 질소 함유 물질(58)에 관해 순차적으로 개구(30) 안으로 흘러 들어갈 수 있다.
도 9를 참조하면, 구성(10)은 도 8의 처리 단계 다음의 처리 단계에서, 그리고 질소 함유 물질(58)이 반도체 채널 물질(42)의 관(44)의 내면(43)을 따라 화학량론적 실리콘 질화물(46)을 형성하고, 질소를 채널 물질(42) 안으로 분산시키는(점묘법으로 개략적으로 표시딘 바와 같이) 실시 예에 따라 도시된다. 다른 실시 예들에서, 도 8의 질소 함유 물질(물질(58))은 물질(42)의 표면을 따라 화학량론적 실리콘 질화물(46)을 형성하지 않고 단순히 채널 물질(42) 내에 질소를 분산시킬 수 있다.
도 10을 참조하면, 절연성 물질(48)이 30 내에 제공되고, 그것은 도 1을 참조하여 상술된 구성을 완료한다.
도 1 내지 도 10은 예시적인 NAND 메모리 어레이를 도시한다. 도 11은 다른 예시적인 NAND 메모리 어레이(12a)를 예시하는 구성(10a)을 도시한다. 구성(10a)의 전하 저장 물질(36)은 플로팅 게이트들로서 구성된다. 터널링 물질(즉, 게이트 유전체 물질)(40)은 전하 저장 물질(36)과 채널 물질(42) 사이에 제공되며, 전하 차단 물질(34)은 전하 저장 물질(36)을 부분적으로 둘러싸고 전하 저장 물질(36)과 워드라인 물질(28) 사이에 있다.
도 1의 NAND 메모리 구성이 이용되는지, 도 11의 NAND 메모리 구성이 이용되는지 또는 상이한 NAND 메모리 구성이 이용되는지에 관계 없이, 그것은 채널 물질(42)의 내면을 따라 질소를 포함시키는 것 그리고/또는 채널 물질(42) 안으로 분산되는 것으로부터 그러한 질소가 채널 물질(42)을 따라 전류(즉, 비저항을 감소)를 증가시킬 수 있다는 점에서 혜택을 얻을 수 있다. 증가된 전류는 유사한 채널 물질을 따라 그리고/또는 유사한 채널 물질 내에 질소가 없는 종래의 NAND 메모리 구성들과 비교하여 판독 동작들 및/또는 다른 동작들을 개선시킬 수 있다.
채널 물질을 따라 그리고/또는 채널 물질 내에 있는 질소는 일부 실시 예에서 플래시 트랜지스터 아키텍처로 편입될 수 있다. 예를 들어, 도 12는 플래시 트랜지스터(또는 플래시 메모리 트랜지스터)(102)를 포함하는 구성(100)을 도시한다. 트랜지스터(102)는 제어 게이트(104), 전하 저장 물질(108), 게이트(104)와 전하 저장 물질(108) 사이의 전하 차단 물질(106) 및 전하 저장 물질(108) 아래의 터널 유전체(110)를 포함한다. 제어 게이트(104)는 도 1의 워드라인 물질(28)에 관해 상술된 전기 전도성 조성물들 중 임의의 것을 포함할 수 있고; 전하 차단 물질(106)은 도 1의 전하 차단 물질(34)에 관해 상술된 조성물들 중 임의의 것을 포함할 수 있고; 전하 저장 물질(108)은 도 1의 전하 저장 물질(36)에 관해 상술된 조성물들 중 임의의 것을 포함할 수 있으며; 터널 유전체 물질(110)는도 1의 터널 유전체 물질(40)을 참조하여 상술된 조성물들 중 임의의 것을 포함할 수 있다.
물질들(104, 106, 108 및 110)은 함께 스택(112)을 형성하고, 그러한 스택은 기판(114)에 의해 지지된다. 기판(114)은 반도체 물질(120) 안으로 연장되는 소스/드레인 영역들의 쌍(116 및 118)을 포함한다. 반도체 물질(120)은 도 1의 반도체 채널 물질(42)에 관해 상술된 조성물들 중 임의의 것을 포함할 수 있다.
채널 영역(122)은 반도체 물질(120) 내에 그리고 소스/드레인 영역들(116 및 118) 사이에 있다. 채널 영역(122)은 도시된 실시 예에서 스택(112) 바로 아래에 있다.
반도체 물질(120)은 질소 함유 물질(124)에 의해 지지된다. 그러한 질소 함유 물질은 일부 실시 예에서 실리콘 질화물을 포함하거나, 기본적으로 그것으로 이루어지거나, 또는 그것으로 이루어질 수 있다. 계면(125)은 채널 영역(122)을 바로 따라 질소 함유 물질(124)과 반도체 물질(120) 사이에 있다. 동작 시, 전하가 채널 영역(122)을 통해 그리고 소스/드레인 영역들(116 및 118) 사이에 흐를 때 전하는 그러한 계면에 평행하게 흐른다. 계면(125)을 따라 있는 질소는 채널 영역(122) 내 전도성을 개선할 수 있다. 또한, 일부 실시 예에서, 질소는 질소 함유 물질(124)로부터 채널 영역(122) 안으로 분산될 수 있으며(점묘법으로 개략적으로 도시된 바와 같이), 이는 채널 영역 내 전도성을 추가로 개선할 수 있다.
일부 실시 예에서, 질소 함유 물질(124)은 화학량론적 실리콘 질화물일 수 있다. 채널 영역(122)은 유전체 물질(110)를 포함하는 유전체 영역에 바로 맞닿는 제1 측면(121)을 갖고, 제1 측면(121)에 관해 반대에 있는 제2 측면(123)을 갖는다. 제2 측면(123)은 계면(125)를 따른다. 도시된 실시 예에서, 질소 함유 물질(예를 들어, 화학량론적 실리콘 질화물)(124)의 영역은 소스/드레인 영역들(116 및 118) 사이에서 측 방향으로 있게 위쪽을 향해 연장된다. 일반적으로, 채널 영역의 수직 두께가 절연성 질소 함유 물질(124)에 의해 지나치게 제한되는 경우 질소 함유 물질이 절연성일 수 있고 채널 영역의 전도성이 손상될 수 있기 때문에 질소 함유 물질(예를 들어, 화학량론적 실리콘 질화물)은 소스/드레인 영역들(116 및 118)의 약 중간을 초과하여 연장되지 않는 것이 바람직할 수 있다.
채널 영역(122) 내의 질소는 주로 계면(125)을 따라 있을 수 있거나, 채널 영역 안으로 실상당한 거리가 연장될 수 있다. 질소가 채널 영역 안으로 상당한 거리가 연장되는 경우, 질소 농도의 구배는 도 3, 도 5 및 도 6을 참조하여 상술된 구배들과 유사하게 설정될 수 있다. 예를 들어, 도 13은 질소 농도[N]의 구배가 계면(125)을 향해 아래쪽으로 연장되는 실시 예의 구성(100)을 도시한다(그러한 구배는 화살표로 그리고 점묘법으로 개략적으로 도시됨).
상술된 구조들은 전자 시스템들로 통합될 수 있다. 그러한 전자 시스템들은 예를 들어, 메모리 모듈들, 디바이스 드라이버들, 전력 모듈들, 통신 모뎀들, 프로세서 모듈들 및 특수 용도의 모듈들에 사용될 수 있고, 다층의, 다중칩 모듈들을 포함할 수 있다. 전자 시스템들은 광범위한 시스템들, 이를테면, 예를 들어, 카메라들, 무선 디바이스들, 디스플레이들, 칩셋들, 셋탑 박스들, 게임기들, 조명, 차량들, 시계들, 텔레비전들, 휴대폰들, 개인용 컴퓨터들, 자동차들, 산업용 제어 시스템들, 항공기 등 중 임의의 것일 수 있다.
다르게 명시되지 않는 한, 여기서 설명된 다양한 재료, 물질, 조성 등은 예를 들어, 원자층 성장(ALD), 화학 기상 성장(CVD), 물리 기상 성장(PVD) 등을 포함하여, 현재 알려져 있거나 아직 개발되지 않은 임의의 적합한 방법들로 형성될 수 있다.
"유전체(dielectric)" 및 "절연성(insulative)"이라는 용어들은 절연성의 전기 속성들을 가진 물질들을 설명하기 위해 이용될 수 있다. 용어들은 본 개시에서 동의어로 고려된다. 일부 사례에서 "유전체"라는 용어, 그리고 그 외 다른 사례들에서 "절연성"(또는 "전기적 절연성")이라는 용어의 이용은 이어지는 청구범위 내에서 선행사를 간단히 하기 위해 본 개시 내에서 언어 어미 변화를 제공하는 것일 수 있고, 임의의 중요한 화학적 또는 전기적 차이들을 나타내기 위해 이용되지 않는다.
도면들에서 다양한 실시 예의 특정 배향은 단지 예시를 위함이고, 실시 예들은 일부 적용 예에 도시된 배향들에 관해 회전될 수 있다. 여기에 제공된 설명 및 이하의 청구범위는 구조들이 도면들의 특정 배향으로 있든, 또는 그러한 배향에 관해 회전되든 관계 없이, 다양한 피처 간 설명된 관계들을 갖는 임의의 구조들과 관련된다.
첨부한 도면들의 단면도들은 단지 단면들의 평면들 내 특징부들을 도시하고, 도면들을 간단히 하기 위해, 다르게 표시되지 않는 한, 단면들의 평면들 뒤의 물질들은 도시하지 않는다.
구조가 위에서 다른 구조 "~상에(on)" 또는 "~에 맞닿아(against)" 있는 것으로 언급될 때, 그것은 다른 구조 상에 바로 있을 수 있거나 또한 개재 구조들이 존재하는 것일 수도 있다. 그에 반해, 구조가 다른 구조 "~ 상에 바로" 또는 "~에 바로 맞닿아" 있는 것으로 언급될 때에는, 어떠한 개재 구조도 존재하지 않는 것이다.
구조들(예를 들어, 층들, 물질들 등)은 구조들이 하지의 베이스(예를 들어, 기판)로부터 대체로 위쪽을 향해 연장됨을 나타내기 위해 "수직으로 연장되는"으로 지칭될 수 있다. 수직으로 연장되는 구조들은 베이스의 상측 표면에 관해 실질적으로 직교하게 연장될 수도 있고, 그렇지 않을 수도 있다.
일부 실시 예는 유전체 영역에 의해 반도체 채널 물질로부터 이격되는 게이트, 및 상기 반도체 채널 물질에 바로 맞닿아 그리고 상기 유전체 영역으로부터 상기 반도체 채널 물질의 반대편상에 있는 질소 함유 물질을 포함하는 소자를 포함한다.
일부 실시 예는 유전체 영역에 의해 반도체 채널 물질로부터 이격되는 게이트, 및 상기 반도체 채널 물질의 적어도 일부 내에 있는 질소를 포함하는 소자를 포함한다.
일부 실시 예는 절연성 레벨들 및 워드라인 레벨들이 번갈아 나오는 수직 스택을 포함하는 메모리 어레이(예를 들어, NAND 메모리 어레이)를 포함한다. 스택을 따라 수직으로 채널 물질이 연장된다. 채널 물질과 워드라인 레벨들 사이에는 전하 저장 물질이 있다. 채널 물질과 전하 저장 물질 사이에는 유전체 물질이 있다. 채널 물질 내에는 질소가 있다.
일부 실시 예는 절연성 레벨들 및 워드라인 레벨들이 번갈아 나오는 수직 스택을 포함하는 메모리 어레이를 포함한다. 스택을 따라 수직으로 채널 물질이 연장된다. 채널 물질과 워드라인 레벨들 사이에는 전하 저장 물질이 있다. 채널 물질과 전하 저장 물질 사이에는 유전체 물질이 있다. 채널 물질에 바로 맞닿아 그리고 유전체 물질로부터 채널 물질의 반대편상에 질소 함유 물질이 있다.
일부 실시 예는 메모리 어레이(예를 들어, NAND 메모리 어레이)를 형성하는 방법을 포함한다. 조립체는 절연성 레벨들 및 워드라인 레벨들이 번갈아 나오는 수직 스택을 포함하고, 스택을 통해 수직으로 연장되는 반도체 채널 물질의 중공관을 포함하도록 형성된다. 중공관의 내면을 따라 그리고 반도체 채널 물질 안으로 질소가 분산된다.

Claims (30)

  1. 소자로서,
    유전체 영역에 의해 반도체 채널 물질로부터 이격되는 게이트; 및
    상기 반도체 채널 물질에 바로 맞닿아 그리고 상기 유전체 영역으로부터 상기 반도체 채널 물질의 반대편상에 있는 질소 함유 물질을 포함하는, 소자.
  2. 청구항 1에 있어서, 상기 반도체 채널 물질은 게르마늄, 실리콘, GaAs, InP, GaP 및 GaN 중 하나 이상을 포함하는, 소자.
  3. 청구항 1에 있어서,
    상기 반도체 채널 물질은 실리콘을 포함하고,
    상기 질소 함유 물질은 실리콘 질화물을 포함하고;
    질소는 상기 반도체 채널 물질이 상기 실리콘 질화물과 접합하는 계면을 따라 상기 반도체 채널 물질 내에 있으며; 그리고
    상기 질소는 상기 반도체 채널 물질의 볼륨 내에 약 0.1 원자 퍼센트 내지 약 5 원자 퍼센트의 범위 내 농도로 존재하며; 상기 반도체 채널 물질의 상기 볼륨은 상기 계면으로부터 약 10Å 이하의 거리 내 상기 반도체 채널 물질인, 소자.
  4. 청구항 1에 있어서, 트랜지스터이고, 소스/드레인 영역들의 쌍 사이에 연장되는 상기 반도체 채널 영역을 갖는, 소자.
  5. 청구항 1에 있어서, NAND 메모리 셀이고, 상기 반도체 채널 물질로부터 상기 유전체 영역의 반대편상에 전하 저장 물질을 갖는, 소자.
  6. 소자로서,
    유전체 영역에 의해 반도체 채널 물질로부터 이격되는 게이트; 및
    상기 반도체 채널 물질의 적어도 일부 내에 있는 질소를 포함하는, 소자.
  7. 청구항 6에 있어서, 상기 반도체 채널 물질은 실리콘을 포함하는, 소자.
  8. 청구항 6에 있어서, 상기 질소는 상기 반도체 채널 물질의 볼륨 내에 약 0.1 원자 퍼센트 내지 약 5 원자 퍼센트의 범위 내 농도로 존재하며; 상기 볼륨은 상기 반도체 채널 물질의 약 1 볼륨 퍼센트 내지 상기 반도체 채널 물질의 약 전체의 범위 내인, 소자.
  9. 청구항 8에 있어서, 상기 볼륨은 상기 반도체 채널 물질의 약 1 볼륨 퍼센트 내지 상기 반도체 채널 물질의 약 50 볼륨 퍼센트의 범위 내인, 소자.
  10. 청구항 8에 있어서, 상기 볼륨은 상기 반도체 채널 물질의 약 1 볼륨 퍼센트 내지 상기 반도체 채널 물질의 약 25 볼륨 퍼센트의 범위 내인, 소자.
  11. 청구항 8에 있어서, 상기 반도체 채널 물질의 상기 볼륨 내에 산소, 불소 및 수소 중 하나 이상을 더 포함하는, 소자.
  12. 청구항 6에 있어서, 트랜지스터이고, 소스/드레인 영역들의 쌍 사이에 연장되는 상기 반도체 채널 영역을 갖는, 소자.
  13. 청구항 12에 있어서, 상기 반도체 채널 물질의 제1 측에 바로 맞닿아 있는 상기 유전체 영역을 포함하고, 상기 반도체 채널 물질의 제2 측에 바로 맞닿아 있는 화학량론적 실리콘 질화물을 포함하며, 상기 반도체 채널 물질의 상기 제2 측은 상기 반도체 채널 물질의 상기 제1 측에 관해 반대로 있는, 소자.
  14. 청구항 13에 있어서, 상기 게이트는 상기 반도체 채널 물질 위에 있고, 화학량론적 실리콘 질화물은 상기 소스/드레인 영역들 사이에 측 방향으로 그리고 상기 반도체 채널 물질 아래에 있는, 소자.
  15. 청구항 14에 있어서, 상기 화학량론적 실리콘 질화물은 상기 소스/드레인 영역들의 약 중간을 초과하여 연장되지 않는, 소자.
  16. 청구항 6에 있어서, NAND 메모리 셀이고, 상기 반도체 채널 영역과 상기 게이트 사이에 전하 저장 물질을 가지며; 상기 유전체 영역은 상기 반도체 채널 영역과 상기 전하 저장 물질 사이에 있는, 소자.
  17. 메모리 어레이로서,
    절연성 레벨들 및 워드라인 레벨들이 번갈아 나오는 수직 스택;
    상기 스택을 통해 수직으로 연장되는 채널 물질;
    상기 채널 물질과 상기 워드라인 레벨들 사이에 있는 전하 저장 물질;
    상기 채널 물질과 상기 전하 저장 물질 사이에 있는 유전체 물질; 및
    상기 채널 물질 내에 있는 질소를 포함하는, 메모리 어레이.
  18. 청구항 17에 있어서, 상기 채널 물질 내 상기 질소의 농도는 측 방향을 따라 변하고 수직 방향을 따라 실질적으로 일정한, 메모리 어레이.
  19. 청구항 17에 있어서, 상기 채널 물질은 상기 스택을 따르는 외면 그리고 상기 외면에 관해 반대에 있는 내면을 갖는 관으로서 구성되고; 상기 관의 상기 내면에 바로 맞닿아 화학량론적 실리콘 질화물을 포함하는, 메모리 어레이.
  20. 청구항 17에 있어서, 상기 채널 물질은 실리콘을 포함하는, 메모리 어레이.
  21. 청구항 20에 있어서, 상기 질소는 상기 채널 물질 내에 약 0.1 원자 퍼센트 내지 약 5 원자 퍼센트의 범위 내 농도로 존재하는, 메모리 어레이.
  22. 청구항 17에 있어서, 상기 채널 물질 내에 산소, 불소 및 수소 중 하나 이상을 더 포함하는, 메모리 어레이.
  23. 메모리 어레이로서,
    절연성 레벨들 및 워드라인 레벨들이 번갈아 나오는 수직 스택;
    상기 스택을 통해 수직으로 연장되는 채널 물질;
    상기 채널 물질과 상기 워드라인 레벨들 사이에 있는 전하 저장 물질;
    상기 채널 물질과 상기 전하 저장 물질 사이에 있는 유전체 물질; 및
    상기 채널 물질에 바로 맞닿아 그리고 상기 유전체 물질로부터 상기 채널 물질의 반대편상에 있는 질소 함유 물질을 포함하는, 메모리 어레이.
  24. 메모리 어레이를 형성하는 방법으로서,
    절연성 레벨들 및 워드라인 레벨들이 번갈아 나오는 수직 스택을 포함하고, 상기 스택을 통해 수직으로 연장되는 반도체 채널 물질의 중공관을 포함하는 조립체를 형성하는 단계; 및
    상기 중공관의 내면을 따라 그리고 상기 반도체 채널 물질 안으로 질소를 분산시키는 단계를 포함하는, 방법.
  25. 청구항 23에 있어서, 상기 질소를 갖는 상기 반도체 채널 물질 안으로 산소, 불소 및 수소 중 하나 이상을 분산시키는 단계를 더 포함하는, 방법.
  26. 청구항 23에 있어서, 상기 반도체 채널 물질 안으로 상기 질소를 분산시키는 단계는:
    상기 반도체 채널 물질의 상기 중공관의 상기 내면을 따라 수직으로 연장되는 화학량론적 실리콘 질화물 층의 형성; 및
    상기 반도체 채널 물질이 상기 화학량론적 실리콘 질화물의 층과 접합하는 계면을 따라 상기 반도체 채널 물질로 상기 질소를 분산시키는 단계를 포함하는, 방법.
  27. 청구항 25에 있어서, 상기 반도체 채널 물질의 중공관은 약 50Å 내지 약 150Å의 범위 내 벽 두께를 갖고, 상기 화학량론적 실리콘 질화물의 층은 약 5Å 내지 약 30Å의 범위 내 벽 두께를 갖는, 방법.
  28. 청구항 25에 있어서, 상기 화학량론적 실리콘 질화물의 층의 상기 형성은 원자층 성장 및 화학 기상 성장 중 하나 또는 양자의 이용을 포함하는, 방법.
  29. 청구항 25에 있어서, 상기 화학량론적 실리콘 질화물의 층의 상기 형성은 급속 열 질화(RTN, rapid thermal nitridation)의 이용을 포함하는, 방법.
  30. 청구항 25에 있어서, 상기 화학량론적 실리콘 질화물의 층의 상기 형성은 플라즈마 질화의 이용을 포함하는, 방법.
KR1020207003758A 2017-07-10 2018-06-21 Nand 메모리 어레이, 반도체 채널 물질 및 질소를 포함하는 소자 및 nand 메모리 어레이 형성 방법 KR20200018713A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217015794A KR20210064406A (ko) 2017-07-10 2018-06-21 Nand 메모리 어레이, 반도체 채널 물질 및 질소를 포함하는 소자 및 nand 메모리 어레이 형성 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/645,202 US10446681B2 (en) 2017-07-10 2017-07-10 NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
US15/645,202 2017-07-10
PCT/US2018/038826 WO2019013951A1 (en) 2017-07-10 2018-06-21 NAND MEMORY ARRAYS, DEVICES COMPRISING SEMICONDUCTOR CHANNEL MATERIAL AND NITROGEN, AND METHODS OF FORMING NAND MEMORY ARRAYS

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217015794A Division KR20210064406A (ko) 2017-07-10 2018-06-21 Nand 메모리 어레이, 반도체 채널 물질 및 질소를 포함하는 소자 및 nand 메모리 어레이 형성 방법

Publications (1)

Publication Number Publication Date
KR20200018713A true KR20200018713A (ko) 2020-02-19

Family

ID=64903389

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020227004732A KR20220025228A (ko) 2017-07-10 2018-06-21 Nand 메모리 어레이, 반도체 채널 물질 및 질소를 포함하는 소자 및 nand 메모리 어레이 형성 방법
KR1020217015794A KR20210064406A (ko) 2017-07-10 2018-06-21 Nand 메모리 어레이, 반도체 채널 물질 및 질소를 포함하는 소자 및 nand 메모리 어레이 형성 방법
KR1020207003758A KR20200018713A (ko) 2017-07-10 2018-06-21 Nand 메모리 어레이, 반도체 채널 물질 및 질소를 포함하는 소자 및 nand 메모리 어레이 형성 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020227004732A KR20220025228A (ko) 2017-07-10 2018-06-21 Nand 메모리 어레이, 반도체 채널 물질 및 질소를 포함하는 소자 및 nand 메모리 어레이 형성 방법
KR1020217015794A KR20210064406A (ko) 2017-07-10 2018-06-21 Nand 메모리 어레이, 반도체 채널 물질 및 질소를 포함하는 소자 및 nand 메모리 어레이 형성 방법

Country Status (7)

Country Link
US (3) US10446681B2 (ko)
EP (1) EP3652784A4 (ko)
JP (2) JP2020526924A (ko)
KR (3) KR20220025228A (ko)
CN (1) CN110892529A (ko)
TW (1) TWI681546B (ko)
WO (1) WO2019013951A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022046415A1 (en) * 2020-08-28 2022-03-03 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11476274B2 (en) 2020-07-14 2022-10-18 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11552090B2 (en) 2020-08-28 2023-01-10 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446681B2 (en) * 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
US10559466B2 (en) 2017-12-27 2020-02-11 Micron Technology, Inc. Methods of forming a channel region of a transistor and methods used in forming a memory array
US10297611B1 (en) * 2017-12-27 2019-05-21 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
US11038027B2 (en) 2019-03-06 2021-06-15 Micron Technology, Inc. Integrated assemblies having polycrystalline first semiconductor material adjacent conductively-doped second semiconductor material
US11056497B2 (en) 2019-05-09 2021-07-06 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
JP2021118200A (ja) * 2020-01-22 2021-08-10 キオクシア株式会社 半導体記憶装置
JP2021125594A (ja) * 2020-02-06 2021-08-30 キオクシア株式会社 半導体記憶装置及びその製造方法
US11587789B2 (en) * 2020-03-06 2023-02-21 Applied Materials, Inc. System and method for radical and thermal processing of substrates
TWI812974B (zh) * 2020-09-04 2023-08-21 日商鎧俠股份有限公司 半導體記憶裝置
JP2022043897A (ja) 2020-09-04 2022-03-16 キオクシア株式会社 半導体記憶装置
JP2022046329A (ja) * 2020-09-10 2022-03-23 キオクシア株式会社 半導体装置およびその製造方法
JP2022047151A (ja) * 2020-09-11 2022-03-24 キオクシア株式会社 半導体記憶装置
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
US20220328513A1 (en) * 2021-04-12 2022-10-13 Winbond Electronics Corp. Memory device and method of fabricating the same
EP4199091A1 (en) * 2021-12-17 2023-06-21 Epinovatech AB A memory device
US20230309300A1 (en) * 2022-03-25 2023-09-28 Applied Materials, Inc. Electrical improvements for 3d nand
WO2024063949A1 (en) * 2022-09-22 2024-03-28 Applied Materials, Inc. Integration approach for increase of the mobility and on-current in 3d nand cells
KR20240041839A (ko) * 2022-09-23 2024-04-01 주식회사 에이치피에스피 반도체 소자의 제조 방법

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62298158A (ja) * 1986-06-17 1987-12-25 Nec Corp 半導体記憶装置
JPS63174348A (ja) 1987-01-14 1988-07-18 Agency Of Ind Science & Technol 積層構造半導体装置
US5065222A (en) * 1987-11-11 1991-11-12 Seiko Instruments Inc. Semiconductor device having two-layered passivation film
JP2817350B2 (ja) 1990-04-26 1998-10-30 日本板硝子株式会社 蓄電池用セパレータ
JPH04109623A (ja) 1990-08-29 1992-04-10 Nec Corp ｐｎ接合を有する半導体装置
JP2879183B2 (ja) * 1992-11-30 1999-04-05 ミネベア株式会社 浮動磁気ヘッド
JPH06288902A (ja) 1993-03-31 1994-10-18 Sony Corp 減衰全反射型薄膜評価装置
US5990516A (en) * 1994-09-13 1999-11-23 Kabushiki Kaisha Toshiba MOSFET with a thin gate insulating film
JP2001168305A (ja) * 1999-12-07 2001-06-22 Sony Corp 不揮発性半導体記憶装置およびその製造方法
US6767655B2 (en) 2000-08-21 2004-07-27 Matsushita Electric Industrial Co., Ltd. Magneto-resistive element
JP3940560B2 (ja) 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP2004039736A (ja) * 2002-07-01 2004-02-05 Shinko Electric Ind Co Ltd 半導体チップの搭載装置および搭載方法
KR100598098B1 (ko) * 2004-02-06 2006-07-07 삼성전자주식회사 매몰 절연 영역을 갖는 모오스 전계 효과 트랜지스터 및그 제조 방법
KR100634262B1 (ko) * 2005-03-05 2006-10-13 삼성전자주식회사 복합 유전막을 갖는 반도체 장치의 제조 방법
JP2007005721A (ja) * 2005-06-27 2007-01-11 Toshiba Corp 半導体装置およびその製造方法
FR2888399B1 (fr) * 2005-07-05 2008-03-14 Commissariat Energie Atomique Substrat, notamment en carbure de silicium, recouvert par une couche mince de nitrure de silicium stoechiometrique, pour la fabrication de composants electroniques, et procede d'obtention d'une telle couche
KR100731752B1 (ko) 2005-09-07 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터
DE102006001493B4 (de) * 2006-01-11 2007-10-18 Austriamicrosystems Ag MEMS-Sensor und Verfahren zur Herstellung
US20070218663A1 (en) * 2006-03-20 2007-09-20 Texas Instruments Inc. Semiconductor device incorporating fluorine into gate dielectric
US20080150003A1 (en) 2006-12-20 2008-06-26 Jian Chen Electron blocking layers for electronic devices
US7642616B2 (en) 2007-05-17 2010-01-05 Micron Technology, Inc. Tunnel and gate oxide comprising nitrogen for use with a semiconductor device and a process for forming the device
KR101281682B1 (ko) 2007-08-29 2013-07-03 삼성전자주식회사 알루미늄 산화물층 형성방법 및 이를 이용한 전하 트랩형메모리 소자의 제조 방법
US7883931B2 (en) 2008-02-06 2011-02-08 Micron Technology, Inc. Methods of forming memory cells, and methods of forming programmed memory cells
US7668010B2 (en) * 2008-02-27 2010-02-23 Macronix International Co., Ltd. Flash memory having insulating liners between source/drain lines and channels
US8330170B2 (en) 2008-12-05 2012-12-11 Micron Technology, Inc. Semiconductor device structures including transistors with energy barriers adjacent to transistor channels and associated methods
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US7968406B2 (en) 2009-01-09 2011-06-28 Micron Technology, Inc. Memory cells, methods of forming dielectric materials, and methods of forming memory cells
GB2479692B (en) 2009-02-09 2013-10-30 Jnc Corp Coelenteramide analogs
US8013339B2 (en) 2009-06-01 2011-09-06 Ishiang Shih Thin film transistors and arrays with controllable threshold voltages and off state leakage current
JP2011014824A (ja) * 2009-07-06 2011-01-20 Elpida Memory Inc 半導体装置の製造方法
US9705028B2 (en) * 2010-02-26 2017-07-11 Micron Technology, Inc. Light emitting diodes with N-polarity and associated methods of manufacturing
US9997357B2 (en) * 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
JP2012004397A (ja) * 2010-06-18 2012-01-05 Renesas Electronics Corp 半導体装置の製造方法
US8928061B2 (en) * 2010-06-30 2015-01-06 SanDisk Technologies, Inc. Three dimensional NAND device with silicide containing floating gates
KR101744758B1 (ko) 2010-08-31 2017-06-09 삼성전자 주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US8629496B2 (en) * 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102130009B (zh) * 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
US8441855B2 (en) 2011-01-14 2013-05-14 Micron Technology, Inc. Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same
US8681555B2 (en) 2011-01-14 2014-03-25 Micron Technology, Inc. Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same
US20120286349A1 (en) * 2011-05-13 2012-11-15 Globalfoundries Singapore Pte Ltd Non-Volatile Memory Device With Additional Conductive Storage Layer
KR101743661B1 (ko) 2011-06-01 2017-06-07 삼성전자 주식회사 서로 다른 두께의 게이트 절연막을 갖는 모스펫 소자 형성 방법
US10290614B2 (en) * 2011-12-19 2019-05-14 Intel Corporation Group III-N transistors for system on chip (SOC) architecture integrating power management and radio frequency circuits
DE112011105988B4 (de) 2011-12-23 2020-08-06 Intel Corporation III-N-Materialstruktur für Gate-Aussparungstransistoren
JP2013201270A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR101916223B1 (ko) 2012-04-13 2018-11-07 삼성전자 주식회사 반도체 장치 및 그 제조 방법
JP2013222785A (ja) 2012-04-16 2013-10-28 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP6224931B2 (ja) * 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
EP2738815B1 (en) * 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors
KR102144992B1 (ko) 2012-11-30 2020-08-18 삼성전자주식회사 반도체 물질과 이를 포함하는 트랜지스터 및 트랜지스터를 포함하는 전자소자
US9230987B2 (en) 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
US9318315B2 (en) 2013-07-15 2016-04-19 Globalfoundries Inc. Complex circuit element and capacitor utilizing CMOS compatible antiferroelectric high-k materials
JP2015053336A (ja) * 2013-09-05 2015-03-19 株式会社東芝 半導体装置およびその製造方法
CN103500763B (zh) * 2013-10-15 2017-03-15 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
JP6301640B2 (ja) * 2013-11-28 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9627445B2 (en) * 2013-12-05 2017-04-18 Infineon Technologies Dresden Gmbh Optoelectronic component and a method for manufacturing an optoelectronic component
US20150194478A1 (en) * 2014-01-03 2015-07-09 Micron Technology, Inc. Capacitors and Methods of Forming Capacitors
US9929279B2 (en) * 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9070481B1 (en) * 2014-05-30 2015-06-30 Sandisk Technologies Inc. Internal current measurement for age measurements
KR102244219B1 (ko) 2014-09-29 2021-04-27 삼성전자주식회사 메모리 장치 및 그 제조 방법
US9230984B1 (en) * 2014-09-30 2016-01-05 Sandisk Technologies Inc Three dimensional memory device having comb-shaped source electrode and methods of making thereof
US9449981B2 (en) 2014-10-21 2016-09-20 Sandisk Technologies Llc Three dimensional NAND string memory devices and methods of fabrication thereof
US9825051B2 (en) * 2014-10-22 2017-11-21 Sandisk Technologies Llc Three dimensional NAND device containing fluorine doped layer and method of making thereof
US9385232B2 (en) * 2014-10-23 2016-07-05 Globalfoundries Inc. FD devices in advanced semiconductor techniques
TWI695383B (zh) 2014-12-25 2020-06-01 日商半導體能源研究所股份有限公司 移位暫存器、半導體裝置及電子裝置
US9478558B2 (en) 2015-01-20 2016-10-25 Sandisk Technologies Llc Semiconductor structure with concave blocking dielectric sidewall and method of making thereof by isotropically etching the blocking dielectric layer
US9627395B2 (en) * 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9613975B2 (en) 2015-03-31 2017-04-04 Sandisk Technologies Llc Bridge line structure for bit line connection in a three-dimensional semiconductor device
JP6803682B2 (ja) * 2015-05-22 2020-12-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016225614A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
US10249498B2 (en) * 2015-06-19 2019-04-02 Tokyo Electron Limited Method for using heated substrates for process chemistry control
KR102251815B1 (ko) * 2015-07-02 2021-05-13 삼성전자주식회사 메모리 장치 및 메모리 시스템
JP2017017208A (ja) 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
KR20170006978A (ko) 2015-07-10 2017-01-18 에스케이하이닉스 주식회사 반도체 장치의 제조방법
US20170062456A1 (en) * 2015-08-31 2017-03-02 Cypress Semiconductor Corporation Vertical division of three-dimensional memory device
US9754961B2 (en) 2015-09-11 2017-09-05 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9876025B2 (en) 2015-10-19 2018-01-23 Sandisk Technologies Llc Methods for manufacturing ultrathin semiconductor channel three-dimensional memory devices
US9837504B2 (en) 2015-10-28 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of modifying capping layer in semiconductor structure
TWI611607B (zh) * 2015-12-15 2018-01-11 旺宏電子股份有限公司 三維記憶體元件
US9741737B1 (en) 2016-04-15 2017-08-22 Micron Technology, Inc. Integrated structures comprising vertical channel material and having conductively-doped semiconductor material directly against lower sidewalls of the channel material
KR20170127785A (ko) 2016-05-12 2017-11-22 에스케이하이닉스 주식회사 메모리 장치의 제조 방법
KR102629466B1 (ko) 2016-09-21 2024-01-26 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
US10014311B2 (en) * 2016-10-17 2018-07-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells, methods of forming polysilicon, elevationally-extending strings of memory cells individually comprising a programmable charge storage transistor, and electronic components comprising polysilicon
KR102552461B1 (ko) 2016-11-01 2023-07-06 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US10008570B2 (en) 2016-11-03 2018-06-26 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
US10607850B2 (en) * 2016-12-30 2020-03-31 American Air Liquide, Inc. Iodine-containing compounds for etching semiconductor structures
US10128265B2 (en) 2017-01-18 2018-11-13 Micron Technology, Inc. Memory cells, integrated structures and memory arrays
CN107122930A (zh) 2017-04-22 2017-09-01 安徽驿盟物流科技有限公司 物流园区的物业管理系统及其物业管理方法
US10446681B2 (en) * 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
US10192878B1 (en) 2017-09-14 2019-01-29 Sandisk Technologies Llc Three-dimensional memory device with self-aligned multi-level drain select gate electrodes
US10559466B2 (en) 2017-12-27 2020-02-11 Micron Technology, Inc. Methods of forming a channel region of a transistor and methods used in forming a memory array
US10297611B1 (en) 2017-12-27 2019-05-21 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
US10971629B2 (en) 2018-06-28 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned unsymmetrical gate (SAUG) FinFET and methods of forming the same
US11245004B2 (en) 2019-12-11 2022-02-08 Ememory Technology Inc. Memory cell with isolated well region and associated non-volatile memory

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476274B2 (en) 2020-07-14 2022-10-18 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
WO2022046415A1 (en) * 2020-08-28 2022-03-03 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11552090B2 (en) 2020-08-28 2023-01-10 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11792983B2 (en) 2020-08-28 2023-10-17 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells

Also Published As

Publication number Publication date
US10854747B2 (en) 2020-12-01
WO2019013951A1 (en) 2019-01-17
EP3652784A4 (en) 2020-06-24
JP2022103430A (ja) 2022-07-07
US20190013404A1 (en) 2019-01-10
US20210074856A1 (en) 2021-03-11
US10446681B2 (en) 2019-10-15
TWI681546B (zh) 2020-01-01
TW201909388A (zh) 2019-03-01
CN110892529A (zh) 2020-03-17
EP3652784A1 (en) 2020-05-20
US11404571B2 (en) 2022-08-02
KR20210064406A (ko) 2021-06-02
JP2020526924A (ja) 2020-08-31
US20190280122A1 (en) 2019-09-12
KR20220025228A (ko) 2022-03-03

Similar Documents

Publication Publication Date Title
KR20200018713A (ko) Nand 메모리 어레이, 반도체 채널 물질 및 질소를 포함하는 소자 및 nand 메모리 어레이 형성 방법
US10943920B2 (en) Methods of fabricating integrated structures
KR102422240B1 (ko) 집적회로 소자 및 그 제조 방법
US9159845B2 (en) Charge-retaining transistor, array of memory cells, and methods of forming a charge-retaining transistor
JP5498011B2 (ja) 不揮発性半導体記憶装置
US20220077296A1 (en) Work function layers for transistor gate electrodes
US10128256B2 (en) One-time programming cell
US20200135893A1 (en) Area selective cyclic deposition for vfet top spacer
US20140332874A1 (en) Semiconductor devices
JP2008305942A (ja) 半導体メモリ装置およびその製造方法
US20080242022A1 (en) Electronic device including discontinuous storage elements within a dielectric layer and process of forming the electronic device
US11107827B2 (en) Integration of split gate metal-oxide-nitride-oxide-semiconductor memory with vertical FET
JP2009016688A (ja) 半導体装置の製造方法
US8536620B2 (en) Integrated circuit including a hetero-interface and self adjusted diffusion method for manufacturing the same
US20200279780A1 (en) Robust low-k bottom spacer for vfet
US20180182850A1 (en) Semiconductor device and method of manufacturing thereof
KR20240002969A (ko) 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
US20200035795A1 (en) Integrated Structures Having Gallium-Containing Regions
US20090200599A1 (en) U-shaped sonos memory having an elevated source and drain
US20170069762A1 (en) Memory device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2021101001344; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20210525

Effective date: 20211029