KR20190128530A - 연성회로기판의 레이아웃 구조 - Google Patents

연성회로기판의 레이아웃 구조 Download PDF

Info

Publication number
KR20190128530A
KR20190128530A KR1020180064158A KR20180064158A KR20190128530A KR 20190128530 A KR20190128530 A KR 20190128530A KR 1020180064158 A KR1020180064158 A KR 1020180064158A KR 20180064158 A KR20180064158 A KR 20180064158A KR 20190128530 A KR20190128530 A KR 20190128530A
Authority
KR
South Korea
Prior art keywords
distance
bumps
bump
chip
flexible
Prior art date
Application number
KR1020180064158A
Other languages
English (en)
Other versions
KR102051533B1 (ko
Inventor
진-탕 셰
Original Assignee
칩본드 테크놀러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칩본드 테크놀러지 코포레이션 filed Critical 칩본드 테크놀러지 코포레이션
Publication of KR20190128530A publication Critical patent/KR20190128530A/ko
Application granted granted Critical
Publication of KR102051533B1 publication Critical patent/KR102051533B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10386—Clip leads; Terminals gripping the edge of a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

연성회로기판의 레이아웃 구조는 연성기판 및 복수의 회로를 포함하며, 상기 연성회로기판은 각각의 상기 회로가 형성되는 표면을 구비하며, 각각의 상기 회로는 범프 접속단을 구비하며, 상기 범프 접속단은 상기 표면의 칩 설치 영역에 위치하여 칩에 전기적으로 연결되며, 각각의 상기 회로는 곡선 구간을 구비하며, 상기 곡선 구간은 제1 접속점 및 제2 접속점을 구비하며, 상기 제1 접속점과 상기 제2 접속점 사이는 직선 거리를 가지며, 상기 곡선 구간의 길이는 상기 직선거리보다 크다.

Description

연성회로기판의 레이아웃 구조{LAYOUT STRUCTURE OF FLEXIBLE CIRCUIT SUBSTRATE}
본 발명은 연성회로기판에 관한 것으로, 특히 연성회로기판의 레이아웃 구조에 관한 것이다.
칩온필름(Chip on film)은 패키징 기술로서, 칩을 뒤집어 놓는 방식으로 필름 기판에 접합하며, 그 중 칩은 복수의 범프를 구비하며, 필름기판은 복수의 회로를 구비하며, 칩의 각각의 상기 범프는 필름기판의 각각의 상기 회로에 연결되어, 칩이 범프를 통해 필름기판에 전기적으로 연결될 수 있도록 하여, 직접 범프를 통해 신호를 전달하여 전체적인 패키징 장치의 크기를 대폭 감소시킬 수 있는 것을 특징으로 한다. 필름기판은 가요성을 가지므로, 가요성 기판 또는 연성회로기판으로도 불리며, 과학 기술의 발전에 따라, 연성회로기판 상의 회로 간격(pitch)은 미세 간격의 크기(fine pitch, 회로 간격은 약 20~30㎛)로 진입하였다.
연성회로기판이 초미세 간격(super fine pitch, 회로 간격은 10~20㎛)의 목표를 향해 발전하는 과정에서 직면하는 문제는 회로 사이들의 간격이 초미세 간격일 경우, 에칭 공정의 필요로 인해 회로의 폭이 감소될 수 있으며, 이로 인해 회로와 연성기판 사이의 접촉 면적이 너무 작아져 연결 강도가 불충분한 문제가 발생되어, 칩과 연성회로기판의 열접합 공정 시, 연성회로기판이 열을 받아 팽창하게 되어, 회로가 연성기판으로부터 박리(peeling)되거나 또는 범프와 이에 대응하는 회로가 어긋나는 상황(bonding shift)이 발생하게 된다.
본 발명의 주요 목적은 회로가 범프를 본딩하는 열압착 공정에서 연성기판으로부터 박리되거나 또는 범프가 어긋나는 상황이 발생하지 않도록, 회로의 곡선 구간에 의해 회로와 연성기판 사이의 접합 강도를 증가시키는 것이다.
본 발명의 연성회로기판의 레이아웃 구조는 연성기판 및 복수의 회로를 포함하며, 상기 연성기판은 칩이 칩 설치 영역에 플립칩 본딩되는 표면을 구비하고, 각각의 상기 회로는 상기 연성기판의 상기 표면에 형성되며, 각각의 상기 회로는 범프 접속단을 구비하며, 상기 범프 접속단은 상기 칩 설치 영역에 위치하여 상기 칩의 복수의 범프에 전기적으로 연결되며, 각각의 상기 회로는 곡선 구간을 구비하며, 각각의 상기 곡선 구간과 각각의 상기 범프의 가장자리 사이의 거리는 20~110㎛이며, 상기 곡선 구간은 제1 접속점 및 제2 접속점을 구비하며, 상기 제1 접속점과 상기 제2 접속점 사이는 직선 거리를 가지며, 상기 곡선 구간의 길이는 상기 직선 거리보다 크다.
본 발명은 상기 회로의 상기 곡선 구간의 설치를 통해 상기 회로들과 상기 연성기판 사이의 접촉 면적을 증가시킴으로써 상기 회로들의 상기 범프 접속단과 상기 연성기판 사이의 접합 강도를 향상시켜, 상기 회로들이 열압착 공정에서 박리되는 것을 방지할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 연성회로기판의 레이아웃 구조의 개략도이다.
도 2는 본 발명의 제1 실시예에 따른 상기 연성회로기판의 레이아웃 구조의 측면도이다.
도 3은 본 발명의 제1 실시예에 따른 상기 연성회로기판의 레이아웃 구조의 부분 개략도이다.
도 4는 본 발명의 제2 실시예에 따른 연성회로기판의 레이아웃 구조의 부분 개략도이다.
도 1을 참조하면, 도 1은 본 발명의 제1 실시예로서, 연성회로기판의 레이아웃 구조(100)의 개략도이며, 상기 연성회로기판의 레이아웃 구조(100)는 연성기판(110), 칩(120) 및 복수의 회로(130)를 구비하며, 상기 연성기판(110)은 소자를 설치하기 위한 표면(111)을 구비하며, 상기 칩(120) 및 상기 회로(130)는 상기 연성기판(110)의 상기 표면(111)에 설치된다. 도 1, 도 2, 도 3을 참조하면, 본 실시예에서, 상기 표면(111) 상에는 칩 설치 영역(111a)이 있으며, 상기 칩(120)은 상기 표면(111)의 상기 칩 설치 영역(111a)에 플립칩 본딩되며, 상기 회로(130)는 범프 접속단(131)을 구비하며, 상기 범프 접속단(131)은 상기 칩 설치 영역(111a)에 위치하여 상기 칩(120)에 전기적으로 연결되며, 상기 칩(120)은 복수의 범프(121)를 구비하며, 각각의 상기 범프(121)는 각각의 상기 회로(130)의 상기 범프 접속단(131)에 연결되어, 상기 칩(120)이 각각의 상기 범프(121)를 통해 각각의 상기 회로(130)의 상기 범프 접속단(131)에 전기적으로 연결되게 하여, 상기 칩(120)과 상기 연성기판(110)의 상기 회로(130) 간에 신호를 전송할 수 있도록 한다.
본 실시예에서, 상기 연성기판(110), 상기 칩(120) 및 상기 회로(130)는 칩온필름패키지(Chip on film package, COF)를 구성하며, 상기 연성기판(110)의 재료는 폴리이미드(polyimide)이며, 상기 회로(130)의 재료는 구리이며, 상기 범프(121)의 재료는 금, 구리, 은, 니켈, 주석 또는 이들의 합금으로부터 선택할 수 있다.
도 2를 참조하면, 바람직하게는, 각각의 상기 회로(130) 사이의 간격(pitch, P1)은 10~20㎛이며, 상기 칩온필름패키지는 초미세 간격(super fine pitch)의 규격으로 할 수 있으며, 각각의 상기 회로(130)는 상기 범프(121)와 서로 접속되므로, 각각의 상기 범프(121) 사이의 간격(P2)은 상기 회로(130) 사이의 상기 간격(P1)과 실질적으로 동일하다.
도 3을 참조하면, 상기 칩(120)을 플립 칩 본딩하는 열압착 공정에서 가열가압장치(미도시)로 상기 칩(120) 또는 상기 연성기판(110)의 상기 칩 설치영역(111a)을 가압 및 가열하여, 상기 칩(120)의 상기 범프(121)가 상기 회로(130)의 상기 범프 접속단(131)과 공정(共晶) 연결될 수 있도록 하나, 열압착으로 인해 발생된 열은 인접한 상기 연성기판(110)에 영향을 미쳐 약간 팽창시키므로 상기 회로(130)들과 상기 연성기판(110) 사이의 접합 강도에 영향을 준다. 본 실시예에서, 상기 칩(120)의 상기 범프(121)들은 일자형으로 배열되며, 다시 말해 상기 범프(121)들은 동일한 직선 상에 배열되며, 또한 각각의 상기 회로(130)는 곡선 구간(132)을 구비하며, 각각의 상기 범프(121)의 가장자리(121a)와 상기 곡선 구간(132) 사이의 거리(D)는 실질적으로 모두 동일하며, 상기 곡선 구간(132)과 각각의 상기 범프(121)의 상기 가장자리(121a) 사이의 상기 거리(D)는 90~110㎛로서, 열압착으로 인한 고온의 영향을 받기 쉬운 위치이며, 상기 곡선 구간(132)은 제1 접속점(132a) 및 제2 접속점(132b)을 구비하며, 상기 제1 접속점(132a)과 상기 제2 접속점(132b) 사이는 직선 거리(SLD)를 가지며, 상기 곡선 구간(132)의 길이는 상기 직선 거리(SLD)보다 크며, 이를 통해, 상기 칩 설치 영역(111a)에 인접한 상기 회로(130)들과 상기 연성기판(110) 사이의 접합 강도를 향상시켜, 상기 회로(130)들이 상기 연성기판(110)으로부터 박리되는 것을 방지할 수 있으며, 본 실시예에서, 상기 직선 거리(SLD)는 25~65㎛이다.
도 4를 참조하면, 본 발명의 제2 실시예의 부분 개략도이며, 제2 실시예와 제1 실시예의 차이는 상기 칩의 상기 범프(121)의 배열이 교착(交錯) 형태를 이루는 것이다. 다시 말해, 인접한 2개의 범프(121)의 위치는 엇갈려 있으며, 상기 범프들과 상기 회로들 사이의 상기 간격을 제1 실시예보다 밀집시킬 수 있다. 상기 범프(121)들은 복수개의 제1 범프(121b) 및 복수의 제2 범프(121c)를 포함하며, 각각의 상기 제1 범프(121b)의 제1 가장자리(121d)와 상기 곡선 구간(132) 사이는 제1 거리(D1)를 가지며, 상기 제1 거리(D1)는 90~110㎛이며, 각각의 상기 제2 범프(121c)의 제2 가장자리(121e)와 상기 곡선 구간(132) 사이는 제2 거리(D2)를 가지며, 상기 제2 거리(D2)는 20~30㎛이다. 동일하게, 본 실시예는 상기 곡선 구간(132)을 통해 상기 회로(130)들과 상기 연성기판(110) 사이의 접합 강도를 향상시켜, 상기 회로(130)들이 상기 연성기판(110)으로부터 박리되는 것을 방지할 수 있다.
본 발명은 상기 회로(130)들의 상기 곡선 구간(132)의 설치를 통해, 상기 회로(130)들과 상기 연성기판(110) 사이의 접촉 면적을 증가시킴으로써, 상기 회로(130)들의 상기 범프 접속단(131)과 상기 연성기판(110) 사이의 접합 강도를 향상시켜, 상기 회로(130)들이 열압착 공정에서 박리되는 것을 방지할 수 있다.
본 발명의 보호 범위는 후술되는 특허청구범위에 한정된 사항을 기준으로 해야 하며, 본 기술에 익숙한 자가 본 발명의 취지와 범위를 벗어나지 않고 행한 그 어떤 변경 또는 수정은 모두 본 발명의 보호 범위에 속한다.

Claims (10)

  1. 연성회로기판의 레이아웃 구조에 있어서,
    연성기판, 복수의 회로를 포함하고,
    상기 연성기판은, 칩이 칩 설치 영역에 플립 칩 본딩되는 표면을 구비하며;
    상기 복수의 회로는 상기 연성기판의 상기 표면에 형성되며, 각각의 상기 회로는 범프 접속단을 구비하며, 상기 범프 접속단은 상기 칩 설치 영역에 위치하여 상기 칩의 복수의 범프와 전기적으로 연결되며, 각각의 상기 회로는 곡선 구간을 구비하며, 각각의 상기 곡선 구간과 각각의 상기 범프의 가장자리 사이의 거리는 20㎛~110㎛이며, 상기 곡선 구간은 제1 접속점 및 제2 접속점을 구비하며, 상기 제1 접속점과 상기 제2 접속점 사이는 직선 거리를 가지며, 상기 곡선 구간의 길이는 상기 직선 거리보다 긴,
    연성회로기판의 레이아웃 구조.
  2. 제1항에 있어서,
    상기 직선 거리는 25㎛~65㎛인, 연성회로기판의 레이아웃 구조.
  3. 제1항에 있어서,
    상기 연성기판의 재료는 폴리이미드(Polyimide)인, 연성회로기판의 레이아웃 구조.
  4. 제1항에 있어서,
    상기 회로의 재질은 구리인, 연성회로기판의 레이아웃 구조.
  5. 제1항에 있어서,
    상기 범프의 재료는 금, 구리, 은, 니켈, 주석 또는 이들의 합금으로부터 선택될 수 있는, 연성회로기판의 레이아웃 구조.
  6. 제1항에 있어서,
    각각의 상기 회로 사이의 간격(pitch)은 10㎛~20㎛인, 연성회로기판의 레이아웃 구조.
  7. 제1항 또는 제6항에 있어서,
    각각의 상기 범프 사이의 간격은 각각의 상기 회로 사이의 간격과 실질적으로 동일한, 연성회로기판의 레이아웃 구조.
  8. 제1항에 있어서,
    상기 칩의 범프의 배열은 일자형을 이루며, 각각의 상기 범프의 가장자리와 상기 곡선 구간 사이의 거리는 실질적으로 모두 동일하며, 또한 상기 거리는 90㎛~110㎛인, 연성회로기판의 레이아웃 구조.
  9. 제1항에 있어서,
    상기 칩의 상기 범프의 배열은 교착(交錯) 형태를 이루며, 상기 범프는 복수의 제1 범프 및 복수의 제2 범프를 포함하며, 각각의 상기 제1 범프의 제1 가장자리와 상기 곡선 구간 사이는 제1 거리를 가지며, 상기 제1 거리는 90㎛~110㎛이며, 각각의 상기 제2 범프의 제2 가장자리와 상기 곡선 구간 사이는 제2 거리를 가지며, 상기 제2 거리는 20㎛~30㎛인, 연성회로기판의 레이아웃 구조.
  10. 제9항에 있어서,
    상기 범프의 재료는 금, 구리, 은, 니켈, 주석 또는 이들의 합금으로부터 선택될 수 있는, 연성회로기판의 레이아웃 구조.
KR1020180064158A 2018-03-12 2018-06-04 연성회로기판의 레이아웃 구조 KR102051533B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107108191 2018-03-12
TW107108191A TWI646877B (zh) 2018-03-12 2018-03-12 軟性電路基板之佈線結構

Publications (2)

Publication Number Publication Date
KR20190128530A true KR20190128530A (ko) 2019-11-18
KR102051533B1 KR102051533B1 (ko) 2019-12-03

Family

ID=65803838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180064158A KR102051533B1 (ko) 2018-03-12 2018-06-04 연성회로기판의 레이아웃 구조

Country Status (5)

Country Link
US (1) US10327334B1 (ko)
JP (1) JP2022008726A (ko)
KR (1) KR102051533B1 (ko)
CN (1) CN110265371A (ko)
TW (1) TWI646877B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023140561A1 (ko) * 2022-01-19 2023-07-27 엘지이노텍 주식회사 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705748B (zh) 2019-11-21 2020-09-21 頎邦科技股份有限公司 雙面銅之軟性電路板及其佈線結構
JP2023107493A (ja) 2022-01-24 2023-08-03 プライムプラネットエナジー＆ソリューションズ株式会社 電池パック

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959354A (en) * 1994-07-07 1999-09-28 Tessera, Inc. Connection components with rows of lead bond sections
US20050023680A1 (en) * 2003-07-31 2005-02-03 Wang James Jen-Ho Semiconductor device with strain relieving bump design
JP2005353827A (ja) * 2004-06-10 2005-12-22 Ibiden Co Ltd フレックスリジッド配線板
KR20070117991A (ko) * 2005-03-23 2007-12-13 마쯔시다덴기산교 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2009224478A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd テープ配線基板及び半導体チップパッケージ
US20140268594A1 (en) * 2013-03-15 2014-09-18 Sumitomo Electric Printed Circuits, Inc. Method of embedding a pre-assembled unit including a device into a flexible printed circuit and corresponding assembly
US20160079336A1 (en) * 2013-02-01 2016-03-17 Lg Display Co., Ltd. Flexible display substrate, flexible organic light emitting display device and method for manufacturing the same
WO2016149269A1 (en) * 2015-03-19 2016-09-22 Fci Asia Pte. Ltd Comprehensive layout strategy for flip chipping integrated circuits
KR20180042600A (ko) * 2016-10-18 2018-04-26 주식회사 옵텔라 광학모듈
KR20190027259A (ko) * 2017-09-06 2019-03-14 엘지디스플레이 주식회사 컨넥터 유닛 및 그를 포함하는 표시장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4728751A (en) 1986-10-06 1988-03-01 International Business Machines Corporation Flexible electrical connection and method of making same
US5781022A (en) * 1991-06-04 1998-07-14 Micron Technology, Inc. Substrate having self limiting contacts for establishing an electrical connection with a semiconductor die
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
JP3640155B2 (ja) 1999-01-26 2005-04-20 セイコーエプソン株式会社 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置、回路基板並びに電子機器
US6617518B2 (en) * 2001-11-02 2003-09-09 Jds Uniphase Corporaton Enhanced flex cable
JP2004134471A (ja) 2002-10-09 2004-04-30 Renesas Technology Corp 半導体装置及びその製造方法
JP4271435B2 (ja) * 2002-12-09 2009-06-03 シャープ株式会社 半導体装置
JP3736638B2 (ja) * 2003-10-17 2006-01-18 セイコーエプソン株式会社 半導体装置、電子モジュール及び電子機器
US7311240B2 (en) * 2004-04-30 2007-12-25 Finisar Corporation Electrical circuits with button plated contacts and assembly methods
KR100765478B1 (ko) 2005-08-12 2007-10-09 삼성전자주식회사 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
KR100834441B1 (ko) * 2007-01-11 2008-06-04 삼성전자주식회사 반도체 소자 및 이를 포함하는 패키지
JP4645635B2 (ja) * 2007-11-02 2011-03-09 セイコーエプソン株式会社 電子部品
JP6006527B2 (ja) 2012-05-16 2016-10-12 シャープ株式会社 半導体装置
US20150201500A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR System, device, and method of three-dimensional printing
US9544994B2 (en) * 2014-08-30 2017-01-10 Lg Display Co., Ltd. Flexible display device with side crack protection structure and manufacturing method for the same
TWI561137B (en) * 2015-07-08 2016-12-01 Au Optronics Corp Curved display
KR102595086B1 (ko) * 2016-07-08 2023-10-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20180093191A (ko) * 2017-02-10 2018-08-21 삼성디스플레이 주식회사 칩 온 필름 패키지, 표시 패널 및 표시 장치
TWM556992U (zh) * 2017-08-29 2018-03-11 同泰電子科技股份有限公司 軟性電路板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959354A (en) * 1994-07-07 1999-09-28 Tessera, Inc. Connection components with rows of lead bond sections
US20050023680A1 (en) * 2003-07-31 2005-02-03 Wang James Jen-Ho Semiconductor device with strain relieving bump design
JP2005353827A (ja) * 2004-06-10 2005-12-22 Ibiden Co Ltd フレックスリジッド配線板
KR20070117991A (ko) * 2005-03-23 2007-12-13 마쯔시다덴기산교 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2009224478A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd テープ配線基板及び半導体チップパッケージ
US20160079336A1 (en) * 2013-02-01 2016-03-17 Lg Display Co., Ltd. Flexible display substrate, flexible organic light emitting display device and method for manufacturing the same
US20140268594A1 (en) * 2013-03-15 2014-09-18 Sumitomo Electric Printed Circuits, Inc. Method of embedding a pre-assembled unit including a device into a flexible printed circuit and corresponding assembly
WO2016149269A1 (en) * 2015-03-19 2016-09-22 Fci Asia Pte. Ltd Comprehensive layout strategy for flip chipping integrated circuits
KR20180042600A (ko) * 2016-10-18 2018-04-26 주식회사 옵텔라 광학모듈
KR20190027259A (ko) * 2017-09-06 2019-03-14 엘지디스플레이 주식회사 컨넥터 유닛 및 그를 포함하는 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023140561A1 (ko) * 2022-01-19 2023-07-27 엘지이노텍 주식회사 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Also Published As

Publication number Publication date
KR102051533B1 (ko) 2019-12-03
CN110265371A (zh) 2019-09-20
JP2022008726A (ja) 2022-01-14
US10327334B1 (en) 2019-06-18
TWI646877B (zh) 2019-01-01
TW201940027A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
KR102051533B1 (ko) 연성회로기판의 레이아웃 구조
JP4916241B2 (ja) 半導体装置及びその製造方法
TWI615934B (zh) 半導體裝置、顯示面板總成、半導體結構
US20130334684A1 (en) Substrate structure and package structure
JP2000068328A (ja) フリップチップ実装用配線基板
TWI601255B (zh) 薄膜覆晶封裝結構
US11309238B2 (en) Layout structure of a flexible circuit board
TWI784661B (zh) 軟性電路板之佈線結構
KR20100123415A (ko) 인쇄회로기판
JP4488073B2 (ja) 電気接続装置
TWI748668B (zh) 軟性電路板之佈線結構
CN112825600A (zh) 双面铜的软性电路板及其布线结构
KR100658734B1 (ko) 스택 패키지 및 그 제조방법
US11569155B2 (en) Substrate bonding pad having a multi-surface trace interface
JP2006332465A (ja) チップオンフィルム半導体装置
JP2000058705A (ja) 半導体装置およびその製造方法
JP5277754B2 (ja) フリップ接続実装体、フリップ接続実装体の製造方法
JPH10107084A (ja) 半導体装置及びその製造方法
JP2007208211A (ja) 半導体装置
JPH1117060A (ja) Ｂｇａ型半導体装置
JPH04275443A (ja) 半導体集積回路装置
JP2008244213A (ja) 電子回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant