JPH05160291A - 回路装置 - Google Patents
回路装置Info
- Publication number
- JPH05160291A JPH05160291A JP3322677A JP32267791A JPH05160291A JP H05160291 A JPH05160291 A JP H05160291A JP 3322677 A JP3322677 A JP 3322677A JP 32267791 A JP32267791 A JP 32267791A JP H05160291 A JPH05160291 A JP H05160291A
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- substrate
- circuit device
- lsi
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明は多層回路基板、特に接続ピッチが狭
いＬＳＩベアチップを実装する場合に適した多層回路基
板の構造に関するものであって、ＬＳＩベアチップをマ
イクロバンプボンディング方式で実装する場合に安定で
信頼性の高い接続を満足する回路装置を提供することを
目的とする。 【構成】 ＬＳＩチップ１０の表面のバンプ部１１が接
触すべき多層回路基板上の全てのパッド部７を基板上の
第１配線層２上に設ける構成とする。この構成によっ
て、バンプ部１１が接触するパッド部７は基板の平坦性
と殆ど同一の平坦性を持ち、さらに絶縁膜３の凹凸の影
響を受けず、パッドの高さは同一となる。従ってマイク
ロバンプボンディング方式の安定な接続に必要とされる
１μｍ／４mm以下の平坦性を満足することができ、安定
で信頼性の高い接続を満足する回路装置を得ることがで
きる。
いＬＳＩベアチップを実装する場合に適した多層回路基
板の構造に関するものであって、ＬＳＩベアチップをマ
イクロバンプボンディング方式で実装する場合に安定で
信頼性の高い接続を満足する回路装置を提供することを
目的とする。 【構成】 ＬＳＩチップ１０の表面のバンプ部１１が接
触すべき多層回路基板上の全てのパッド部７を基板上の
第１配線層２上に設ける構成とする。この構成によっ
て、バンプ部１１が接触するパッド部７は基板の平坦性
と殆ど同一の平坦性を持ち、さらに絶縁膜３の凹凸の影
響を受けず、パッドの高さは同一となる。従ってマイク
ロバンプボンディング方式の安定な接続に必要とされる
１μｍ／４mm以下の平坦性を満足することができ、安定
で信頼性の高い接続を満足する回路装置を得ることがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は多層回路基板に特に接続
ピッチが狭い半導体素子（以下ＬＳＩベアチップと略
す）を実装する場合に適した回路装置に関するものであ
る。
ピッチが狭い半導体素子（以下ＬＳＩベアチップと略
す）を実装する場合に適した回路装置に関するものであ
る。
【０００２】
【従来の技術】近年、多層回路基板の電極とＬＳＩの電
極とは狭ピッチ化および多ピン化の傾向にある。従来の
多層回路基板のベアチップ実装方式としてはワイヤボン
ディング方式、フリップチップ方式、フィルムキャリア
方式等が用いられてきたが、これらのＬＳＩ実装方式で
は接続ピッチを５０μｍ以下のような狭ピッチ接続をす
ることは極めて困難であった。
極とは狭ピッチ化および多ピン化の傾向にある。従来の
多層回路基板のベアチップ実装方式としてはワイヤボン
ディング方式、フリップチップ方式、フィルムキャリア
方式等が用いられてきたが、これらのＬＳＩ実装方式で
は接続ピッチを５０μｍ以下のような狭ピッチ接続をす
ることは極めて困難であった。
【０００３】最近、光硬化性絶縁樹脂を用い、樹脂の硬
化時の収縮応力によってＬＳＩの電極と回路基板の電極
とを圧接するマイクロバンプボンディング方式（畑田・
藤本氏らによる「マイクロ・バンプ・ボンディング実装
方式」電子技術１９８７年７月号Ｐ．７０〜８０）が実
用化され、接続ピッチ５０μｍ以下の狭ピッチ接続も実
用されるようになってきた。
化時の収縮応力によってＬＳＩの電極と回路基板の電極
とを圧接するマイクロバンプボンディング方式（畑田・
藤本氏らによる「マイクロ・バンプ・ボンディング実装
方式」電子技術１９８７年７月号Ｐ．７０〜８０）が実
用化され、接続ピッチ５０μｍ以下の狭ピッチ接続も実
用されるようになってきた。
【０００４】以下に、従来の多層回路基板にマイクロバ
ンプボンディング方式でＬＳＩベアチップを接続した場
合の回路装置の問題点について説明する。
ンプボンディング方式でＬＳＩベアチップを接続した場
合の回路装置の問題点について説明する。
【０００５】図２は従来の多層回路基板にＬＳＩベアチ
ップを実装した回路装置の断面を示す。多層回路基板は
２層配線の例であり、第２層配線のパッド部とＬＳＩチ
ップのバンプとを通る断面を示すものである。まず多層
回路基板の構造について説明する。図２において１はセ
ラミック、ガラス、表面を電気絶縁処理した金属等の平
坦性に優れた絶縁性基板、２は１の上に形成されたＣｒ
／Ｃｕ／Ｃｒ、Ｃｕ／Ｃｒ、Ａｌ等からなる第１層配
線、３は上下配線間に形成されたポリイミドまたはＳｉ
ＯＮ等からなる絶縁膜、４，４′は絶縁膜３の上に形成
されたＡｕ／Ｎｉ／Ｃｕ／ＣｒまたはＡｕ／Ｎｉ／Ａｌ
等からなる第２層配線のパッド部である。次にＬＳＩベ
アチップの構造について説明する。１０はＬＳＩチッ
プ、１１，１１′はＬＳＩチップ１０の表面に形成され
たＡｕ等からなるバンプ部である。１２はＬＳＩチップ
のバンプ１１，１１′と回路基板の第２層配線のパッド
部４，４′とを圧接するための光硬化性樹脂である。
ップを実装した回路装置の断面を示す。多層回路基板は
２層配線の例であり、第２層配線のパッド部とＬＳＩチ
ップのバンプとを通る断面を示すものである。まず多層
回路基板の構造について説明する。図２において１はセ
ラミック、ガラス、表面を電気絶縁処理した金属等の平
坦性に優れた絶縁性基板、２は１の上に形成されたＣｒ
／Ｃｕ／Ｃｒ、Ｃｕ／Ｃｒ、Ａｌ等からなる第１層配
線、３は上下配線間に形成されたポリイミドまたはＳｉ
ＯＮ等からなる絶縁膜、４，４′は絶縁膜３の上に形成
されたＡｕ／Ｎｉ／Ｃｕ／ＣｒまたはＡｕ／Ｎｉ／Ａｌ
等からなる第２層配線のパッド部である。次にＬＳＩベ
アチップの構造について説明する。１０はＬＳＩチッ
プ、１１，１１′はＬＳＩチップ１０の表面に形成され
たＡｕ等からなるバンプ部である。１２はＬＳＩチップ
のバンプ１１，１１′と回路基板の第２層配線のパッド
部４，４′とを圧接するための光硬化性樹脂である。
【０００６】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では絶縁性基板１上の第１層配線２と第２層配
線４，４′とは互いに独立に設計し配置されるため、図
２のように、ＬＳＩチップ１０表面のバンプ部１１，１
１′が接触する回路基板上のパッド部４，４′位置に
は、最上層配線は当然ながら存在するが、その下の第１
層配線２の存在に関しては配慮されていないため、図２
の例のバンプ部１１，１１′の位置のように第１層配線
２が存在する場合と存在しない場合が発生する。図２の
例では第１層配線２の有無により第１層配線２厚さだけ
の段差を生じ、パッド部４，４′の高さが均一にならな
い。そしてバンプ１１′が接触すべき最上層配線のパッ
ド部４′との間に隙間ができる。配線が４層、８層と多
層になるに従ってこの段差は大きくなり、マイクロバン
プボンディング方式の安定な接続に必要とされる１μｍ
／４mm以下の平坦性を満足することは難しく安定で信頼
性の高い接続を得ることは困難であるという問題点を有
していた。
来の構成では絶縁性基板１上の第１層配線２と第２層配
線４，４′とは互いに独立に設計し配置されるため、図
２のように、ＬＳＩチップ１０表面のバンプ部１１，１
１′が接触する回路基板上のパッド部４，４′位置に
は、最上層配線は当然ながら存在するが、その下の第１
層配線２の存在に関しては配慮されていないため、図２
の例のバンプ部１１，１１′の位置のように第１層配線
２が存在する場合と存在しない場合が発生する。図２の
例では第１層配線２の有無により第１層配線２厚さだけ
の段差を生じ、パッド部４，４′の高さが均一にならな
い。そしてバンプ１１′が接触すべき最上層配線のパッ
ド部４′との間に隙間ができる。配線が４層、８層と多
層になるに従ってこの段差は大きくなり、マイクロバン
プボンディング方式の安定な接続に必要とされる１μｍ
／４mm以下の平坦性を満足することは難しく安定で信頼
性の高い接続を得ることは困難であるという問題点を有
していた。
【０００７】本発明は上記従来の問題点を解決するもの
で、ＬＳＩベアチップをマイクロバンプボンディング方
式で多層回路基板に実装する場合に安定で信頼性の高い
接続を満足する回路装置を提供することを目的とする。
で、ＬＳＩベアチップをマイクロバンプボンディング方
式で多層回路基板に実装する場合に安定で信頼性の高い
接続を満足する回路装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に本発明は、絶縁性基板上に形成された第１層配線と、
この第１層配線上に形成されたパッド部と、このパッド
部以外の部分に形成された複数層の配線と複数層の絶縁
層とから多層回路基板を構成し、前記パッド部に半導体
素子のバンプ部を配置して多層回路基板上に半導体素子
を実装してなるものである。
に本発明は、絶縁性基板上に形成された第１層配線と、
この第１層配線上に形成されたパッド部と、このパッド
部以外の部分に形成された複数層の配線と複数層の絶縁
層とから多層回路基板を構成し、前記パッド部に半導体
素子のバンプ部を配置して多層回路基板上に半導体素子
を実装してなるものである。
【０００９】
【作用】本発明によれば、バンプ部が接触する全てのパ
ッド部は基板の平坦性と殆ど同一の平坦性を持ち、さら
に絶縁層の凹凸の影響を受けず、パッド部の高さは同一
となる。従ってマイクロバンプボンディング方式の安定
な接続に必要とされる１μｍ／４mm以下の平坦性を満足
することができ、安定で信頼性の高い接続を満足する回
路装置を得ることができる。
ッド部は基板の平坦性と殆ど同一の平坦性を持ち、さら
に絶縁層の凹凸の影響を受けず、パッド部の高さは同一
となる。従ってマイクロバンプボンディング方式の安定
な接続に必要とされる１μｍ／４mm以下の平坦性を満足
することができ、安定で信頼性の高い接続を満足する回
路装置を得ることができる。
【００１０】
【実施例】以下、本発明の一実施例の回路装置につい
て、図面を参照しながら説明する。図１は本実施例を示
すもので２層配線の例である。図１において符号１，
２，３，１０，１１，１２は図２と同一箇所を示す。５
は第２層配線、６は絶縁膜３を除去した領域、７は領域
６内の第１層配線内に形成されたパッド部である。
て、図面を参照しながら説明する。図１は本実施例を示
すもので２層配線の例である。図１において符号１，
２，３，１０，１１，１２は図２と同一箇所を示す。５
は第２層配線、６は絶縁膜３を除去した領域、７は領域
６内の第１層配線内に形成されたパッド部である。
【００１１】以上のように本実施例によればパッド部７
は基板上の第１層配線上に設けるため、ＬＳＩチップ１
０のバンプ部１１が接触する全てのパッド部７は基板の
平坦性と殆ど同一の平坦性を持ち、さらに絶縁膜の凹凸
の影響を受けず、パッド部７の高さは同一となる。従っ
てマイクロバンプボンディング方式の安定な接続に必要
とされる１μｍ／４mm以下の平坦性を満足することがで
き、安定で信頼性の高い接続を満足する回路装置を得る
ことができる。
は基板上の第１層配線上に設けるため、ＬＳＩチップ１
０のバンプ部１１が接触する全てのパッド部７は基板の
平坦性と殆ど同一の平坦性を持ち、さらに絶縁膜の凹凸
の影響を受けず、パッド部７の高さは同一となる。従っ
てマイクロバンプボンディング方式の安定な接続に必要
とされる１μｍ／４mm以下の平坦性を満足することがで
き、安定で信頼性の高い接続を満足する回路装置を得る
ことができる。
【００１２】なお、実施例において多層回路基板は２層
配線を例にとったが、３層以上でも同様の効果が得られ
る。
配線を例にとったが、３層以上でも同様の効果が得られ
る。
【００１３】また、多層回路基板の配線は薄膜の場合で
あっても厚膜の場合であってもまた厚膜と薄膜とを併用
した場合であっても適用できることは勿論である。
あっても厚膜の場合であってもまた厚膜と薄膜とを併用
した場合であっても適用できることは勿論である。
【００１４】また、本実施例を半田フリップチップ方式
へ適用しても、接続信頼性が高くなることは明白であ
る。
へ適用しても、接続信頼性が高くなることは明白であ
る。
【００１５】
【発明の効果】以上のように本発明によれば、全てのパ
ッドを基板上の第１層配線上に設けるため、バンプが接
触すべき全パッドは基板の平坦性と殆ど同一の平坦性を
持ち、さらに絶縁膜の凹凸の影響を受けず、パッドの高
さは同一となる。従ってマイクロバンプボンディング方
式の安定な接続に必要とされる１μｍ／４mm以下の平坦
性を満足することができ、安定で信頼性の高い接続を満
足する回路装置を実現できるものである。
ッドを基板上の第１層配線上に設けるため、バンプが接
触すべき全パッドは基板の平坦性と殆ど同一の平坦性を
持ち、さらに絶縁膜の凹凸の影響を受けず、パッドの高
さは同一となる。従ってマイクロバンプボンディング方
式の安定な接続に必要とされる１μｍ／４mm以下の平坦
性を満足することができ、安定で信頼性の高い接続を満
足する回路装置を実現できるものである。
【図１】本発明の一実施例の回路装置の断面図
【図２】従来の回路装置の断面図
１ 絶縁性基板 ２ 第１層配線 ３ 絶縁膜 ４，４′ 第２層配線のパッド部 ５ 第２層配線 ６ 絶縁膜を除去した領域 ７ パッド部 １０ ＬＳＩチップ １１，１１′ バンプ １２ 光硬化性樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 満生 敦士 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 関野 晴彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (1)
- 【請求項１】絶縁性基板上に形成された第１層配線と、
この第１層配線上に形成されたパッド部と、このパッド
部以外の部分に形成された複数層の配線と複数層の絶縁
層とから多層回路基板を構成し、前記パッド部に半導体
素子のバンプ部を配置して多層回路基板上に半導体素子
を実装してなる回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3322677A JPH05160291A (ja) | 1991-12-06 | 1991-12-06 | 回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3322677A JPH05160291A (ja) | 1991-12-06 | 1991-12-06 | 回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160291A true JPH05160291A (ja) | 1993-06-25 |
Family
ID=18146382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3322677A Pending JPH05160291A (ja) | 1991-12-06 | 1991-12-06 | 回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160291A (ja) |
-
1991
- 1991-12-06 JP JP3322677A patent/JPH05160291A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| JP4817892B2 (ja) | 半導体装置 | |
| JP4476381B2 (ja) | 半導体チップパッケージ及びその製造方法 | |
| JPH10209210A (ja) | 半導体装置及びその製造方法並びにその検査方法 | |
| US7662673B2 (en) | Semiconductor device and method of manufacturing the same, electronic device and method of manufacturing the same, and electronic instrument | |
| US20080087993A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| JP2001338947A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JPH05109813A (ja) | 半導体装置 | |
| US20050233569A1 (en) | Bump structure for a semiconductor device and method of manufacture | |
| KR20070009427A (ko) | 반도체 장치 및 전자 기기 | |
| JP2003007921A (ja) | 回路装置およびその製造方法 | |
| JP2003007922A (ja) | 回路装置の製造方法 | |
| US7088007B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JP2000068328A (ja) | フリップチップ実装用配線基板 | |
| JPH05152382A (ja) | 回路装置 | |
| JPH05160291A (ja) | 回路装置 | |
| JPH08222571A (ja) | フリップチップｉｃとその製造方法 | |
| JP3710292B2 (ja) | フェイスダウン実装構造 | |
| TWI784661B (zh) | 軟性電路板之佈線結構 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JP2004087922A (ja) | 半導体パッケージ用基板とその製造方法 | |
| JP2008024941A (ja) | 半導体装置 | |
| JP2918087B2 (ja) | 半導体チップ搭載用多層配線基板 | |
| JP3316532B2 (ja) | 半導体装置及びその製造方法 |