KR20180133455A - 적층 배선막 및 박막 트랜지스터 소자 - Google Patents

적층 배선막 및 박막 트랜지스터 소자 Download PDF

Info

Publication number
KR20180133455A
KR20180133455A KR1020187032013A KR20187032013A KR20180133455A KR 20180133455 A KR20180133455 A KR 20180133455A KR 1020187032013 A KR1020187032013 A KR 1020187032013A KR 20187032013 A KR20187032013 A KR 20187032013A KR 20180133455 A KR20180133455 A KR 20180133455A
Authority
KR
South Korea
Prior art keywords
less
film
wiring
layer
alloy
Prior art date
Application number
KR1020187032013A
Other languages
English (en)
Inventor
요코 시다
히로시 고토
Original Assignee
가부시키가이샤 고베 세이코쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 고베 세이코쇼 filed Critical 가부시키가이샤 고베 세이코쇼
Publication of KR20180133455A publication Critical patent/KR20180133455A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/06—Surface treatment of glass, not in the form of fibres or filaments, by coating with metals
    • C03C17/09—Surface treatment of glass, not in the form of fibres or filaments, by coating with metals by deposition from the vapour phase
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/36—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/36—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal
    • C03C17/3602—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal the metal being present as a layer
    • C03C17/3649—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal the metal being present as a layer made of metals other than silver
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/36—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal
    • C03C17/3602—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal the metal being present as a layer
    • C03C17/3655—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal the metal being present as a layer the multilayer coating containing at least one conducting layer
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/36—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal
    • C03C17/3602—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal the metal being present as a layer
    • C03C17/3668—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal the metal being present as a layer the multilayer coating having electrical properties
    • C03C17/3671—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal the metal being present as a layer the multilayer coating having electrical properties specially adapted for use as electrodes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/36—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal
    • C03C17/40—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal all coatings being metal coatings
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0075—Cleaning of glass
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/01—Alloys based on copper with aluminium as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/04—Alloys based on copper with zinc as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/05—Alloys based on copper with manganese as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/06—Alloys based on copper with nickel or cobalt as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/20—Materials for coating a single layer on glass
    • C03C2217/25—Metals
    • C03C2217/251—Al, Cu, Mg or noble metals
    • C03C2217/253—Cu
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/10—Deposition methods
    • C03C2218/15—Deposition methods from the vapour phase
    • C03C2218/154—Deposition methods from the vapour phase by sputtering
    • C03C2218/156—Deposition methods from the vapour phase by sputtering by magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/31—Pre-treatment
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은, 전기저항이 10μΩcm 이하인 Cu 또는 Cu 합금으로 이루어지는 배선층과, 해당 배선층의 상층 및 하층 중 적어도 한쪽에 마련되는 Cu와 X 원소를 포함하는 Cu-X 합금층을 구비하고, X 원소는, Al, Mn, Zn 및 Ni로 이루어지는 X군으로부터 선택되는 적어도 1종이고, Cu-X 합금층을 구성하는 금속이, 특정한 조성계인 적층 배선막에 관한 것이다. 본 발명의 적층 배선막에 의하면, 낮은 전기저항이고, CVD법에 의한 층간 절연막의 SiOx 성막에서의 박리가 없고, 또한 400℃ 이상의 고온 열처리를 행하더라도 전기저항 상승이 없는 적층 배선막을 제공할 수 있다.

Description

적층 배선막 및 박막 트랜지스터 소자
본 발명은, 적층 배선막 및 박막 트랜지스터 소자에 관한 것이다.
액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 플랫 패널 디스플레이나 터치 패널 등의 표시 장치에 이용되는 박막 트랜지스터(이하, TFT: Thin Film Transistor라고도 함)의 반도체 재료로서, 산화물 반도체나 저온 폴리실리콘 반도체(이하, LTPS: Low Temperature Poly­Silicon이라고도 함)가 알려져 있다.
산화물 반도체나 LTPS 반도체는, 종래 이용되고 있는 아몰퍼스 실리콘 반도체 재료와 비교해서, 전자 이동도가 크고 TFT 소자를 고속화할 수 있다.
한편, 배선 재료를 저저항화시킴으로써 TFT 소자의 구동 속도를 빠르게 하는 검토가 행해지고 있다. 종래의 플랫 패널 디스플레이의 전극 배선에는 Al(알루미늄) 박막이나 ITO(Indium Tin Oxide) 박막이 사용되어 왔지만, 보다 전기저항이 낮은 Cu(구리) 전극 배선이나 Cu 합금 전극 배선의 적용이 제안되고 있다.
그러나, Cu 배선을 이용하는 경우, 이하와 같은 과제가 생긴다. 예를 들어, 산화물 반도체나 LTPS 반도체를 이용한 TFT 소자에서는, 종래의 아몰퍼스 실리콘을 이용한 소자보다 고온 열처리 프로세스를 경유하지 않으면 안 되어, 400℃∼500℃ 정도의 가열에 견디지 않으면 안 된다. 또한, Cu 배선은, 유리 기판, Si(실리콘)막 등의 반도체막, 금속 산화물막 등과의 밀착성이 나쁘다.
상기 Cu를 이용한 기술로서, 특허문헌 1에는, 유리 기판 등의 투명 기판과의 밀착성이 우수한 Cu 합금막을 구비한 표시 장치가 제안되어 있다. 특허문헌 1의 표시 장치에 있어서, Cu 합금막은, Zn, Ni, Ti, Al, Mg, Ca, W, Nb 및 Mn으로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 합계로 2∼20원자% 포함하는 Cu 합금으로 이루어지는 제 1 층(Y)와, 순Cu, 또는 Cu를 주성분으로 하는 Cu 합금으로서 상기 제 1 층(Y)보다도 전기저항률이 낮은 Cu 합금으로 이루어지는 제 2 층(X)를 포함하는 적층 구조를 갖고, 제 1 층(Y)가 투명 기판과 접촉하고 있는 것을 특징으로 한다. 상기 구성에 의해, 투명 기판과 Cu 합금막에 있어서의 Cu의 밀착성과 저전기저항을 실현하고 있다.
특허문헌 2에는, 투명 도전막, 및 상기 투명 도전막과 접속하는 터치 패널 센서용의 배선막에 있어서, 상기 배선막은, Ni, Zn, 및 Mn으로 이루어지는 군으로부터 선택되는 합금 원소의 적어도 1종을 합계량으로 0.1∼40원자% 포함하는 Cu 합금(제 1 층)과, 순Cu 또는 Cu를 주성분으로 하는 Cu 합금으로서 상기 제 1 층보다도 전기저항률이 낮은 Cu 합금으로 이루어지는 제 2 층을 포함하는 적층 구조를 갖고, 상기 제 2 층은, 상기 투명 도전막과 접속되어 있는 것을 특징으로 하는 내산화성이 우수한 터치 패널 센서용 Cu 합금 배선막이 제안되어 있다.
TFT 소자 형성 프로세스에 있어서, 층간 절연막인 SiOx막은 CVD(Chemical Vapor Deposition)법으로 성막한다. SiOx막은 고온에서 성막하는 편이, 불순물이 적은 막을 성막할 수 있다. 불순물은, TFT 소자의 구동에 악영향을 주기 때문에, Cu 배선은 300℃ 이상의 고온의 CVD법에 의한 SiOx막의 성막에 견딜 수 있을 필요성이 있다. 그러나, Cu는 산소와 친화성이 높은 재료이다. CVD법으로 SiOx막을 성막하는 경우, N2O 가스를 도입한다. N2O 가스는 플라즈마 중에서 산소 라디칼이 되어 있고, Cu 단막(單膜)에 300℃ 이상의 고온에서 SiOx막을 성막한 경우, 도 3∼도 4와 같이 산소 라디칼과 Cu가 용이하게 반응하여, 산화 구리를 형성해서 박리한다. 도 3(a) 및 도 4(a), (b)에 나타낸 바와 같이, 약 200℃의 온도에서 CVD법에 의해 SiOx막을 성막한 경우에는 막 박리는 보이지 않지만, 도 3(b)에 나타낸 바와 같이, 약 300℃의 온도에서 성막한 경우에는 막 박리가 발생해 버린다.
일본 특허공개 2011-48323호 공보 일본 특허공개 2013-120411호 공보
상기한 바와 같이, 산화물 반도체나 LTPS 반도체를 이용한 TFT 소자에서는, 게이트 절연막(층간 절연막)으로서, 300℃ 이상에서의 CVD법에 의한 SiOx막이 형성되기 때문에, Cu 배선에는 SiOx 성막 시의 대미지를 보호하기 위해, 캡층의 적층이 필요해진다. 캡층에는 Cu-30at% Ni 합금막을 이용하는 것이 일반적으로 알려져 있다. Cu-30at% Ni 합금막을 적층함으로써, 도 5와 같이 300℃ 이상의 CVD법에 의한 SiOx막의 성막에서도 막의 박리를 억제할 수 있지만, 400℃ 이상의 열처리를 행하면 적층막의 저항이 상승한다.
또한, 산화물 반도체나 LTPS 반도체를 이용한 TFT 소자를 탑재한 플랫 패널 디스플레이는, 고정세한 패널에 이용이 예상된다. 고정세 패널에서는, 개구율을 올리기 위해, 소스 드레인 배선이나 게이트 배선의 배선폭을 10μm 이하로 가공한다. 배선 형상에 대해서, 캡층(13)이 도 6(a)와 같이 배선층(12)보다도 튀어나와서 연장부(13a)가 형성되는 경우와, 도 6(b)와 같이 역테이퍼상이 되는 경우는, 그 상층에 적층하는 층간 절연막이나 배선의 파단의 원인이 된다. 그 때문에 배선 형상은 순테이퍼상(도 6(c) 참조)으로 제어할 필요성이 있다. 또한, 순테이퍼상의 배선 형상이 얻어지는 경우도, 기판(11)에 대한 배선층(12)의 테이퍼 각도가 작은 경우는, 단부의 Cu 배선부의 노출폭이 커진다. 그 때문에, 테이퍼 각도도 제어할 필요성이 있다.
특허문헌 1에서는, Ni 등이 캡층에 첨가되어 있음으로써 400℃ 이상의 열처리로 저항 상승을 초래하는 원소를 포함하고 있다. 또한, Zn 등의 테이퍼 각도를 작게 하는 원소를 포함하고 있기 때문에, Cu 배선부의 노출폭이 커지는 경우가 있다. 특허문헌 2는, 터치 패널 용도로 한정되어 있고, ITO 박막과의 접속이 필수이며, 500℃ 가열로 저항 상승을 일으키는 원소인 Ni를 포함하고 있다.
본 발명은, 상기 사정을 주목하여 이루어진 것으로, 낮은 전기저항이고, CVD법에 의한 층간 절연막의 SiOx 성막에서의 박리가 없고, 또한 400℃ 이상의 고온 열처리를 행하더라도 전기저항 상승이 없는 적층 배선막을 제공하는 것을 과제로 한다. 또한, 본 발명은, 해당 적층 배선막을 구비한 박막 TFT 소자를 제공하는 것도 과제로 한다.
본 발명자들은, 예의 검토를 거듭한 결과, 특정한 합금층에 의해 형성되는 캡층을 구비한 Cu 적층 배선막이, 상기 과제를 해결할 수 있다는 것을 발견하여, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은, 이하의 [1]∼[7]에 관련되는 것이다.
[1] 전기저항이 10μΩcm 이하인 Cu 또는 Cu 합금으로 이루어지는 배선층과, 해당 배선층의 상층 및 하층 중 적어도 한쪽에 마련되는 Cu와 X 원소를 포함하는 Cu-X 합금층을 구비하고, 상기 X 원소는, Al, Mn, Zn 및 Ni로 이루어지는 X군으로부터 선택되는 적어도 1종이고, 상기 Cu-X 합금층을 구성하는 금속이, 하기 (1)∼(5) 중 어느 하나의 조성계이고, 배선 패턴의 폭이 10μm 이하인 것을 특징으로 하는 적층 배선막.
(1) 상기 X군의 원소를 1종류만 포함하고, 그의 함유량이 6at% 이상 27at% 이하이다.
(2) Al을 4at% 이상 15at% 이하 포함하고, 추가로 Mn을 5at% 이상 10at% 이하 포함한다.
(3) Zn을 5at% 이상 10at% 이하 포함하고, 추가로 Mn을 5at% 이상 26at% 이하 포함한다.
(4) Zn을 4at% 이상 14at% 이하 포함하고, 추가로 Al을 5at% 이상 15at% 이하 포함한다.
(5) Al을 5at% 이상 10at% 이하 포함하고, 추가로 Ni를 2at% 이상 10at% 이하 포함한다.
[2] 상기 Cu-X 합금층을 구성하는 금속이, 하기 (1')∼(5') 중 어느 하나의 조성계이고, 배선 패턴의 폭이 5μm 이하인, 상기 [1]에 기재된 적층 배선막.
(1') 상기 X군의 원소를 1종류만 포함하고, 그의 함유량이 6at% 이상 14at% 이하이다.
(2') Al을 4at% 이상 9at% 이하 포함하고, 추가로 Mn을 5at% 이상 10at% 이하 포함한다.
(3') Zn을 5at% 이상 10at% 이하 포함하고, 추가로 Mn을 5at% 이상 10at% 이하 포함한다.
(4') Zn을 4at% 이상 14at% 이하 포함하고, 추가로 Al을 5at% 이상 10at% 이하 포함한다.
(5') Al을 5at% 이상 10at% 이하 포함하고, 추가로 Ni를 6at% 이상 10at% 이하 포함한다.
[3] 기판에 적층되는 적층 배선막으로서, 상기 기판에 적층되는 측의 표면에, Ti를 포함하는 밀착층을 추가로 갖는, 상기 [1] 또는 [2]에 기재된 적층 배선막.
[4] 상기 배선층의 막 두께가 50nm 이상 1000nm 이하이고, 상기 Cu-X 합금층의 막 두께가 5nm 이상 200nm 이하인, 상기 [1] 또는 [2]에 기재된 적층 배선막.
[5] 상기 배선층의 막 두께가 50nm 이상 1000nm 이하이고, 상기 Cu-X 합금층의 막 두께가 5nm 이상 200nm 이하인, 상기 [3]에 기재된 적층 배선막.
[6] 상기 [1]에 기재된 적층 배선막과, 산화물 반도체를 포함하는 것을 특징으로 하는 박막 트랜지스터 소자.
[7] 상기 [2]에 기재된 적층 배선막과, 저온 폴리실리콘 반도체 또는 산화물 반도체를 포함하는 것을 특징으로 하는 박막 트랜지스터 소자.
본 발명에 의하면, 낮은 전기저항과 CVD법에 의한 층간 절연막의 SiOx 성막에서 박리가 없고, 또한 400℃ 이상의 고온 열처리를 행하더라도 전기저항 상승이 없는 Cu 배선용의 적층 배선막 및 TFT 소자를 제공할 수 있다. 특히, 상기 [1]의 구성을 구비한 적층 배선막은, 산화물 반도체를 이용하는 TFT 소자에 적합하게 이용할 수 있고, 상기 [2]의 구성을 구비한 적층 배선막은, 저온 폴리실리콘 반도체 또는 산화물 반도체를 이용하는 TFT 소자에 적합하게 이용할 수 있다.
도 1은 본 발명의 적층 배선막의 구성을 예시하는 개략 단면도이다.
도 2는 본 발명의 적층 배선막을 구비한 박막 트랜지스터 소자의 구성을 예시하는 개략 단면도이다.
도 3은 Cu 단막 상에 CVD법으로 SiOx막을 성막했을 때의 외관 사진도이고, (a)는 약 200℃에서 성막한 경우의 외관 사진도, (b)는 약 300℃에서 성막한 경우의 외관 사진도이다.
도 4는 Cu 단막 상에 CVD법으로, 약 200℃의 성막 온도에서 SiOx막을 성막했을 때의, 배율 20만배의 단면 TEM 관찰 사진도이고, (a)는 적층막의 전체도, (b)는 표면의 확대도이다.
도 5는 Cu-30at% Ni/Cu 적층막 상에, 성막 온도 200℃의 CVD법으로 SiOx막을 성막했을 때의 외관 사진도이다.
도 6은 웨트 에칭법으로 얻어지는 배선 형상의 개략도이고, (a)는 캡층이 배선층보다도 튀어나와서, 연장부가 형성된 배선 형상, (b)는 역테이퍼상의 배선 형상, (c)는 순테이퍼상의 배선 형상이다.
도 7은 본 발명의 적층 배선막의 다른 구성을 예시하는 개략 단면도이다.
이하, 본 발명에 따른 적층 배선막에 대해서 설명한다.
(적층 배선막)
본 발명의 적층 배선막은, 전기저항이 10μΩcm 이하인 Cu 또는 Cu 합금으로 이루어지는 배선층과, 해당 배선층의 상층 및 하층 중 적어도 한쪽에 마련되는 Cu와 X 원소를 포함하는 Cu-X 합금층을 구비하고, 상기 X 원소는, Al, Mn, Zn 및 Ni로 이루어지는 X군으로부터 선택되는 적어도 1종이다.
도 1은 본 발명의 적층 배선막의 구성을 예시하는 개략 단면도이다. 도 1에 나타내는 바와 같이, 본 실시형태에 있어서는, 유리 기판(1) 상에 배선층(2) 및 캡층(Cu-X 합금층)(3)으로 구성되는 적층 배선막이 이 순서로 적층되어 있고, 추가로 적층 배선막 상에 절연막(SiOx)(4)이 형성되어 있다. 절연막(SiOx)(4)으로서는, TFT에 있어서의 게이트 전극(Cu 배선)과 산화물 반도체층 사이에 마련되는 게이트 절연막 등이 예시된다.
(배선층)
배선층은 Cu 또는 Cu 합금으로 이루어지는 막이다. 이하, 이들 막을 「Cu계 막」이라고 하는 경우가 있다. 배선층을 도전층으로서 형성하는 경우, 해당 배선층은 Cu계 막이고, 그의 전기저항은 10μΩcm 이하이다. 배선층의 전기저항이 10μΩcm 이하임으로써, 적층 배선막의 저전기저항을 실현할 수 있다. 적층 배선막의 전기저항을 보다 낮게 하고, 도전성을 개선하기 위해, 배선층의 전기저항은, 5μΩcm 이하인 것이 바람직하고, 4μΩcm 이하인 것이 보다 바람직하다. 또한, Cu는 Cu 합금보다도 전기저항이 낮기 때문에, 배선층은 Cu에 의해 형성되는 것이 바람직하다.
배선층을 형성하는 Cu 합금으로서는, Ti, Mn, Fe, Co, Ni, Ge 및 Zn으로 이루어지는 Z군으로부터 선택되는 적어도 1종의 Z 원소를 포함하고, 잔부가 Cu 및 불가피 불순물로 이루어지는 합금을 들 수 있다. 상기 Z 원소를 포함하는 것에 의해, 각종 내식성이나 기판과의 밀착성이 개선되는 등의 효과가 있다. 이들 Z 원소는, 단독으로 이용해도 되고 2종 이상을 병용해도 된다. Z 원소는, 예를 들면 합계로 0원자% 초과 2원자% 이하의 범위에서 함유시킬 수 있다.
배선층의 막 두께는, 패널에 요구되는 성능에서 고려해서 전극 저항의 스펙이 정해지기 때문에, 성막 시에 막 두께나 성분이 균일한 막을 얻는다는 관점에서, 50nm 이상으로 하는 것이 바람직하고, 70nm 이상이 보다 바람직하며, 100nm 이상이 더 바람직하다. 한편, 생산성과 에칭 가공성을 확보한다는 관점에서, 배선층의 막 두께는, 1000nm 이하인 것이 바람직하고, 700nm 이하가 보다 바람직하며, 500nm 이하가 더 바람직하다.
(Cu-X 합금층)
Cu-X 합금층은, 캡층으로서 배선층의 상층 및 하층 중 적어도 한쪽에 마련된다. 배선층의 적어도 한쪽 면에 캡층을 마련함으로써, 400℃ 이상 500℃ 이하의 고온 열처리에 있어서도 Cu계 막의 전기저항의 상승을 억제하고, 또한, SiOx 성막에서의 막 박리를 억제할 수 있다.
Cu-X 합금층은 Cu와 X 원소를 포함하는 Cu 합금에 의해 형성된다. X 원소는, Al, Mn, Zn 및 Ni로 이루어지는 X군으로부터 선택되는 적어도 1종이다. X 원소는, 1종을 단독으로 이용해도 되고 2종 이상을 병용해도 된다. Cu-X 합금층을 형성하는 Cu 합금은, Al, Mn, Zn 및 Ni로 이루어지는 X군으로부터 선택되는 적어도 1종의 X 원소를 포함하고, 잔부가 Cu 및 불가피 불순물로 이루어진다.
본 발명에 있어서, Cu-X 합금층을 구성하는 금속은, 그의 X 원소가, 하기 (1)∼(5) 중 어느 하나의 조성계이다.
(1) 상기 X군의 원소를 1종류만 포함하고, 그의 함유량이 6at% 이상 27at% 이하이다.
(2) Al을 4at% 이상 15at% 이하 포함하고, 추가로 Mn을 5at% 이상 10at% 이하 포함한다.
(3) Zn을 5at% 이상 10at% 이하 포함하고, 추가로 Mn을 5at% 이상 26at% 이하 포함한다.
(4) Zn을 4at% 이상 14at% 이하 포함하고, 추가로 Al을 5at% 이상 15at% 이하 포함한다.
(5) Al을 5at% 이상 10at% 이하 포함하고, 추가로 Ni를 2at% 이상 10at% 이하 포함한다.
Cu-X 합금층을 형성하는 Cu 합금 중의 X 원소의 함유량이 상기 (1)∼(5)이면, 400℃에서의 열처리 후의 전기저항을 3μΩcm 이하로 할 수 있다. 상기 범위를 초과해서 X 원소를 함유하면, 400℃ 열처리 후의 전극의 저항값이 3μΩcm 초과하는 경우가 있다. 이것은, 열처리에 의해 X 원소가 배선층 중에 확산되기 때문이라고 생각된다.
상기 조성계를 갖는 Cu-X 합금층을 구비한 적층 배선막은, 산화물 반도체를 이용한 TFT 소자용의 Cu 배선으로서 적합하게 사용할 수 있다.
열처리의 온도가 400℃를 초과, 500℃ 이하에서 처리하는 경우는, Cu-X 합금층을 합성하는 금속이, 그의 X 원소가, 하기 (1')∼(5') 중 어느 하나의 조성계인 것이 바람직하다.
(1') 상기 X군의 원소를 1종류만 포함하고, 그의 함유량이 6at% 이상 14at% 이하이다.
(2') Al을 4at% 이상 9at% 이하 포함하고, 추가로 Mn을 5at% 이상 10at% 이하 포함한다.
(3') Zn을 5at% 이상 10at% 이하 포함하고, 추가로 Mn을 5at% 이상 10at% 이하 포함한다.
(4') Zn을 4at% 이상 14at% 이하 포함하고, 추가로 Al을 5at% 이상 10at% 이하 포함한다.
(5') Al을 5at% 이상 10at% 이하 포함하고, 추가로 Ni를 6at% 이상 10at% 이하 포함한다.
Cu-X 합금층을 형성하는 Cu 합금 중의 X 원소의 함유량이 상기 (1')∼(5')이면, 500℃에 있어서도 열처리 후의 전기저항을 3μΩcm 이하로 할 수 있다.
상기 조성계를 갖는 Cu-X 합금층을 구비한 적층 배선막은, 산화물 반도체 또는 LTPS 반도체를 이용한 TFT 소자용의 Cu 배선으로서 적합하게 사용할 수 있다.
Cu-Mn막을 산화 분위기 중에서 가열하거나, 또는 산소 플라즈마 존재하에서 처리하면 Mn 원소가 합금 표면에 확산되어서 농화층을 형성한다. 농화된 Mn은 산화되고 부동태화된다. 그 때문에 반응 초기에 산화되어 버린 Cu 원소 이외는 부동태화된 Mn 산화물에 의해 보호되고, 그 이상 Cu-Mn막 내부에 산소가 확산되지 않아, 산화의 진행을 억제하는 효과가 있다. 이때, Mn의 함유량이 소정 범위를 하회하면, 산화를 억제할 정도의 농화층을 형성할 수 없는 경우가 있다. 또한 Mn의 함유량이 소정 범위를 초과하면, 박막 트랜지스터의 공정에서 이용되는 과산화수소수나 혼산계의 에칭액을 이용한 배선 가공 시에, Cu-Mn막의 에칭이 촉진되기 때문에, 양호한 배선 형상이 얻어지지 않는 경우가 있다.
X 원소가 Al, Zn인 경우도, Mn과 마찬가지로 부동태화되어, Cu의 표면을 산화로부터 보호하는 효과가 있다. 그러나, 이들 X 원소는 과산화수소수나 혼산계의 에칭액을 이용했을 때, Al은 에칭을 방해하고, Zn은 에칭을 촉진하는 효과가 있다. 이들 원소를 첨가했을 때, Al은 소정 이상으로 첨가량을 늘리면, 배선층보다도 에칭 속도가 느려지고, Cu-X 합금층이 배선층보다도 튀어나와 버려서, 연장부가 남기 때문에, 바람직하지 않다. 또한, Zn은 소정 이상으로 첨가량을 늘리면, Cu-X 합금층의 에칭 속도를 보다 촉진하기 때문에, 양호한 에칭 형상이 얻어지지 않는 경우가 있다.
X 원소가 Ni인 경우, Ni의 함유량이 소정 범위를 하회하면, 산화로부터의 보호의 효과가 충분하지 않기 때문에, 바람직하지 않다. 또한, Ni는 Cu에 비해서 고용되기 쉬운 원소이고, 가열에 의해 배선층으로서 적층하는 Cu 또는 Cu 합금 내에 확산된다. Ni의 함유량이 소정 범위를 초과하면, 가열 처리 후의 확산에 의해 저항이 증가하기 때문에, 바람직하지 않다.
상기 조성계를 갖는 Cu-X 합금층을 구비한 적층 배선막은, 기판에 적층되는 경우에 있어서, 상기 기판에 적층되는 측의 표면에, Ti를 포함하는 밀착층을 추가로 갖는 것이 바람직하다. 반도체 기판(절연체)과 배선층(Cu 금속)의 밀착성을 향상시키도록, 반도체 기판과 배선층 사이에 Ti를 포함하는 밀착층(Ti 단체(單體), Ti 합금, Ti 산화물, Ti 질화물 등)을 마련하는 경우가 있지만, SiOx 성막 시의 고온 열처리에 의한 영향으로, Cu 중에 Ti가 확산되어서, 배선 저항이 상승할 우려가 있다. 한편, 적층 배선막으로서 전술의 특정한 합금층에 의해 형성되는 캡층을 마련한 경우에는, Ti의 Cu 중으로의 확산을 억제할 수 있어, 배선 저항의 상승을 억제할 수 있다.
그 이유에 대해서는 분명하지는 않지만, Ti의 확산은 산소가 구동원이 되기 때문에, 본 발명의 캡층을 적층하는 것에 의해 배선층(Cu 배선막) 중으로의 산소 진입을 저해하기 때문이라고 생각된다.
한편, Ti를 포함하는 밀착층을 이용한 경우의 적층 배선막의 구성을 예시하는 개략 단면도를 도 7에 나타낸다. 도 7에 나타내는 바와 같이, 본 실시형태에 있어서는, 유리 기판(1) 상에 밀착층(14), 배선층(2) 및 캡층(Cu-X 합금층)(3)으로 구성되는 적층 배선막이 이 순서로 적층되어 있고, 추가로 적층 배선막 상에 절연막(SiOx)(4)이 형성되어 있다. 한편, 본 실시형태에 대해, 추가로 밀착층(14)과 배선층(2) 사이에 캡층(3)을 갖는 형태여도 된다. 또한, 유리 기판(1) 상에 밀착층(14), 캡층(3) 및 배선층(2)이 이 순서로 적층된 형태여도 된다.
밀착층의 막 두께는 10nm 이상으로 하는 것이 바람직하고, 15nm 이상이 보다 바람직하며, 20nm 이상이 더 바람직하다. 또한, 밀착층의 막 두께는 50nm 이하로 하는 것이 바람직하고, 40nm 이하가 보다 바람직하며, 30nm 이하가 더 바람직하다. 밀착층의 막 두께가 상기 범위인 것에 의해, 기판과의 사이에 균일한 밀착층을 형성할 수 있어, 피막의 밀착성을 확보할 수 있다.
Cu-X 합금층은, 막 두께가 얇으면 내산화성이 불충분해지고, 두꺼우면 에칭 가공성을 손상시키는 데다가, Cu-X 합금층의 막 두께가 두꺼우면 Cu 전극 전체의 저항으로 보았을 때의 저항이 커져 버린다. 이 때문에, Cu-X 합금층의 막 두께는 5nm 이상 200nm 이하인 것이 바람직하다. Cu-X 합금층의 막 두께는 10nm 이상이 보다 바람직하고, 20nm 이상이 더 바람직하며, 150nm 이하가 보다 바람직하고, 100nm 이하가 더 바람직하다.
배선층과 Cu-X 합금층의 합계 막 두께, 즉 적층 배선막의 막 두께는, 55nm 이상으로 하는 것이 바람직하고, 70nm 이상이 보다 바람직하며, 100nm 이상이 더 바람직하다. 또한, 상기 합계 막 두께는, 1200nm 이하로 하는 것이 바람직하고, 700nm 이하가 보다 바람직하며, 500nm 이하가 더 바람직하다. 적층 배선막의 막 두께가 상기 범위이면, 염가로 성막이 가능하고, 또한 양호한 배선 형상을 얻을 수 있다.
본 발명의 적층 배선막은, 배선 형상이 도 6(c)에 나타낸 바와 같은 순테이퍼 형상인 것이 바람직하다. Cu-X 합금층이 배선층보다도 튀어나온 형상은 아니고, 순테이퍼 형상이면, Cu-X 합금층 상에 피복되는 층간 절연막이나 배선의 파탄을 억제할 수 있다.
배선층의 테이퍼 각도는, 기판에 대해서 100°이하인 것이 바람직하고, 기판에 대해서 30°∼80°인 것이 보다 바람직하고, 30°∼60°인 것이 더 바람직하며, 40°∼60°인 것이 더욱 바람직하다. 배선층의 테이퍼 각도가 상기 범위이면, 적층 배선막의 테이퍼 단부로부터, 배선층의 노출폭을 좁게 할 수 있다. 테이퍼 각도가 작고 배선층의 노출폭이 큰 경우, 캡층으로 보호되어 있지 않은 배선층 면적의 증가를 의미하고 있어, 그 후의 처리로 산화될 우려가 있다. 산화에 의해 테이퍼 단부가 산화된 경우, 전기저항이 낮은 배선으로서 기능하는 폭이 좁아진다는 것을 의미하고 있어, 배선 저항이 증가할 우려가 있다.
또한, 배선층의 테이퍼 각도는, 동일한 막 두께의 Cu 단층막의 테이퍼 각도에 대해서, -25%∼＋50%의 범위인 것이 바람직하다. 동일한 막 두께의 Cu 단층막의 테이퍼 각도에 대한 배선층의 테이퍼 각도가 상기 범위인 것에 의해, Cu-X 합금층 상에 피복되는 층간 절연막이나 배선의 파탄을 보다 한층 억제할 수 있다.
본 발명에 있어서, 배선층과 Cu-X 합금층은, 스퍼터링법에 의해 성막하는 것이 바람직하다. 스퍼터링법은 생산성이 우수하여, 스퍼터링 타겟을 이용하면, 거의 동일한 조성의 합금막을 안정되게 성막할 수 있다. 스퍼터링법으로서는, 예를 들면 DC 스퍼터링법, RF 스퍼터링법, 마그네트론 스퍼터링법, 반응성 스퍼터링법 등 중 어느 스퍼터링법을 채용해도 되고, 그 형성 조건은 적절히 설정하면 된다.
상기 스퍼터링법으로, 예를 들면 Cu-X 합금층을 형성하기 위해서는, 상기 타겟으로서, X 원소를 소정량 함유하는 Cu 합금으로 이루어지는 것으로서, 원하는 Cu-X 합금층과 동일한 조성의 Cu 합금 스퍼터링 타겟을 이용하면, 조성 어긋남이 없이, 원하는 성분·조성의 Cu-X 합금층을 형성할 수 있다. 또는, 조성이 상이한 2개 이상의 순금속 타겟이나 합금 타겟을 이용하고, 이들을 동시에 방전시켜서 성막해도 된다. 또는, 순Cu 타겟에 합금 원소의 금속을 칩온(chip on)하는 것에 의해 성분을 조정하면서 성막해도 된다.
Cu-X 합금층을 스퍼터링법으로 성막하는 경우, 스퍼터링 조건의 일례로서, 이하의 조건을 들 수 있다.
(스퍼터링 조건)
성막 장치: DC 마그네트론 스퍼터링 장치(ULVAC사제 「CS-200」)
기판: 무알칼리 유리(코닝사제 「이글 2000」)
기판 온도: 실온
성막 가스: Ar 가스
가스압: 2mTorr
스퍼터 파워: 300W
진공 도달도: 1×10- 6Torr 이하
본 발명의 Cu 합금 스퍼터링 타겟은, 그 형상이, 스퍼터링 장치의 형상이나 구조에 따라서 임의의 형상, 예를 들면 각형 플레이트상, 원형 플레이트상, 도넛 플레이트상 등인 것을 들 수 있다. 상기 Cu 합금 스퍼터링 타겟의 제조 방법으로서는, 용해 주조법이나 분말 소결법, 스프레이 포밍법으로, Cu 합금으로 이루어지는 잉곳을 제조해서 얻는 방법이나, Cu 합금으로 이루어지는 프리폼, 즉 최종적인 치밀체를 얻기 전의 중간체를 제조한 후, 해당 프리폼을 치밀화 수단에 의해 치밀화해서 얻어지는 방법을 들 수 있다.
배선 패턴은, 본 발명의 적층 배선막에 대해서, 에칭 등의 처리에 의해 형성할 수 있다. 배선 패턴을 가늘게 하면, 화소 소자의 개구율을 올릴 수 있다. 그 때문에, 고정세한 표시 장치에 대응할 수 있다. 산화물 반도체나 저온 폴리실리콘 반도체를 이용한 TFT 소자는, 고정세 패널에 탑재되고 있어, 배선폭을 가늘게 하도록 요구된다. 이와 같은 관점에서, 구체적인 배선 패턴의 폭은, 10μm 이하로 하는 것이 바람직하고, 보다 바람직하게는 5μm 이하이다.
상기 Cu-X 합금층 이외의 각 층의 성막 방법은, 본 발명의 기술 분야에 있어서 통상 이용되는 방법을 적절히 채용할 수 있다.
본 발명의 적층 배선막은, 배선 전극이나 입력 장치에 적용할 수 있다. 입력 장치에는, 터치 패널 등과 같이 표시 장치에 입력 수단을 구비한 입력 장치나, 터치 패드와 같은 표시 장치를 갖지 않는 입력 장치가 포함된다. 특히 본 발명의 적층 배선막은, 터치 패널 센서에 바람직하게 이용된다.
계속해서, 본 발명에 따른 박막 트랜지스터 소자에 대해서 설명한다.
(박막 트랜지스터 소자)
본 발명의 박막 트랜지스터 소자는, 전기저항이 10μΩcm 이하인 Cu 또는 Cu 합금으로 이루어지는 배선층과, 해당 배선층의 상층 및 하층 중 적어도 한쪽에 마련되는 Cu와 X 원소를 포함하는 Cu-X 합금층을 구비하고, 상기 X 원소는, Al, Mn, Zn 및 Ni로 이루어지는 X군으로부터 선택되는 적어도 1종인 적층 배선막을 이용하는 것을 특징으로 한다. 또한, TFT의 활성층으로서, 산화물 반도체 또는 LTPS 반도체가 이용된다.
도 2는 본 발명의 적층 배선막을 구비한 박막 트랜지스터 소자의 구성을 예시하는 개략 단면도이다. 도 2에 나타내는 바와 같이, 본 실시형태에 있어서는, 유리 기판(1) 상에 배선층(2) 및 캡층(Cu-X 합금층)(3)으로 구성되는 적층 배선막, 절연막(SiOx)(4), 산화물 반도체(5), 배선층(6) 및 캡층(Cu-X 합금층)(7)으로 구성되는 적층 배선막, 절연막(SiOx)(8)이 이 순서로 적층되어 있다. 캡층(Cu-X 합금층)(3) 및 캡층(Cu-X 합금층)(7)으로서, 전술한 특정한 합금층이 적합하게 이용된다.
실시예
이하에, 실시예 및 비교예를 들어 본 발명을 더 구체적으로 설명하지만, 본 발명은 이들 실시예로 한정되는 것은 아니고, 그 취지에 적합할 수 있는 범위에서 변경을 가하여 실시하는 것도 가능하고, 그들은 모두 본 발명의 기술적 범위에 포함된다.
＜실시예 1＞
(1) 적층 배선막의 제작
투명 기판으로서, 직경 4인치, 판 두께가 0.7mm인 무알칼리 유리판을 준비하고, 중성 세제로 세정 후, 엑시머 UV 램프에 30분간 조사해서 표면의 오염을 제거했다. 이 표면 처리한 무알칼리 유리판 상에, DC 마그네트론 스퍼터링법에 의해, 표 1에 나타내는 배선층과 Cu-X 합금층인 캡층을 구비한 적층 배선막을 성막했다. 한편, 시료 No. 1의 배선막은 배선층만의 단층막이다.
성막에 있어서는, 성막 전에 챔버 내의 분위기를 일단, 3×10- 6Torr로 조정하고 나서, 상기 기판 상에 배선층, 캡층의 순서로 하기 스퍼터링 조건에서 스퍼터링을 행하여, 적층 배선막을 형성했다. 스퍼터링 타겟으로서는, 순Cu 스퍼터링 타겟, 또는 각 캡층과 동일한 성분 조성의 타겟으로서, 모두 직경 4인치의 원반형 스퍼터링 타겟을 이용했다. 얻어진 적층 배선막을 이용해서 하기의 평가를 행했다.
(스퍼터링 조건)
성막 장치: DC 마그네트론 스퍼터링 장치(ULVAC사제 「CS-200」)
기판: 무알칼리 유리판(코닝사제 「이글 2000」)
기판 온도: 실온
성막 가스: Ar 가스
가스압: 2mTorr
스퍼터 파워: 300W
진공 도달도: 1×10-6Torr 이하
(2) 적층 배선막의 전기저항률의 측정
적층 배선막의 전기저항률을, 다음과 같이 측정했다. 즉, 무알칼리 유리판 상에 표 1에 기재된 Cu계 막 상에 캡층을 기재된 막 두께로 성막한 샘플을 4단자법으로 전기저항을 측정했다. 측정한 전기저항과 Cu계 막과 캡층의 막 두께의 합계값으로부터 전기저항률을 산출했다. 이어서, ULVAC사제의 적외선 램프 가열 장치: RTP-6을 이용하여, N2 분위기하에서 400℃와 500℃의 각각에서 1시간의 열처리를 행한 후, 마찬가지로 전기저항을 측정하고, 상기와 마찬가지의 방법으로 전기저항률을 산출했다.
그 결과를 표 1에 나타낸다. 본 실시예에서는, 400℃에서 전기저항률이 3μΩcm 이하인 시료를, 산화물 반도체를 이용한 TFT 소자용의 내열성으로 해서 합격으로 하고, 500℃에서 전기저항률이 3μΩcm 이하인 시료를 산화물 반도체 또는 LTPS를 이용한 TFT 소자용에 합격으로 했다.
(3) 배선 형상, 테이퍼 각도의 평가
포토레지스트를 이용해서 적층 배선막 상에 라인 및 스페이스로 이루어지는 레지스터 패턴을 형성했다. 시료 No. 2∼39에 기재하는 적층 배선막에 대해서, 미쓰비시가스화학 주식회사제의 과수계 에칭액으로 에칭 가공을 행하고, 그 후, 아세톤에 침지하여 레지스터를 제거해서 투명 기판마다 벽개(劈開)했다. 이어서, 상기 에칭 가공을 행한 시료에 대해서, 주식회사 히타치파워솔루션즈제의 전자 현미경: S-4000을 이용해서, 그 단면 형상을 관찰했다. 도 6(a)에 나타낸 바와 같이, 캡층(13)이 배선층(12)보다도 튀어나와서 연장부(13a)가 형성된 것을 「연장부 있음」, 도 6(b)에 나타낸 바와 같이 역테이퍼상이 되어 있는 것을 「역테이퍼 형상」, 도 6(c)에 나타낸 바와 같이 순테이퍼상이 되어 있는 것을 「순테이퍼 형상」이라고 평가했다.
계속해서, 시료 No. 1∼39에 기재하는 적층 배선막에 대해서, 단면 형상으로부터, 투명 기판에 대한 테이퍼 각도를 측정했다. 또, 동일한 방법으로 제작한 시료 No. 1의 Cu 단막의 테이퍼 각도에 대한 배선층의 테이퍼 각도의 비율을, 하기 식(1)에 의해 계산했다. 한편, 투명 기판에 대한 테이퍼 각도가 30°∼80°인 것을 합격으로 하고, 특히 시료 No. 1의 Cu 단막의 테이퍼 각도에 대한 배선층의 테이퍼 각도의 비율이 -25%∼＋50%의 범위 내인 각도로 가공할 수 있었던 것을 보다 우수한 것이라고 판단했다. 그 결과를 표 1에 나타낸다.
Cu 단막에 대한 테이퍼 각도의 비율(%)=[(Cu 단막의 테이퍼 각도)-(적층 배선막의 테이퍼 각도)]/(Cu 단막의 테이퍼 각도)…(1)
(4) 내산화의 평가
적층 배선막의 캡층 상에, 삼코 주식회사제의 플라즈마 CVD 장치: PD-220ML을 이용해서 SiOx막을 성막했다. 성막에는 SiH4와 N2O 가스를 이용하여, 막 두께 250nm의 SiOx막을 성막하고, 육안에 의해 외관을 검사하여, SiOx막의 박리의 유무를 확인했다. 그 결과를 표 1에 나타낸다. 한편, 내산화가 부족한 경우, SiOx막의 성막 시에 막의 표면의 산화가 진행되어, 색 얼룩이나 더욱이 계면의 체적 팽창에 의해서 SiOx막의 막 벗겨짐이 생기기 때문에, 바람직하지 않다.
상기 (2) 적층 배선막의 전기저항률의 측정, (3) 배선 형상, 테이퍼 각도의 평가, 및 (4) 내산화의 평가의 결과를 표 1에 나타낸다.
또한, 상기 (2)∼(4)항의 결과로부터, 400℃ 열처리로 전기저항률이 3μΩcm 이하이고, 배선 형상이 순테이퍼 형상이며, 또한 CVD법으로 SiOx 성막했을 때의 박리가 없는 것을, 산화물 반도체를 이용한 TFT 소자용에 적합하다고 해서 합격 「○」로 하고, 상기 조건 중 어느 하나라도 만족시키지 않는 것을 불합격 「×」로 했다.
게다가, 400℃ 및 500℃ 열처리로 전기저항률이 3μΩcm 이하이고, 배선 형상이 순테이퍼 형상이고, 또한, 투명 기판에 대한 테이퍼 각도가 30°∼80°이며, 게다가 CVD법으로 SiOx 성막했을 때에 박리가 없는 것을, 산화물 반도체 및 저온 폴리실리콘 반도체를 이용한 TFT 소자용에 적합하다고 해서 합격 「○」로 하고, 상기 조건 중 어느 하나라도 만족시키지 않는 것을 불합격 「×」로 했다.
결과를 아울러 표 1에 나타낸다.
Figure pct00001
표 1의 결과로부터, 다음의 것을 알 수 있다. 우선, No. 1은, 캡층을 갖지 않는 Cu 단막의 예이고, SiOx막의 성막 시에 있어서 박리가 보였다. 계속해서, No. 2∼13은, 캡층인 Cu-X 합금층이, Cu와 1종의 원소를 포함하는 적층 배선막이다. No. 5, 8∼10, 13은, 본 발명에서 규정하는 Cu-X 합금층의 X 원소의 조성계(1)을 만족시키는 예이고, 배선 형상이 순테이퍼상이고, 400℃의 열처리 후에도 전기저항이 3μΩcm 이하인 전기저항이며, SiOx막의 성막 시에 있어서도 박리는 확인되지 않았다. 이에 비해서, No. 3, 6은, 고열처리 시의 저전기저항을 안정되게 얻을 수 없고, 또한, No. 3은, Cu-X 합금층에 연장부가 형성된 배선 형상이 되었다. No. 2, 4, 7, 11 및 12는, SiOx막의 성막 시에 있어서 박리가 보였다.
특히, No. 5와 8은, 본 발명에서 규정하는 Cu-X 합금층의 X 원소의 조성계(1')를 만족시키는 예이고, 배선 형상이 순테이퍼상이고, 또한 테이퍼 각도도 30°∼80°이고, 400℃와 500℃의 열처리 중 어느 것에 있어서도 3μΩcm 이하의 전기저항이며, SiOx막의 성막 시에 있어서도 박리는 확인되지 않았다.
또한, No. 14∼39는, 캡층인 Cu-X 합금층이, Cu와 2종 이상의 원소를 포함하는 적층 배선막이다. No. 19∼39는, 본 발명에서 규정하는 Cu-X 합금층의 X 원소의 조성계(2)∼(5) 중 어느 하나를 만족시키는 예이고, 배선 형상이 순테이퍼상이고, 400℃의 열처리 후에도 전기저항이 3μΩcm 이하인 전기저항이며, SiOx막의 성막 시에 있어서도 박리는 확인되지 않았다. 이에 비해서, No. 14∼18은 고열처리 시의 저전기저항을 안정되게 얻을 수 없었다.
특히, No. 19, 27∼30 및 32∼39는, 본 발명에서 규정하는 Cu-X 합금층의 X 원소의 조성계(2')∼(5') 중 어느 하나를 만족시키는 예이고, 배선 형상이 순테이퍼상이고, 또한 테이퍼 각도도 30°∼80°이고, 400℃와 500℃의 열처리 중 어느 것에 있어서도 3μΩcm 이하의 전기저항이며, SiOx막의 성막 시에 있어서도 박리는 확인되지 않았다.
한편, No. 22∼26의 Cu-Zn-Mn 합금층에 주목하면, No. 24∼26의 예에 있어서는, 본 발명에서 규정하는 Cu-X 합금층의 X 원소의 조성계(3')를 만족시키고 있고, 또한, 500℃의 열처리 후의 전기저항이 No. 22 및 23에 비해서 낮은 값(2.0μΩcm 이하)으로 되어 있다. 이 결과로부터, Cu-Zn-Mn 합금층을 이용한 경우의, Mn의 함유량은 10at% 이하가 바람직하다는 것을 알 수 있다.
또한 마찬가지로, No. 35∼39의 Cu-Al-Ni 합금층에 주목하면, No. 37 및 38의 예에 있어서는, 본 발명에서 규정하는 Cu-X 합금층의 X 원소의 조성계(5')를 만족시키고 있고, 또한, 500℃의 열처리 후의 전기저항이 No. 35, 36 및 39에 비해서 낮은 값(2.3μΩcm)으로 되어 있다. 이 결과로부터, Cu-Al-Ni 합금층을 이용한 경우의, Ni의 함유량은 6at% 이상이 바람직하다는 것을 알 수 있다.
＜실시예 2＞
Ti를 포함하는 밀착층을 이용한 경우의 적층 배선막을 하기의 순서에 따라 제작했다. 구체적으로는, 실시예 1의 경우와 마찬가지로, 투명 기판으로서의 무알칼리 유리판 상에, DC 마그네트론 스퍼터링법에 의해, 표 2에 나타내는 밀착층, 배선층 및 Cu-X 합금층인 캡층을 구비한 적층 배선막을 순차적으로 성막했다. 한편, 시료 No. 40의 배선막은 밀착층 및 배선층만의 적층막이다. 밀착층, 배선층 및 캡층의 성막 조건은, 실시예 1의 경우와 마찬가지이다.
상기와 같이 하여 얻어진 적층 배선막에 대해서, 실시예 1의 경우와 동일한 조건에서, 전기저항률의 측정 및 내산화의 평가를 행했다. 또한, 상기 결과로부터, 400℃ 열처리로 전기저항률이 3μΩcm 이하이고, CVD법으로 SiOx 성막했을 때의 박리가 없는 것을, 산화물 반도체를 이용한 TFT 소자용에 적합하다고 해서 합격 「○」로 하고, 상기 조건 중 어느 하나라도 만족시키지 않는 것을 불합격 「×」로 했다.
게다가, 400℃ 및 500℃ 열처리로 전기저항률이 3μΩcm 이하이고, CVD법으로 SiOx 성막했을 때에 박리가 없는 것을, 산화물 반도체 및 저온 폴리실리콘 반도체를 이용한 TFT 소자용에 적합하다고 해서 합격 「○」로 하고, 상기 조건 중 어느 하나라도 만족시키지 않는 것을 불합격 「×」로 했다.
적층 배선막의 전기저항률의 측정, 내산화의 평가, 및 산화물 반도체 또는 저온 폴리실리콘 반도체를 이용한 TFT 소자에 대한 적합성의 결과를 정리하여 표 2에 나타낸다.
Figure pct00002
표 2의 결과로부터, 다음의 것을 알 수 있다. 우선, No. 40은, 밀착층 및 배선층만의 적층막의 예이고, SiOx막의 성막 시에 있어서 박리가 보였다. 또한, 500℃의 열처리 후에 있어서 전기저항이 3μΩcm 이하를 만족시키지 않았다. 계속해서, No. 41은, 본 발명에서 규정하는 Cu-X 합금층의 X 원소의 조성계(1)을 만족시키지 않는 예이고, SiOx막의 성막 시에 있어서 박리가 보이지 않았지만, 400℃ 및 500℃ 어느 열처리 후에 있어서도 전기저항이 3μΩcm 이하를 만족시키지 않았다.
이에 비해서, No. 42∼46은, 본 발명에서 규정하는 Cu-X 합금층의 X 원소의 조성계(1)∼(5) 중 어느 하나를 만족시키는 예이고, 400℃ 및 500℃ 어느 열처리 후에 있어서도 전기저항이 3μΩcm 이하를 만족시키고, SiOx막의 성막 시에 있어서 박리가 보이지 않았다.
본 발명을 특정의 태양을 참조해서 상세하게 설명했지만, 본 발명의 정신과 범위를 벗어남이 없이 다양한 변경 및 수정이 가능하다는 것은, 당업자에게 분명하다. 한편, 본 출원은 2016년 5월 13일자로 출원된 일본 특허출원(특원 2016-097321) 및 2017년 4월 11일자로 출원된 일본 특허출원(특원 2017-078505)에 기초하고 있고, 그 전체가 인용에 의해 원용된다.
1: 유리 기판
2: 배선층
3: 캡층(Cu-X 합금층)
4: 절연막(SiOx)
5: 산화물 반도체
6: 배선층
7: 캡층(Cu-X 합금층)
8: 절연막(SiOx)
11: 기판
12: 배선층
13: 캡층
13a: 연장부
14: 밀착층

Claims (7)

  1. 전기저항이 10μΩcm 이하인 Cu 또는 Cu 합금으로 이루어지는 배선층과, 해당 배선층의 상층 및 하층 중 적어도 한쪽에 마련되는 Cu와 X 원소를 포함하는 Cu-X 합금층을 구비하고,
    상기 X 원소는, Al, Mn, Zn 및 Ni로 이루어지는 X군으로부터 선택되는 적어도 1종이고,
    상기 Cu-X 합금층을 구성하는 금속이, 하기 (2)∼(5) 중 어느 하나의 조성계이고,
    배선 패턴의 폭이 10μm 이하인 것을 특징으로 하는 적층 배선막.
    (2) Al을 4at% 이상 15at% 이하 포함하고, 추가로 Mn을 5at% 이상 10at% 이하 포함한다.
    (3) Zn을 5at% 이상 10at% 이하 포함하고, 추가로 Mn을 5at% 이상 26at% 이하 포함한다.
    (4) Zn을 4at% 이상 14at% 이하 포함하고, 추가로 Al을 5at% 이상 15at% 이하 포함한다.
    (5) Al을 5at% 이상 10at% 이하 포함하고, 추가로 Ni를 2at% 이상 10at% 이하 포함한다.
  2. 제 1 항에 있어서,
    상기 Cu-X 합금층을 구성하는 금속이, 하기 (2')∼(5') 중 어느 하나의 조성계이고,
    배선 패턴의 폭이 5μm 이하인 적층 배선막.
    (2') Al을 4at% 이상 9at% 이하 포함하고, 추가로 Mn을 5at% 이상 10at% 이하 포함한다.
    (3') Zn을 5at% 이상 10at% 이하 포함하고, 추가로 Mn을 5at% 이상 10at% 이하 포함한다.
    (4') Zn을 4at% 이상 14at% 이하 포함하고, 추가로 Al을 5at% 이상 10at% 이하 포함한다.
    (5') Al을 5at% 이상 10at% 이하 포함하고, 추가로 Ni를 6at% 이상 10at% 이하 포함한다.
  3. 제 1 항 또는 제 2 항에 있어서,
    기판에 적층되는 적층 배선막으로서, 상기 기판에 적층되는 측의 표면에, Ti를 포함하는 밀착층을 추가로 갖는 적층 배선막.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 배선층의 막 두께가 50nm 이상 1000nm 이하이고, 상기 Cu-X 합금층의 막 두께가 5nm 이상 200nm 이하인 적층 배선막.
  5. 제 3 항에 있어서,
    상기 배선층의 막 두께가 50nm 이상 1000nm 이하이고, 상기 Cu-X 합금층의 막 두께가 5nm 이상 200nm 이하인 적층 배선막.
  6. 제 1 항에 기재된 적층 배선막과, 산화물 반도체를 포함하는 것을 특징으로 하는 박막 트랜지스터 소자.
  7. 제 2 항에 기재된 적층 배선막과, 저온 폴리실리콘 반도체 또는 산화물 반도체를 포함하는 것을 특징으로 하는 박막 트랜지스터 소자.
KR1020187032013A 2016-05-13 2017-05-10 적층 배선막 및 박막 트랜지스터 소자 KR20180133455A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016097321 2016-05-13
JPJP-P-2016-097321 2016-05-13
PCT/JP2017/017690 WO2017195826A1 (ja) 2016-05-13 2017-05-10 積層配線膜および薄膜トランジスタ素子

Publications (1)

Publication Number Publication Date
KR20180133455A true KR20180133455A (ko) 2018-12-14

Family

ID=60267897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187032013A KR20180133455A (ko) 2016-05-13 2017-05-10 적층 배선막 및 박막 트랜지스터 소자

Country Status (6)

Country Link
US (1) US20190148412A1 (ko)
JP (2) JP2017208533A (ko)
KR (1) KR20180133455A (ko)
CN (1) CN109155243A (ko)
TW (1) TWI652359B (ko)
WO (1) WO2017195826A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6988673B2 (ja) * 2018-04-26 2022-01-05 住友金属鉱山株式会社 銅合金ターゲット及びその製造方法
JP2020012190A (ja) * 2018-07-20 2020-01-23 株式会社アルバック 密着膜用ターゲット、配線層、半導体装置、液晶表示装置
JP6965856B2 (ja) * 2018-09-19 2021-11-10 株式会社三洋物産 遊技機
JP6965857B2 (ja) * 2018-09-19 2021-11-10 株式会社三洋物産 遊技機
KR20200123082A (ko) 2019-04-19 2020-10-28 가부시키가이샤 알박 Cu 합금 타깃
KR20210126839A (ko) * 2020-04-10 2021-10-21 삼성디스플레이 주식회사 표시장치 및 이의 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088498A (ja) * 1994-06-21 1996-01-12 Canon Inc 配線構造、その製造方法および該配線構造を用いた画像形成装置
JP4589835B2 (ja) * 2005-07-13 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP4835657B2 (ja) * 2008-07-11 2011-12-14 カシオ計算機株式会社 配線電極構造の製造方法
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
JP5308206B2 (ja) * 2009-03-27 2013-10-09 株式会社ジャパンディスプレイ 表示装置製造方法
JP5416470B2 (ja) * 2009-04-28 2014-02-12 株式会社神戸製鋼所 表示装置およびこれに用いるＣｕ合金膜
JP2012222166A (ja) * 2011-04-08 2012-11-12 Ulvac Japan Ltd 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
TWI537400B (zh) * 2011-12-06 2016-06-11 神戶製鋼所股份有限公司 觸控面板感測器用銅合金配線膜及其之製造方法、以及觸控面板感測器、以及濺鍍靶
JPWO2015029286A1 (ja) * 2013-08-27 2017-03-02 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板

Also Published As

Publication number Publication date
JP2017208533A (ja) 2017-11-24
CN109155243A (zh) 2019-01-04
JP2018174342A (ja) 2018-11-08
WO2017195826A1 (ja) 2017-11-16
US20190148412A1 (en) 2019-05-16
TWI652359B (zh) 2019-03-01
TW201812034A (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
KR20180133455A (ko) 적층 배선막 및 박막 트랜지스터 소자
TWI437697B (zh) Wiring structure and a display device having a wiring structure
JP5171990B2 (ja) Ｃｕ合金膜および表示装置
TWI437107B (zh) Display device
TWI504765B (zh) Cu alloy film, and a display device or an electronic device provided therewith
KR20130064116A (ko) 배선 구조 및 표시 장치
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JPWO2011024770A1 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
US10365520B2 (en) Wiring structure for display device
JP2012189725A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
KR20170078759A (ko) Cu 합금막 및 Cu 적층막
WO2016132847A1 (ja) Ｃｕ合金膜およびＣｕ積層膜
TWI654339B (zh) Wiring film
JP6545625B2 (ja) 表示装置用配線構造
JP5756319B2 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
CN111183508A (zh) 布线结构及靶材

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application