KR20180083375A - 묽은 tmah을 사용하여 마이크로전자 기판을 처리하는 방법 - Google Patents

묽은 tmah을 사용하여 마이크로전자 기판을 처리하는 방법 Download PDF

Info

Publication number
KR20180083375A
KR20180083375A KR1020187016581A KR20187016581A KR20180083375A KR 20180083375 A KR20180083375 A KR 20180083375A KR 1020187016581 A KR1020187016581 A KR 1020187016581A KR 20187016581 A KR20187016581 A KR 20187016581A KR 20180083375 A KR20180083375 A KR 20180083375A
Authority
KR
South Korea
Prior art keywords
microelectronic substrate
silicon
gas
liquid
oxygen concentration
Prior art date
Application number
KR1020187016581A
Other languages
English (en)
Other versions
KR102549285B1 (ko
Inventor
월라스 피. 프린츠
슈헤이 다카하시
나오유키 오카무라
마사미 야마시타
데렉 더블유. 바셋
안토니오 루이스 파체코 로톤다로
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180083375A publication Critical patent/KR20180083375A/ko
Application granted granted Critical
Publication of KR102549285B1 publication Critical patent/KR102549285B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Geometry (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명의 실시형태는 묽은 TMAH로 마이크로전자 기판을 처리하는 방법을 제공한다. 상기 방법에 있어서, 마이크로전자 기판이 공정 챔버에 수용되며, 마이크로전자 기판은 실리콘으로 이루어진 층, 피처 또는 구조를 갖는다. 실리콘을 에칭하기 위해 처리액이 마이크로전자 기판에 도포되며, 처리액은 희석액과 TMAH을 포함한다. 처리액에 의해 실리콘의 타겟 에칭 선택성, 또는 실리콘으로 이루어진 층, 피처 또는 구조에 걸친 타겟 에칭 균일성, 또는 둘 다를 달성하기 위해 처리액 내에 또는 공정 챔버의 환경 내에 피제어 산소 함량이 제공된다.

Description

묽은 TMAH을 사용하여 마이크로전자 기판을 처리하는 방법
<관련 출원>
본원은 2015년 11월 14일에 출원한 미국 가특허출원 제62/255,419호와 2016년 6월 10일에 출원한 미국 가특허출원 제62/348,74호의 이익을 주장하며, 이들 우선권 주장 출원 각각은 그 전체가 참조로 본 명세서에 포함된다.
<발명의 분야>
본 발명은 반도체 처리 기술에 관한 것이며, 보다 구체적으로는 마이크로전자 기판(microelectronic substrate)을 처리하기 위한 가스 및 화학물질의 화학적 특성을 제어하는 장치 및 방법에 관한 것이다.
반도체 처리의 일면은, 마이크로전자 디바이스를 제조 또는 형성하는데 사용될 수 있는 피처(feature) 또는 기판을 형성하기 위해 막들을 사용하기 때문에, 동일한 화학 환경에 노출될 수 있는 막들의 선택적 제거를 가능하게 하는 것이다. 선택적 제거 또는 선택성은 특정한 화학작용에 의해 마이크로전자 기판으로부터 에칭 또는 제거되는 각각의 막의 상대적 저항성에 좌우될 수 있다. 또한, 비교적 균일한 방식으로 피선택 막들을 제거하는 것은 마이크로전자 기판의 표면에 복수의 유사한 마이크로전자 디바이스를 제조할 때에 유용할 수 있다. 따라서, 마이크로전자 기판 상에 형성되는 막 또는 구조의 에칭 선택성 및 에칭 균일성을 높이는 새로운 시스템 및 방법을 개발하는 것이 바람직하다.
본 발명의 실시형태는 마이크로전자 기판을 처리하는 방법을 제공하며, 이 방법은 마이크로전자 기판을 공정 챔버에 수용하는 단계를 포함하고, 마이크로전자 기판은 실리콘으로 이루어진 층, 피처 또는 구조를 포함한다. 실리콘을 에칭하기 위해 처리액이 마이크로전자 기판에 도포되며, 처리액은 희석액과 TMAH을 포함한다. 처리액에 의해 실리콘의 타겟 에칭 선택성, 또는 실리콘으로 이루어진 층, 피처 또는 구조에 걸친 타겟 에칭 균일성, 또는 둘 다를 달성하기 위해 처리액 내에 또는 공정 챔버의 환경 내에 피제어 산소 함량이 제공된다.
일 실시형태에 있어서, 상기 방법은 실리콘을 에칭하기 위해 처리액을 마이크로전자 기판에 도포하는 단계를 포함하고, 처리액은 희석액과 TMAH의 혼합물을 포함하며 1 중량% 미만의 제1 산소 농도를 갖는다. 처리액을 도포하기 전에 또는 도중에, 상기 방법은 처리액 또는 공정 챔버 내의 환경을, 20 % 미만의 제2 산소 농도 및 산소 농도보다 높은 질소 농도를 포함하는 질소 함유 가스에 노출시키는 단계를 더 포함하고, 제1 및 제2 산소 농도는 처리액에 의해 실리콘의 타겟 에칭 선택성, 또는 실리콘으로 이루어진 층, 피처 또는 구조에 걸친 타겟 에칭 균일성을 달성하도록 제어된다.
첨부하는 도면은 본 명세서에 통합되어 본 명세서의 일부를 구성하고, 본 발명의 실시형태를 예시하며, 전술한 본 발명의 일반적인 설명 및 이하의 상세한 설명과 함께 본 발명을 설명하는데 소용된다.
도 1은 기판 상에서의 처리액의 분배 및 본 발명의 실시형태에 따른 공정 챔버 환경의 영향을 예시하는 개략적 단면도이다.
도 2는 도 1에 따른 공정 챔버 환경의 에칭 프로파일에 미치는 영향을 나타내는 그래프이다.
도 3a와 도 3b는 본 발명의 실시형태에 따라 에칭 속도와 에칭 프로파일에 미치는 질소 가스에 의한 압력 제어 영향을 각각 나타내는 막대 도표와 그래프이다.
도 4는 본 발명의 실시형태에 따라 에칭 속도와 에칭 프로파일에 미치는 TMAH 농도의 영향을 나타내는 그래프이다.
도 5는 본 발명의 실시형태에 따라 에칭 속도와 에칭 프로파일에 미치는 처리액의 온도의 영향을 나타내는 그래프이다.
도 6a 내지 도 6c는 3DNAND 디바이스의 폴리 퇴적물 및 에칭을 도시하는 개략적 단면도이다.
도 7a 내지 도 7d는 TSV 디바이스의 형성을 도시하는 개략적 단면도이다.
본 개시내용은 마이크로전자 디바이스를 제조하는데 사용될 수 있는 마이크로전자 기판 상에 형성되는 상이한 재료 또는 막을 선택적으로 에칭하는 화학적 처리 방법에 관한 것이다. 여기에는 당업계에 알려져 있는, 비한정적인 3DNAND, Logic, 및 TSV 피처에 적용될 수 있는 습식 에칭 공정의 화학작용 및 환경적 조건을 최적화하기 위한 시스템 및 방법이 개시된다. 이들 피처는 트렌치, 막 스택, 마이크로범프, 또는 마이크로전자 디바이스를 제조하는데 사용되는 임의의 피처를 포함할 수 있으나, 이들에 한정되지는 않는다.
당업계에 알려져 있는 마이크로전자 디바이스의 제조는 마이크로전자 기판 상에 퇴적된 막을 패터닝함으로써 구조를 형성한다. 패터닝은 주변 또는 인접 막과 유사한 특성을 가진 막을 선택적으로 제거함으로써 구현될 수 있는데, 이것은 손대지 않는 다른 막은 내버려 두거나 다른 막에 대한 영향을 최소화하면서 원하는 막을 제거하는 것을 어렵게 한다. 이상적으로, 에칭 공정은 주변 또는 인접 막들 사이에서 에칭 선택성을 높이도록 최적화될 수 있는데, 이 경우 하나의 막은, 동시에 동일한 화학작용에 노출되거나, 제거 대상 막이 제거되고 다른 막이 노출될 때에 동일한 화학작용에 노출될 수 있는 또 다른 막(들)보다 높은 비율로 제거될 것이다. 예를 들어, 하나의 막은 마이크로전자 디바이스를 형성하는데 사용될 수 있는 희생막일 수 있지만, 최종 구성에 통합될 수는 없다.
일 특정 실시형태에 있에서, 마이크로전자 기판 상에 피처를 형성하는데 실리콘이 사용될 수 있다. 본 명세서에서 사용하는 "실리콘"이라는 용어는 단결정 실리콘 또는 폴리실리콘 중 하나를 지칭할 수 있으며, 기판의 일부를 층, 피처 또는 구조로서 형성할 수 있다. 예를 들어, 실리콘은 실리콘 웨이퍼를 지칭할 수도 있고, 또는 피처가 패터닝되거나 패터닝되지 않은 폴리실리콘층을 지칭할 수도 있다. 폴리실리콘에 대한 특정 언급은 예시일 뿐이며, 임의의 실시형태의 다른 형태의 실리콘에 대한 적용 가능성을 배제하는 것이 의도되지 않는다.
마이크로전자 기판 상에 피처를 형성하는 동안, 폴리실리콘은 공기 또는 산소에 노출될 때 그 표면 상에 실리콘 이산화물 등의 산화물을 성장시킬 수도 있는데, 이 산화물은 후속 처리 전에 제거되어야 한다. 다른 실시형태에 있어서, 산화물은 의도적으로 성장시킬 수도 있지만, 후속 처리 전에 제거되어야 한다. 또 다른 실시형태에 있어서, 기판은 산화물을 포함할 수도 있는 폴리실리콘 및 주변 또는 인접 재료를 둘 다 포함하고, 폴리실리콘은 주변 또는 인접 재료를 제거하는 일 없이 선택적으로 에칭되어야 한다. 그러나, 산화물과 폴리실리콘 간의 에칭 선택성이 다수의 화학작용에 대해 상대적으로 낮을 수 있다. 그러나, 묽은 테트라메틸암모늄 하이드록사이드(TMAH)는 산화물을 제거하지 않고서 폴리실리콘을 선택적으로 제거하는데 사용될 수 있다. 폴리실리콘 상에서의 산화물 성장은 그 선택성을 억제할 수 있다. 또한, 차세대 디바이스의 경우 사이즈 및/또는 밀도면에서 디바이스 피처가 감소함에 따라 TMAH로부터 공정 에칭 속도 및/또는 에칭 프로파일에 부정적으로 영향이 미칠 수 있다. 따라서, 기존의 처리 기술은 기판에 걸쳐 그리고/또는 기판 피처에 걸쳐 그리고/또는 기판 피처를 따라 소량의 폴리실리콘을 선택적으로 또는 균일하게 제거하기에 불충분할 수 있다. 처리액 내에 또는 챔버 환경 내에 피제어 산소 함량을 제공함으로써 과거보다 더 높은 수준으로 선택적 에칭 속도를 제어할 수 있는 새로운 방법을 여기에 개시한다. 예를 들어, 새로운 기술은 여기에 개시하는 데이터에 나타내는 바와 같이, 처리 시에 공정 챔버 내의 산소 농도를 제어하고 그리고/또는 묽은 TMAH 처리액 내의 산소 농도를 제어하는 등의 방식으로, 기판에(예컨대, 폴리실리콘에) 노출될 수 있는 산소의 양을 최소화할 수 있다.
일 실시형태에 있어서, 처리 대상 마이크로전자 기판은 기판의 표면 상에 퇴적될 수 있는 폴리실리콘막 또는 폴리실리콘막의 일부를 포함할 수 있다. 폴리실리콘막은 그 폴리실리콘막으로 연장되는 홀 또는 트렌치를 포함하도록 패터닝될 수 있다. 다른 예에 있어서, 폴리실리콘막은 패터닝된 막 스택의 일부일 수 있는데, 이 경우 폴리실리콘막은 공정 챔버에서 처리액에 노출될 수 있다.
다른 실시형태에 있어서, 처리 대상 마이크로전자 기판은 공정 챔버 내의 처리액에 노출될 수 있는 구리막 또는 구리막의 일부를 포함한다. 일례에 있어서, 구리막은 마이크로전자 기판을 통해, 예컨대 실리콘 웨이퍼를 통해 연장될 수 있는 구리 인터커넥트 피처를 포함할 수 있는 TSV(Through-Silicon-Via)의 일부일 수 있다. 다른 예에 있어서, 구리막은 디바이스와, 개별 전자 디바이스에 내장될 수 있는 패키징의 사이에 전기적 통신을 가능하게 하는 본딩 구조의 일부일 수도 있다. 이것은 구리막 또는 구리층을 포함할 수 있는 마이크로범프 구조 또는 패턴을 포함할 수 있다.
다른 실시형태에 있어서, 처리 대상 마이크로전자 기판은 선택적으로 에칭되어야 하는 폴리실리콘을 포함하는 로직 또는 메모리 구조를 포함할 수 있다. 예를 들어, 메모리 디바이스는 당업계에 알려져 있는 3DNAND 구조 또는 패턴을 포함할 수 있다.
상기 방법의 실시형태에 따르면, 마이크로전자 기판은 처리액을 분배하도록 구성될 수 있는 공정 챔버 내에서 처리될 수 있다. 공정 챔버는 또한 가스를 분배하도록 구성될 수 있는 액체 분배 시스템을 포함할 수 있다. 예를 들어, 공정 챔버는 기판을 선택적으로 에칭하기 위한, 희석액 내에 액체 에칭제를 포함한 처리액을 제공할 수 있는 액체 분배 시스템에 결합될 수 있다. 처리액은 마이크로전자 기판 상의 임의 타입의 표면을 에칭하기 위해 필요에 따라 선택될 수 있다. 일례에 있어서, 처리액은 희석액 및 TMAH를 포함할 수 있다. 희석액은 물, 탈이온수, 과산화수소, 및/또는 오존을 포함할 수 있다. 예를 들어, 희석액은 물 또는 탈이온수를 포함할 수 있고, 선택사항으로서 과산화수소 또는 오존을 더 포함할 수 있다. 희석액과 TMAH 간의 비율은 용도에 따라 다를 수 있다. 몇몇 상이한 적용예는 TMAH을 0.1 중량% 내지 30 중량%, TMAH을 20 중량% 내지 30 중량%, 그리고 TMAH을 0.1 중량% 및 5 중량% 포함할 수 있지만, 이에 한정되지는 않는다. 일 실시형태에 있어서, 희석액은 1 중량% 미만의 농도의 과산화수소 또는 오존을 포함한다. 다른 실시형태에 있어서, 희석액은 0.3 중량% 내지 0.0001 중량%의 농도의 과산화수소 또는 오존을 포함한다. 또 다른 실시형태에 있어서, 희석액은 1 ppb(part per billion) 내지 10 ppm(part per million)의 과산화수소 농도 또는 오존 농도를 포함한다.
기판을 처리하는 방법은 공정 챔버 내에 마이크로전자 기판을 수용하는 단계를 포함할 수 있고, 공정 챔버는 마이크로전자 기판에 노출될 수 있는 압력, 온도, 및 가스 조성을 제어하는 것이 가능할 수 있다. 마이크로전자 기판은, 처리액 분배 노즐 아래에서 마이크로전자 기판을 회전 및/또는 병진이동시킬 수 있거나 마이크로전자 기판의 위 또는 아래에서 처리액 분배 노즐을 병진이동시키면서 마이크로전자 기판을 회전시킬 수 있는 공정 척에 고정될 수 있다. 예를 들어, 처리액의 도포 시에, 마이크로전자 기판은 표면 상에 처리액을 분배하도록 회전될 수 있다. 회전 속도는 200 rpm 내지 1000 rpm일 수 있다. 다른 예에 있어서, 처리액 분배는 회전하는 또는 회전하지 않는 마이크로전자 기판 상에 처리액 분배 노즐을 이동시킴으로써 또한 제어될 수 있다. 분배 노즐은 좌우로 움직일 수도 또는 표면을 가로질러 갈 수도 있다. 다른 예에 있어서, 분배 노즐은 처리액이 분배되는 동안에 표면 상에서 스캐닝될 수도 있다. 분배는 마이크로전자 기판의 어느 쪽에서나 이루어질 수 있다.
일 실시형태에 있어서, 공정 챔버는 액체 분배 처리 시에 주변 또는 환경적 조건을 제어하도록 구성될 수 있어, 기판의 표면에 노출된 공기 또는 가스는 기판에(예컨대, 폴리실리콘에) 노출될 수 있는 산소의 양을 제거하거나 제어하도록 제어될 수 있다. 예를 들어, 공정 챔버는 챔버로의 가스 흐름을 조절하는 압력 제어 시스템을 구비하여, 주변 공기가 공정 챔버로 유입하는 것을 막을 수 있거나 폴리실리콘 상에서의 산화물 성장을 최소화하도록 산소 농도가 제어된다.
다른 실시형태에 있어서, 액체 분배 시스템은 묽은 TMAH를 공정 챔버로 운반하는 캐리어 가스를 포함할 수 있다. 묽은 TMAH 중의 산소 농도는 캐리어 가스 중의, 소스 TMAH 내의, 또는 둘 모두의 조합 내의 산소 농도를 최소화함으로써 제어될 수 있다. 예를 들어, 피제어 산소 함량은 압축된 건조 공기(CDA, compressed dry air) 대신에 캐리어 가스로서 질소를 사용하는 것 및/또는 TMAH 또는 공정 챔버에의 주변 공기 노출을 최소화하는 것에 의해 제공될 수 있다. 액체 분배 시스템은 당업자에 의해 구현될 수 있는 임의의 액체 전달 시스템을 포함할 수 있으며, 캐리어 가스를 사용하는 분배 시스템에 국한되지 않는다.
다른 실시형태에 있어서, 처리액은 마이크로전자 기판 상에 분배되기 전에 산소 함유 액체와 혼합될 수 있는 액체 TMAH를 포함할 수 있다. 예를 들어, 산소 함유 액체는 과산화수소 또는 오존을 포함할 수 있지만, 이에 한정되지 않는다. 일 실시형태에 있어서, 산소 함유 액체는 1 중량% 미만의 농도의 과산화수소 또는 오존을 포함한다. 다른 실시형태에 있어서, 산소 함유 액체는 0.3 중량% 내지 0.0001 중량%의 농도의 과산화수소 또는 오존을 포함한다. 또 다른 실시형태에 있어서, 산소 함유 액체는 1 ppb(part per billion) 내지 10 ppm(part per million)의 과산화수소 농도 또는 오존 농도를 포함한다. TMAH/산소 액체 처리액은 TMAH 액체 및 산소 가스 실시형태에 관하여 여기에 기술하는 바와 동일하거나 유사한 공정 조건을 포함할 수 있다.
여기에 기술하는 하드웨어 실시형태는 여기에 참조로 포함되는 다음의 미국 특허 또는 출원 공개에 개시하는 시스템에 의해 가능 및/또는 실시될 수 있다: 미국 특허 제8,043,436호, 미국 특허 제8,113,221호, 미국 특허 제8,147,617호, 미국 특허 출원 공개 제20080178910호, 미국 특허 출원 공개 제20090272407호, 미국 특허 출원 공개 제20100108103호, 미국 특허 출원 공개 제20100212701호, 미국 특허 출원 공개 제20120006362호, 미국 특허 출원 공개 제20120111373호, 및 미국 특허 출원 공개 제20130174873호. 또한, 당업자는 여기에 개시하는 방법을 구현하기 위해 개시하는 하드웨어 실시형태들을 변형할 수도 있다.
전술한 바와 같이, 처리 중에 주변 환경을 제어하는 것은, 원하는(또는 타깃) 에칭 선택성 또는 균일성을 달성하기 위해 마이크로전자 기판에 대한 산소 노출을 제어 또는 줄이는데 사용될 수 있는 하나의 기술이다. 일례로, 주변 환경은 공정 챔버에 도입되는 산소량을 제어하고 그리고/또는 외부 공기가 공정 챔버에 유입하는 것을 막기 위해 가스 흐름 및 압력 조절을 통해 산소 농도를 제어하는데 사용될 수 있다. 또한, 공정 챔버 내의 산소 농도는, 공정 챔버 환경에 노출될 때에 기판을 처리하는데 사용되는 다른 가스 또는 액체 내의 산소가 마이크로전자 기판으로부터 멀리 확산될 수 있을 정도로 충분히 낮은 레벨일 수 있다. 예를 들어, 묽은 TMAH 용액 내의 산소의 적어도 일부는 처리액이 마이크로전자 기판에 노출될 때 그 용액으로부터 또는 적어도 마이크로전자 기판으로부터 멀리 확산될 수 있다. 산소량이 적은 것은 산화물 성장을 막거나 폴리실리콘의 에칭 공정을 억제함으로써 묽은 TMAH 용액의 에칭 효율 또는 선택성을 높일 수 있다.
일 실시형태에 있어서, 마이크로전자 기판이 공정 챔버 내에 고정된 후에, 공정은 20 % 미만의 산소 농도를 포함하는 가스에 마이크로전자 기판을 노출시키는 단계를 포함할 수 있다. 그러나, 소정의 실시형태에 있어서, 가스 중의 산소 농도는 원하는 에칭 속도 또는 에칭 프로파일을 달성하기 위해 15 % 미만일 것이며, 몇몇 경우에 산소 농도는 5 % 미만 또는 5 % 내지 10 %일 수 있다. 대체로, 산소 농도는 1 ppb 내지 10 ppm일 수 있다. 공정 챔버는 처리액을 도포하기 전에 필요에 따라 상이한 산소 농도 조건들을 교체하도록 구성될 수 있다.
마찬가지로, 처리액 내의 산소 농도는 마이크로전자 기판에 노출되기 전에 제어되거나 최소화될 수 있다. 이 경우에, 예를 들어, 처리액(예컨대, 묽은 TMAH)의 액체 소스에 의한 산소 농도는 질소 풍부 캐리어 가스를 사용하거나, 질소 풍부 가스를 사용하여 액체 소스 압력을 유지함으로써 가능해질 수 있다. 이것은 질소 풍부 가스보다 상대적으로 산소 농도가 높을 수 있는 공기 또는 CDA를 사용하는 것과는 대조적이다. 예를 들어, 처리액은 공정 챔버에 처리액을 제공하는 액체 소스에서의 압력으로 유지될 수 있다. 액체 소스는 저산소 농도의 가스인 질소 가스를 사용하여 가압될 수 있다. 일례에 있어서, 처리 용액 내의 산소 농도는 20 체적% 미만일 수 있다. 다른 예에 있어서, 처리액은 10 ppm 미만의 산소 농도를 포함하는 TMAH과 희석액의 혼합물을 포함할 수 있다. 다른 특정 실시형태에서, 산소 농도는 5 ppm 미만, 100 ppb 미만, 또는 1500 ppb 미만일 수 있다.
공정 챔버 내의 및/또는 처리액 내의 산소 농도는, 마이크로전자 기판에 걸쳐 및/또는 마이크로전자 기판의 표면 상의 피처 또는 패터닝된 막 스택에 대해 원하는 에칭 속도 또는 에칭 프로파일을 달성하도록 제어 또는 조정될 수 있다. 산소 농도는 원하는 에칭 속도 및/또는 프로파일을 달성하기 위해 본원에 개시하는 다른 공정 조건과 함께 조정될 수 있다. 당업자라면 막 스택 조성물, 두께, 기하학적 구조(예컨대, 스텝 높이, 종횡비 등), 또는 이들의 임의의 조합에 적어도 부분적으로 기초하여, 여기에 개시하는 방법을 조정할 수 있다. 예를 들어, 당업자라면 마이크 전자 기판을 처리하고, 특성 또는 특징을 측정하여 균일성 또는 원하는 에칭 속도의 달성 여부를 평가할 수 있다. 측정의 관점에서, 당업자라면 그에 따라 공정 챔버 및/또는 액체 분배 시스템 내의 산소 농도를 조정하여 원하는 에칭 속도 또는 에칭 프로파일을 달성할 수 있다.
일 실시형태에 있어서, 마이크로전자 기판 처리 방법은 공정 챔버에 분배되기 전에 처리액 내의 산소 농도를 제어 또는 조정할 수 있다. 예를 들어, 마이크로전자 기판은 공정 챔버 내에 고정될 수 있고, 산소보다 질소 중량을 더 많이 갖는 가스에 노출될 수 있다. 일 특정 실시형태에서, 가스는 20 중량% 미만의 산소를 포함한다. 다른 특정 실시형태에서, 가스는 15 % 미만의 산소 농도를 포함한다. 다른 특정 실시형태에서, 가스는 10 % 미만의 산소 농도를 포함한다. 다른 특정 실시형태에서, 가스는 5 % 미만 또는 5 % 내지 10 %의 산소 농도를 포함한다.
도 1과 도 2를 참조하면, 산소 함량의 영향이 기술된다. 도 1은 회전하는 실리콘 기판 상에 탈이온수(DiW)의 희석액으로 5 % TMAH의 처리액을 분배하는 것의 개략도를 도시한다. TMAH는 실리콘 표면을 에칭할 것이지만, 기판 또는 기판의 일부에서 산화물 형성이 일어난다면, 산소의 존재에 의해 에칭은 방해되거나 느려질 것이다. 처리액은 중심 축을 따라 분배되어, 바깥쪽으로 얇아지는 프로파일에 따라 기판의 가장자리를 향해 바깥쪽으로 퍼진다. 도 1의 좌측에 도시하는 바와 같이, 공정 챔버 내의 환경이 공기를 포함하고, 처리액이 탈이온수로부터의 소량의 산소 함량을 갖는다면, 산소는 공기로부터 처리액에 흡수될 수 있는데, 특히 커버리지가 기판 가장자리 근처에서 더 얇아지는 경우에는, 중심에서보다 가장자리에서 에칭 속도가 더 느려진다. 에칭 프로파일은 도 2의 그래프에 도시된다. 한편, 도 1의 우측에 도시하는 바와 같이, 공정 챔버 내의 환경이 질소를 포함하고, 처리액이 탈이온수로부터의 소량의 산소 함량을 갖는다면, 산소가 처리액으로부터 질소로 탈기될 수 있는데, 특히 커버리지가 기판 가장자리 근처에서 더 얇아지는 경우에는, 중심에서보다 가장자리에서 에칭 속도가 더 빨라진다. 이에, 도 2의 그래프에 도시하는 바와 같이, 이 경우의 에칭 프로파일은 공기의 경우의 에칭 프로파일과 반대이다. 결과적으로, 에칭 선택성 및/또는 균일성은 처리액 및 챔버 환경 내의 산소 및 질소의 상대적 함량을 제어함으로써 패턴의 피처, 실리콘층에 걸쳐 제어될 수 있다. 예를 들어, 기판은 처리액에 노출되는 동안 가스에 노출될 수 있는데, 이 경우 가스는 20 % 미만의 산소 함량 및 산소보다 질소 중량을 더 많이 갖는다. 추가 예를 들면, 산소 농도는 15 % 미만, 또는 5 % 미만, 또는 5 % 내지 10 %일 수 있다. 추가 예를 들면, 산소 농도는 1 ppb(part per billion) 내지 10 ppm(part per million)일 수 있다.
일 실시형태에 있어서, 상기 방법은 처리액으로 처리하기 전에 전처리를 포함할 수도 있다. 전처리는, 20 ℃ 내지 50 ℃로 가열될 수 있고 에칭을 위해 폴리실리콘을 준비하는데 사용될 수 있는 묽은 불화수소산(DHF)(예컨대, 100:1, DiW:HF)을 포함할 수 있지만, 이에 제한되지는 않는다. 이것은 마이크로전자 기판이 공정 툴 외부의 대기 조건에 노출되었을 때 성장할 수 있는 산화물을 제거하는 것을 포함할 수 있다.
각각 도 3a 및 도 3b의 도표 및 그래프에 나타내는 바와 같이, DHF 전처리(100:1)에 이어서 묽은 TMAH(4:1, DiW:TMAH) 에칭 처리를 포함하는 공정 흐름의 경우, 에칭 속도 및 프로파일은 TMAH 소스를 N2 가스로 가압함으로써 조정될 수 있다. 보다 균일한 중심-에칭 프로파일 및 느린 에칭 속도는 N2 가스 없이 달성된다. 중심 대 가장자리에서의 에칭 속도를 상승시키기 위한 프로파일의 변화 및 보다 빠른 에칭 속도는 N2 가스에 의해 달성된다. 적당한 프로파일 변화 및 에칭 속도 상승은 소스 탱크 내의 0.055 MPa N2 가스 압력 및 묽은 TMAH 중의 1500 ppb 산소 함량으로 이루지는 것이 보이는 반면, 보다 극적인 변화는 소스 탱크 내의 0.210 MPa N2 가스 압력 및 묽은 TMAH 중의 34 ppb 산소 함량으로 이루지는 것이 보인다.
마찬가지로, 도 4의 그래프에 도시하는 바와 같이, 에칭 속도 및 프로파일은 처리액 내의 TMAH 농도를 조정함으로써 조정될 수 있다. 에칭 속도와 프로파일 변화는 TMAH 농도가 상승함에 따라 증가한다. 예를 들어, 중심 에칭 속도와 가장자리 에칭 속도 간의 차이는 농도가 상승함에 따라 증가한다. TMAH 농도는 일반적으로 TMAH의 0.1 중량% 내지 30 중량%일 수 있다. 소정의 실시형태의 경우, 처리액이 20 중량% 내지 30 중량%의 TMAH를 함유할 수 있는 반면, 다른 실시형태의 경우, 처리액이 0.1 내지 5 중량%의 TMAH를 함유할 수 있다.
에칭 속도 또는 프로파일은 처리액의 온도에 의해 영향을 받을 수도 있다. 대체로 공정 툴은 20 ℃ 내지 70 ℃의 온도에서 처리액을 유지할 수 있다. 그러나, 다른 특정 실시형태에서는, 온도가 20 ℃ 내지 50 ℃, 20 ℃ 내지 30 ℃, 30 ℃ 내지 40 ℃, 또는 40 ℃ 내지 50 ℃로 유지될 수 있다. 도 5의 그래프에 도시하는 바와 같이, 에칭량(옹스트롬)은 온도에 따라 기판에 걸쳐 증가한다. 따라서, 더 빠른 에칭 속도는 처리액의 온도를 높임으로써 기판에 걸쳐 균일하게 달성될 수 있다.
실시형태는 전술한 바와 같이 마이크로전자 기판을 전처리하는데 사용되는 가스의 산소 농도를 제어함으로써 산소 함량을 제어하는 것을 포함할 수 있고, 가스의 노출에 후속하여, 또한 피제어 산소 함량을 갖는 처리액이 마이크로전자 기판에 도포될 수 있다. 일례에 있어서, 처리액은 10 ppm 미만 또는 1% 미만의 산소 농도를 포함하는 TMAH과 희석액의 혼합물을 포함할 수 있다. 다른 특정 실시형태에서, 산소 농도는 5 ppm 미만, 100 ppb 미만, 또는 1500 ppb 미만일 수 있다. 희석액은 물 또는 탈이온수를 포함할 수 있지만, 이들에 제한되지 않는다. 전술한 바와 같이 오존 또는 과산화수소가 첨가될 수도 있다. 공정 챔버에 분배하기 전에, 전술한 바와 같이, 원하는 에칭 속도 또는 에칭 프로파일의 달성을 돕기 위해 처리액의 온도도 제어될 수 있다. 대체로, 공정 툴은 20 ℃ 내지 70 ℃의 온도에서 처리액을 유지할 수 있다. 그러나, 다른 특정 실시형태에서는, 온도가 20 ℃ 내지 50 ℃, 20 ℃ 내지 30 ℃, 30 ℃ 내지 40 ℃, 또는 40 ℃ 내지 50 ℃로 유지될 수 있다.
여기에 개시하는 방법으로부터 공정 조건을 선택하기 위한 일 접근법은 마이크로전자 기판에 대한 공정 결과를 조정 또는 제어하기 위해 피드백 방법을 사용하여 에칭 속도 또는 에칭 프로파일을 최적화하는 것일 수 있다. 예를 들어, 이것은 초기 마이크로전자 기판을 초기 처리액 및 초기 가스에 노출시키는 것을 포함할 수 있는데, 초기 처리액은 묽은 TMAH 용액을 포함하고, 초기 가스는 가스의 30 중량% 미만, 예컨대 20 중량% 미만, 10 중량% 미만, 또는 5 중량% 미만, 또는 1 ppb 내지 10 ppm의 산소 농도를 포함한다. 초기 처리에 후속하여, 에칭 속도 또는 에칭 프로파일을 결정하기 위해 마이크로전자 기판의 하나 이상의 피처가 측정될 수 있다. 대체로, 실리콘으로 이루어진 에칭된 층, 피처 또는 구조의 두께 또는 프로파일이 측정될 수 있다. 보다 구체적으로, 측정 대상 피처는 막 층두께 프로파일, 막 층두께, 패터닝된 구조 프로파일, 또는 이들의 임의의 조합을 포함할 수 있지만, 이에 제한되지는 않는다. 이 측정에 적어도 부분적으로 기초하여, 당업자라면 초기 처리액 또는 초기 가스 중 하나 이상의 특성을 조정할 수 있다. 예를 들어, 에칭 프로파일은 낮춰질 수 있는 중심의 하이 프로파일일 수 있다. 마찬가지로, 낮춰질 수 있는 가장자리 하이 프로파일 또는 상승할 수 있는 가장자리 로우 프로파일이 있을 수도 있다. 또한, 측정 결과에 따라 에칭 속도가 낮아질 수도 또는 상승할 수도 있다.
상기 측정에 기초하여 조정될 수 있는 처리액의 하나 이상의 특성은 온도, 산소 농도, 질소 농도, 압력, 또는 이들의 임의의 조합을 포함할 수 있다. 달라질 수 있는 가스의 하나 이상의 특성은 온도, 산소 농도, 질소 농도, 압력, 또는 이들의 임의의 조합을 포함할 수 있다. 다른 실시형태에 있어서, 조정은, 당업자의 지식에 기초하여, 가스 및 처리액의 산소 농도를 다르게 하는 것, 또는 가스 또는 처리액의 산소 농도를 개별적으로 변화시키는 것을 포함할 수 있다. 조정은 전술한 공정 조건 범위를 고려하여 이루어질 수도 있다.
조정에 이어서, 후속 마이크로전자 기판은 전술한 조정 분석 시에 결정된 새로운 처리액 또는 가스 농도에 노출될 수 있다. 이 공정은 원하는 에칭 속도 또는 에칭 프로파일이 달성될 때까지 반복될 수 있다.
소정의 예에서는, 마이크로전자 기판 상의 패터닝된 피처의 기하학적 구조에 따라 제거 효율이 변할 수도 있다. 예를 들어, 제거 효율은 패터닝된 피처의 종횡비(즉, 피처의 깊이 대 폭의 비율)의 상승에 따라 감소할 수도 있다. 일반적으로, 당업자라면 바람직한 제거 효율을 달성하기 위해 공정 조건을 최적화할 수 있다. 예를 들어, TMAH와 함께 사용되는 희석액을 다르게 하는 것도 제거 효율을 상승시킬 수 있고 그리고/또는 마이크로전자 기판 상에 원하는 피처를 달성할 수 있다.
일 실시형태에서, 처리액은 마이크로전자 기판을 처리하는데 사용될 수 있는 TMAH과 희석액의 혼합물을 포함할 수 있다. 보다 구체적으로, 희석액은 예컨대 액체 분배 시스템의 소스 탱크에서 TMAH와 혼합되어 마이크로전자 기판 상에 함께 분배되는 액체일 수 있다. 그러나, 다른 실시형태에서는, 희석액 및 TMAH가 따로 분배되어, 처리액이 공정 챔버에서, 기판에 또는 기판 위에 형성된다. 희석액은 물, 탈이온수, 과산화수소, 오존 또는 이들의 임의 조합을 포함할 수 있지만, 이에 제한되지는 않는다. 과산화수소 또는 오존의 첨가는 특히 종횡비가 높은 피처에 사용될 수 있다. 또 다른 실시형태에서는, 하나의 희석액, 예컨대 물 또는 탈이온수가 탱크에서 TMAH와 혼합될 수 있으며, 다른 희석액, 예컨대 과산화수소 또는 오존이 별도로 분배된다. 공정 챔버에 분배하기 전에, 공정 툴은 20 ℃ 내지 70 ℃의 온도에서 처리 용액을 유지할 수 있다. 그러나, 다른 특정 실시형태에서는, 온도가 20 ℃ 내지 50 ℃, 20 ℃ 내지 30 ℃, 30 ℃ 내지 40 ℃, 또는 40 ℃ 내지 50 ℃로 유지될 수 있다. 희석액과 TMAH 간의 비율은 용도에 따라 다를 수 있다. 몇몇 상이한 적용예는 TMAH을 0.1 중량% 내지 30 중량%, TMAH을 20 중량% 내지 30 중량%, 그리고 TMAH을 0.1 중량% 내지 5 중량% 포함할 수 있지만, 이에 한정되지는 않는다.
전술한 바와 같이, 제한이 아닌 예를 들면, 마이크로전자 기판은, 홀 또는 트렌치를 포함하도록 패터닝될 수 있거나 패터닝된 막 스택의 일부일 수 있는 폴리실리콘막을 포함할 수 있고, 구리 인터커넥트 피처 또는 본딩 구조를 포함하는 TSV(Through-Silicon-Via) 등의 구리막을 포함할 수 있으며, 또는 3DNAND 구조 등의 로직 또는 메모리 구조를 포함할 수 있다.
일 특정 실시형태에서, 마이크로전자 기판 상의 패터닝된 피처는 도 6a 내지 도 6c의 개략적 단면도에 도시하는 바와 같은 메모리 디바이스(예컨대, 3DNAND)를 포함할 수 있다. 메모리 디바이스(100)는 실리콘 산화물(105) 및 전도성 폴리실리콘(107), 또는 실리콘 질화물 등의 다른 전도성 재료의 교번층을 포함할 수 있다. 복수의 트렌치(도시 생략)가 교번층의 스택의 상단부터 하단까지 형성된다. 도 6a 내지 도 6c는 2개의 트렌치 사이에 있는 스택의 일부를 도시한다. 실리콘 산화물층(105)에 대해 전도성 폴리실리콘(107)을 리세싱함으로써 트렌치 내에 포켓(110)의 패턴이 형성된다. 메모리 디바이스(100)의 종횡비는 종방향 치수 대 횡방향 치수의 비율에 의해 규정된다. 종방향 치수는 트렌치 깊이, 즉 스택의 상단부터 스택의 하단까지의 거리이다. 디바이스의 횡방향 치수는 패터닝된 피처의 주위 또는 주변의 가장자리와 인접한 패터닝된 피처 사이에 규정되는 트렌치 개구의 폭이다. 일례에 있어서, 종방향 치수는 1000 nm까지의 트렌치 깊이를 포함할 수 있으며, 횡방향 치수는 100 nm까지의 트렌치 개구를 포함할 수 있고, 종횡비는 최대 10:1일 수 있다. 다른 실시형태에서, 종횡비는 40:1 이상의 비율을 포함할 수 있는데, 이 경우 횡방향 치수와 종방향 치수 간의 차이가 증가할 수 있다. 예를 들어, 트렌치 깊이는 최대 2000 nm에까지 이를 수 있고, 트렌치 개구는 최대 50 nm에까지 이를 수 있다. 일 실시형태에서, 트렌치 깊이는 1000 nm 내지 2000 nm이고, 트렌치 개구는 50 nm 내지 100 nm이다.
도 6b에서, 폴리실리콘층(120)이 트렌치에 퇴적되어 포켓(110)을 충전하고 패터닝된 피처(예컨대, 폴리 퇴적물)를 덮는다. 도 6c에서, 화살표로 표시하는 후속 에칭 공정은 폴리 퇴적물로 덮인 산화물층(105)에 대하여 퇴적된 폴리실리콘(120)의 일부를 선택적으로 제거한다. 본 명세서에 개시하는 전술한 TMAH 공정은, 예컨대 선택적 폴리실리콘 제거를 가능하게 하여 포켓(110)에서 폴리실리콘을 리세싱함으로써, 도시하는 바와 같이 산화물층(105) 사이에 얇은 폴리실리콘층(125)을 남긴다. 3DNAND 디바이스의 종횡비가 10:1부터 40:1 이상으로 상승함에 따라, 디바이스 성능에 있어서, 포켓 내의 남아 있는 폴리실리콘 두께의 중심에서부터 가장자리까지 그리고 상단에서부터 하단까지의 스택 균일성이 결정적일 것이다. 따라서, 본 명세서에서 설명하는 폴리실리콘을 묽은 TMAH로 에칭하는 공정에서의 산소 함량 제어 방법은 3DNAND 디바이스에서 필요한 에칭 선택성 및 균일성을 달성하는데 사용될 수 있다.
다른 실시형태에서, 패터닝된 피처는 도 7a 내지 도 7d의 개략적인 단면도에 도시하는 바와 같이 TSV 피처를 포함할 수 있다. 도 7a는 절연성 라이너(220)로 라이닝되고 구리 인터커넥트 피처(230)로 충전되는 비아(210)를 갖는 실리콘 웨이퍼(200)를 도시한다. 도 7b에서, 실리콘 웨이퍼(200)의 후면(205)은 피제어 실리콘 에칭에 의해 연마 및 에칭되어, 구리 인터커넥트 피처(230)를 노출시킨 다음, TSV 피처(240)를 형성한다. 각각 TSV 피처(240)가 노출된 2개의 실리콘 웨이퍼(200)는 에칭된 후면(205')을 TSV 피처와 함께 정렬시킴으로써 도 7c 및 도 7d에 도시하는 바와 같이 적층되어 본딩될 수 있다. 실리콘 에칭에 있어서의 웨이퍼 상에서의 균일성(across-wafer uniformity)이 TSV 적층에 결정적이다. 본 명세서에서 설명하는 폴리실리콘을 묽은 TMAH으로 에칭하는 공정에서의 산소 함량 제어 방법은 TSV 디바이스에서 필요한 에칭 균일성을 달성하는데 사용될 수 있다. TSV 종횡비는 비아(210)의 실리콘 웨이퍼(200)로의 깊이 대 피처 개구 크기(비아 직경)의 비율이다. 대체로, TSV 종횡비는 대부분의 실시형태에서는 3:1 내지 20:1의 범위일 수 있지만, 일 특정 실시형태에서는 구체적으로 약 16:1일 수도 있다. 다른 실시형태에서는, TSV 깊이가 150 ㎛ 내지 200 ㎛의 범위일 수 있지만, 일 특정 실시형태에서는 구체적으로 약 ~160 ㎛일 수도 있다. 마찬가지로, TSV 개구는 8 ㎛ 내지 60 ㎛의 범위일 수도 있지만, 일 특정 실시형태에서는 약 10 ㎛일 수도 있다.
전술한 설명은 본 발명의 예시일 뿐임을 이해해야 한다. 당업자라면 본 발명에서 벗어나지 않고서 다양한 대안 및 변형을 고안할 수 있다. 따라서, 본 발명은 첨부하는 청구범위의 범주 내에 속하는 모든 대안, 수정 및 변형을 포함하는 것이 의도된다.

Claims (32)

  1. 마이크로전자 기판을 처리하는 방법에 있어서,
    마이크로전자 기판을 공정 챔버에 수용하는 단계로서, 상기 마이크로전자 기판은 실리콘으로 이루어진 층, 피처 또는 구조를 포함하는 것인, 상기 마이크로전자 기판 수용 단계와,
    상기 실리콘을 에칭하기 위해 처리액을 상기 마이크로전자 기판에 도포하는 단계로서, 상기 처리액은 희석액과 TMAH을 포함하는 것인, 상기 처리액 도포 단계와,
    상기 처리액에 의해 상기 실리콘의 타겟 에칭 선택성, 또는 상기 실리콘으로 이루어진 층, 피처 또는 구조에 걸친 타겟 에칭 균일성, 또는 둘 다를 달성하기 위해 상기 처리액 내에 또는 상기 공정 챔버의 환경 내에 피제어 산소 함량을 제공하는 단계
    를 포함하는 마이크로전자 기판 처리 방법.
  2. 제1항에 있어서, 상기 처리액을 20 ℃ 내지 70 ℃의 온도로 유지하는 단계를 더 포함하는 마이크로전자 기판 처리 방법.
  3. 제1항에 있어서, 상기 희석액은 물 또는 탈이온수를 포함하는 것인 마이크로전자 기판 처리 방법.
  4. 제3항에 있어서, 상기 희석액은 상기 처리액 내에 피제어 산소 함량을 제공하기 위해 과산화수소 또는 오존을 더 포함하는 것인 마이크로전자 기판 처리 방법.
  5. 제4항에 있어서, 상기 희석액은 1 중량% 미만의 농도의 과산화수소 또는 오존을 포함하는 것인 마이크로전자 기판 처리 방법.
  6. 제4항에 있어서, 상기 희석액은 0.3 중량% 내지 0.0001 중량%의 농도의 과산화수소 또는 오존을 포함하는 것인 마이크로전자 기판 처리 방법.
  7. 제4항에 있어서, 상기 희석액은 1 ppb(part per billion) 내지 10 ppm(part per million)의 농도의 과산화수소 또는 오존을 포함하는 것인 마이크로전자 기판 처리 방법.
  8. 제1항에 있어서, 상기 처리액은 20 중량% 내지 30 중량%의 TMAH를 포함하는 것인 마이크로전자 기판 처리 방법.
  9. 제1항에 있어서, 상기 처리액은 0.1 중량% 내지 5 중량%의 TMAH를 포함하는 것인 마이크로전자 기판 처리 방법.
  10. 제1항에 있어서, 상기 실리콘으로 이루어진 층, 피처 또는 구조는 폴리실리콘 피처 또는 구조를 포함하는 것인 마이크로전자 기판 처리 방법.
  11. 제10항에 있어서, 상기 실리콘으로 이루어진 층, 피처 또는 구조는 3DNAND 구조 또는 패턴을 포함하는 것인 마이크로전자 기판 처리 방법.
  12. 제11항에 있어서, 상기 3DNAND 구조 또는 패턴은 10:1 이상의 종방향 치수 대 횡방향 치수의 종횡비를 포함하는 것인 마이크로전자 기판 처리 방법.
  13. 제12항에 있어서, 상기 횡방향 치수는 50 nm 내지 100 nm이고, 상기 종방향 치수는 1000 nm 내지 2000 nm인 것인 마이크로전자 기판 처리 방법.
  14. 제1항에 있어서, 상기 실리콘으로 이루어진 층, 피처 또는 구조는 그 안에 형성된 구리 비아 구조 또는 패턴을 포함하는 것인 마이크로전자 기판 처리 방법.
  15. 제14항에 있어서, 상기 구리 비아 구조 또는 패턴은 10:1 이상의 종횡비를 포함하는 TSV(Through-Silicon-Via)인 것인 마이크로전자 기판 처리 방법.
  16. 제1항에 있어서, 상기 실리콘으로 이루어진 층, 피처 또는 구조는 마이크로범프 구조 또는 패턴을 포함하는 것인 마이크로전자 기판 처리 방법.
  17. 제1항에 있어서, 상기 공정 챔버의 환경 내에 피제어 산소 함량을 제공하기 위해 처리 중에 20 % 미만의 산소 농도를 포함하는 가스에 상기 마이크로전자 기판을 노출시키는 단계를 더 포함하는 마이크로전자 기판 처리 방법.
  18. 제17항에 있어서, 상기 가스는 산소보다 질소 중량을 더 많이 포함하는 질소 함유 가스인 것인 마이크로전자 기판 처리 방법.
  19. 제17항에 있어서, 상기 가스는 5 % 미만의 산소 농도를 포함하는 것인 마이크로전자 기판 처리 방법.
  20. 제17항에 있어서, 상기 가스는 1 ppb 내지 10 ppm의 산소 농도를 포함하는 것인 마이크로전자 기판 처리 방법.
  21. 제17항에 있어서, 상기 마이크로전자 기판을 상기 처리액과 상기 가스에 노출시킨 후에 그리고 후속 마이크로전자 기판을 제공하여 상기 처리액과 상기 가스에 노출시키기 전에, 상기 실리콘으로 이루어진 에칭된 층, 피처 또는 구조의 두께 또는 프로파일을 측정하고, 상기 피제어 산소 함량, 상기 처리액의 온도, 상기 가스 또는 처리액 내의 상대적인 질소 대 산소 농도, 또는 상기 가스 또는 처리액의 압력, 또는 이들의 임의의 조합을 조정하여, 상기 후속 마이크로전자 기판을 상기 처리액과 상기 가스에 노출시키는 단계를 더 포함하는 마이크로전자 기판 처리 방법.
  22. 제1항에 있어서, 상기 처리액 내에 피제어 산소 함량을 제공하기 위해 상기 처리액을 상기 마이크로전자 기판에 도포하기 전에, 20 % 미만의 산소 농도를 포함하는 캐리어 가스에 상기 처리액을 노출시키는 단계를 더 포함하는 마이크로전자 기판 처리 방법.
  23. 제1항에 있어서, 상기 처리액을 상기 마이크로전자 기판에 도포하기 전에, 불화수소산을 함유하는 전처리액에 상기 기판을 노출시키는 단계를 더 포함하는 마이크로전자 기판 처리 방법.
  24. 제1항에 있어서, 상기 처리액은 상기 희석액과 TMAH의 혼합물을 포함하고, 상기 혼합물은 1 중량% 미만의 산소 농도를 포함하는 것인 마이크로전자 기판 처리 방법.
  25. 제24항에 있어서, 상기 희석액은 물 또는 탈이온수 중 적어도 하나와, 과산화수소 또는 오존 중 적어도 하나를 포함하는 것인 마이크로전자 기판 처리 방법.
  26. 제24항에 있어서, 상기 혼합물은 1500 ppb 미만의 산소 농도를 포함하는 것인 마이크로전자 기판 처리 방법.
  27. 마이크로전자 기판을 처리하는 방법에 있어서,
    마이크로전자 기판을 공정 챔버에 수용하는 단계로서, 상기 마이크로전자 기판은 실리콘으로 이루어진 층, 피처 또는 구조를 포함하는 것인, 상기 마이크로전자 기판 수용 단계와,
    상기 실리콘을 에칭하기 위해 처리액을 마이크로전자 기판에 도포하는 단계로서, 상기 처리액은 희석액과 TMAH의 혼합물을 포함하고 1 중량% 미만의 제1 산소 농도를 갖는 것인, 상기 처리액 도포 단계와,
    상기 처리액을 도포하기 전에 또는 도중에, 상기 처리액 또는 상기 공정 챔버 내의 환경을, 20 % 미만의 제2 산소 농도 및 상기 산소 농도보다 높은 질소 농도를 포함하는 질소 함유 가스에 노출시키는 단계
    를 포함하고,
    상기 제1 및 제2 산소 농도는, 상기 처리액에 의해 상기 실리콘의 타겟 에칭 선택성, 또는 상기 실리콘으로 이루어진 층, 피처 또는 구조에 걸친 타겟 에칭 균일성을 달성하기 위해 제어되는 것인 마이크로전자 기판 처리 방법.
  28. 제27항에 있어서, 상기 희석액은 물 또는 탈이온수 중 적어도 하나와, 과산화수소 또는 오존 중 적어도 하나를 포함하는 것인 마이크로전자 기판 처리 방법.
  29. 제28항에 있어서, 상기 희석액은 0.3 중량% 내지 0.0001 중량%의 농도의 과산화수소 또는 오존을 포함하는 것인 마이크로전자 기판 처리 방법.
  30. 제28항에 있어서, 상기 실리콘으로 이루어지는 층, 피처 또는 구조는 10:1 이상의 종방향 치수 대 횡방향 치수의 종횡비를 갖는 3DNAND 구조 또는 패턴을 포함하는 것인 마이크로전자 기판 처리 방법.
  31. 제27항에 있어서, 상기 처리액은 1500 ppb 미만의 산소 농도를 포함하고, 상기 질소 함유 가스는 5 % 미만의 산소 농도를 포함하는 것인 마이크로전자 기판 처리 방법.
  32. 제27항에 있어서, 상기 마이크로전자 기판을 상기 처리액과 상기 질소 함유 가스에 노출시킨 후에 그리고 후속 마이크로전자 기판을 제공하여 상기 처리액과 상기 질소 함유 가스에 노출시키기 전에, 상기 실리콘으로 이루어진 에칭된 층, 피처 또는 구조의 두께 또는 프로파일을 측정하고, 상기 제1 산소 농도, 상기 제2 산소 농도, 상기 처리액의 온도, 상기 질소 농도, 상기 질소 함유 가스 또는 처리액의 압력, 또는 이들의 임의의 조합 중 하나 이상을 조정하여, 상기 후속 마이크로전자 기판을 상기 처리액과 가스에 노출시키는 단계를 더 포함하는 마이크로전자 기판 처리 방법.
KR1020187016581A 2015-11-14 2016-11-14 묽은 tmah을 사용하여 마이크로전자 기판을 처리하는 방법 KR102549285B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562255419P 2015-11-14 2015-11-14
US62/255,419 2015-11-14
US201662348745P 2016-06-10 2016-06-10
US62/348,745 2016-06-10
PCT/US2016/061801 WO2017083811A1 (en) 2015-11-14 2016-11-14 Method of treating a microelectronic substrate using dilute tmah

Publications (2)

Publication Number Publication Date
KR20180083375A true KR20180083375A (ko) 2018-07-20
KR102549285B1 KR102549285B1 (ko) 2023-06-28

Family

ID=57472038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187016581A KR102549285B1 (ko) 2015-11-14 2016-11-14 묽은 tmah을 사용하여 마이크로전자 기판을 처리하는 방법

Country Status (6)

Country Link
US (1) US10256163B2 (ko)
JP (1) JP6928797B2 (ko)
KR (1) KR102549285B1 (ko)
CN (1) CN108431929B (ko)
TW (2) TWI675905B (ko)
WO (1) WO2017083811A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210027472A (ko) * 2018-08-31 2021-03-10 가부시키가이샤 스크린 홀딩스 기판 처리 방법 및 기판 처리 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6917807B2 (ja) * 2017-07-03 2021-08-11 東京エレクトロン株式会社 基板処理方法
JP7064905B2 (ja) * 2018-03-05 2022-05-11 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
WO2020145002A1 (ja) * 2019-01-10 2020-07-16 東京エレクトロン株式会社 基板処理装置、および基板処理方法
JP2022041076A (ja) * 2020-08-31 2022-03-11 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US20240112917A1 (en) * 2021-02-10 2024-04-04 Tokuyama Corporation Method for processing substrate, and method for manufacturing silicon device comprising said processing method
CN114854419B (zh) * 2022-04-13 2023-09-05 华中科技大学 一种用于湿法蚀刻相变材料的碱性蚀刻液及其应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124888A (ja) * 1994-10-19 1996-05-17 Mitsubishi Gas Chem Co Inc 半導体基板のオゾン洗浄方法
JP2003282527A (ja) * 2002-03-27 2003-10-03 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
JP2013258391A (ja) * 2012-05-15 2013-12-26 Dainippon Screen Mfg Co Ltd 基板処理用の薬液生成方法、基板処理用の薬液生成ユニット、および基板処理システム
JP2015184523A (ja) * 2014-03-25 2015-10-22 Hoya株式会社 マスクブランク基板の製造方法、マスクブランクの製造方法及び転写用マスクの製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3515521B2 (ja) * 1998-04-16 2004-04-05 セミトゥール・インコーポレイテッド 半導体ウェーハなどのワークピースの処理方法および処理装置
AT501653B1 (de) 2003-11-18 2010-04-15 Tokyo Electron Ltd Substrat-reinigungsverfahren, substrat-reinigungsvorrichtung und computer-lesbares aufzeichnungsmedium
EP1763072A4 (en) 2004-06-04 2010-02-24 Tokyo Electron Ltd SUBSTRATE PURIFICATION METHOD AND COMPUTER READABLE RECORDING MEDIUM
US7718009B2 (en) 2004-08-30 2010-05-18 Applied Materials, Inc. Cleaning submicron structures on a semiconductor wafer surface
JP4324527B2 (ja) 2004-09-09 2009-09-02 東京エレクトロン株式会社 基板洗浄方法及び現像装置
US7442319B2 (en) 2005-06-28 2008-10-28 Micron Technology, Inc. Poly etch without separate oxide decap
JP4734063B2 (ja) 2005-08-30 2011-07-27 東京エレクトロン株式会社 基板洗浄装置及び基板洗浄方法。
JP2007103741A (ja) 2005-10-05 2007-04-19 Tokyo Electron Ltd 基板洗浄装置及び基板洗浄方法並びに基板洗浄プログラム
GB0615343D0 (en) * 2006-08-02 2006-09-13 Point 35 Microstructures Ltd Improved etch process
JP4723001B2 (ja) 2006-10-05 2011-07-13 東京エレクトロン株式会社 基板処理装置、基板処理方法、および排液カップの洗浄方法
US8293558B2 (en) * 2006-10-09 2012-10-23 Solexel, Inc. Method for releasing a thin-film substrate
JP5027823B2 (ja) * 2007-01-15 2012-09-19 株式会社ザイキューブ 三次元半導体集積回路装置及びその製造方法
JP4863897B2 (ja) 2007-01-31 2012-01-25 東京エレクトロン株式会社 基板洗浄装置、基板洗浄方法及び基板洗浄プログラム
JP5222499B2 (ja) * 2007-07-12 2013-06-26 大日本スクリーン製造株式会社 基板処理装置
JP5401255B2 (ja) 2008-11-05 2014-01-29 東京エレクトロン株式会社 洗浄装置、洗浄方法、および記憶媒体
WO2011154875A1 (en) * 2010-06-09 2011-12-15 Basf Se Aqueous alkaline etching and cleaning composition and method for treating the surface of silicon substrates
JP5648897B2 (ja) * 2010-06-10 2015-01-07 独立行政法人産業技術総合研究所 貫通孔を形成しためっき層付シリコン基板の製造方法
JP2012114409A (ja) 2010-11-04 2012-06-14 Tokyo Electron Ltd 基板洗浄方法、基板洗浄装置及び基板洗浄用記憶媒体
EP2533276A1 (en) * 2011-06-07 2012-12-12 Imec Method for detecting embedded voids in a semiconductor substrate
JP5917861B2 (ja) * 2011-08-30 2016-05-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
JP5632860B2 (ja) 2012-01-05 2014-11-26 東京エレクトロン株式会社 基板洗浄方法、基板洗浄装置及び基板洗浄用記憶媒体
JP5911757B2 (ja) 2012-06-08 2016-04-27 ソニー株式会社 基板処理方法、基板処理装置、および記録媒体
JP2014003081A (ja) * 2012-06-15 2014-01-09 Ps4 Luxco S A R L 半導体装置及びその製造方法
US9640531B1 (en) * 2014-01-28 2017-05-02 Monolithic 3D Inc. Semiconductor device, structure and methods
US8969948B2 (en) * 2013-03-28 2015-03-03 Intel Corporation Tungsten salicide gate source for vertical NAND string to control on current and cell pillar fabrication
WO2015115002A1 (ja) * 2014-01-29 2015-08-06 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124888A (ja) * 1994-10-19 1996-05-17 Mitsubishi Gas Chem Co Inc 半導体基板のオゾン洗浄方法
JP2003282527A (ja) * 2002-03-27 2003-10-03 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
JP2013258391A (ja) * 2012-05-15 2013-12-26 Dainippon Screen Mfg Co Ltd 基板処理用の薬液生成方法、基板処理用の薬液生成ユニット、および基板処理システム
JP2015184523A (ja) * 2014-03-25 2015-10-22 Hoya株式会社 マスクブランク基板の製造方法、マスクブランクの製造方法及び転写用マスクの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210027472A (ko) * 2018-08-31 2021-03-10 가부시키가이샤 스크린 홀딩스 기판 처리 방법 및 기판 처리 장치
US11670517B2 (en) 2018-08-31 2023-06-06 SCREEN Holdings Co., Ltd. Substrate processing method and substrate processing device

Also Published As

Publication number Publication date
WO2017083811A1 (en) 2017-05-18
JP6928797B2 (ja) 2021-09-01
CN108431929A (zh) 2018-08-21
TW201736575A (zh) 2017-10-16
TWI638034B (zh) 2018-10-11
TW201840825A (zh) 2018-11-16
KR102549285B1 (ko) 2023-06-28
JP2018534783A (ja) 2018-11-22
US20170141005A1 (en) 2017-05-18
CN108431929B (zh) 2023-03-31
TWI675905B (zh) 2019-11-01
US10256163B2 (en) 2019-04-09

Similar Documents

Publication Publication Date Title
KR102549285B1 (ko) 묽은 tmah을 사용하여 마이크로전자 기판을 처리하는 방법
KR102247535B1 (ko) 고종횡비 구조들을 위한 제거 방법들
US9214377B2 (en) Methods for silicon recess structures in a substrate by utilizing a doping layer
US20180261686A1 (en) Transistor sidewall formation process
US11031280B2 (en) Isolation regions including two layers and method forming same
US7314826B2 (en) Semiconductor device and method of fabricating the same
CN112956000B (zh) 经硼掺杂的非晶形碳硬掩模及方法
US7786017B1 (en) Utilizing inverse reactive ion etching lag in double patterning contact formation
US9780000B2 (en) Method for forming spacers for a transitor gate
WO2020097778A1 (en) Additive to phosphoric acid etchant
US20040102017A1 (en) Method of forming trench isolation structure
US6908807B2 (en) Methods of forming semiconductor constructions
KR20190051852A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기억 매체
JP2011114216A (ja) 半導体装置の製造方法
KR20190045072A (ko) 반도체 장치의 제조 방법
US11087973B2 (en) Method of selective deposition for BEOL dielectric etch
CN113539971B (zh) 半导体结构及其形成方法
US9401285B2 (en) Chemical mechanical planarization topography control via implant
KR100761540B1 (ko) 반도체 소자의 트렌치 형성방법
KR20240044141A (ko) 기판 처리 장치, 기판 처리 방법 및 반도체 소자의 제조 방법
US20150303068A1 (en) Cmp wafer edge control of dielectric
CN111696912A (zh) 半导体结构及其形成方法
TW202201760A (zh) 在微電子工件上於三維結構中用於接觸窗的凸墊形成
US20140256143A1 (en) Method for Hard Mask Loop with Defect Reduction

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant