TW201840825A - 使用稀釋的氫氧化四甲基銨處理微電子基板的方法 - Google Patents

使用稀釋的氫氧化四甲基銨處理微電子基板的方法 Download PDF

Info

Publication number
TW201840825A
TW201840825A TW107125419A TW107125419A TW201840825A TW 201840825 A TW201840825 A TW 201840825A TW 107125419 A TW107125419 A TW 107125419A TW 107125419 A TW107125419 A TW 107125419A TW 201840825 A TW201840825 A TW 201840825A
Authority
TW
Taiwan
Prior art keywords
processing
microelectronic substrate
solution
item
substrate according
Prior art date
Application number
TW107125419A
Other languages
English (en)
Other versions
TWI675905B (zh
Inventor
普林茲華勒斯
山下剛秀
高橋周平
岡村尚幸
巴賽特德瑞克
路易斯 帕切科 羅頓達洛安東尼奧
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201840825A publication Critical patent/TW201840825A/zh
Application granted granted Critical
Publication of TWI675905B publication Critical patent/TWI675905B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本發明的實施例提供一種使用稀釋的TMAH處理微電子基板的方法。在該方法中，一微電子基板係被接收進一處理腔室，該微電子基板具有矽的一層、特徵部或結構。一處理溶液係塗佈至該微電子基板以蝕刻該矽，其中，該處理溶液包含一稀釋溶液及TMAH。一控制的氧含量係在該處理溶液或該處理腔室內的一環境中加以提供，以藉由該處理溶液達成該矽的目標蝕刻選擇性，或在整個該矽的層、特徵部或結構的目標蝕刻均勻性，或兩者。

Description

使用稀釋的氫氧化四甲基銨處理微電子基板的方法
本專利申請案主張於西元2015年11月14日申請之美國暫時專利申請案第62/255,419號以及於西元2016年6月10日申請之美國暫時專利申請案第62/348,745號的優先權，其中每一者的全部內容於此藉由參照納入本案揭示內容。
本發明關於半導體處理技術，且更具體而言，關於控制用於處理微電子基板的氣體及化學品之化學性質的設備及方法。
半導體處理的一個實施態樣係能夠選擇性移除可能曝露於相同化學環境的膜，該等膜係因為用以形成可用於製造或形成微電子元件的特徵部或結構而曝露於相同化學環境。選擇性移除或選擇性可取決於每個膜對於藉由特定化學品自微電子基板加以蝕刻或移除的相對抗性。此外，當在整個微電子基板的表面製造複數類似的微電子元件時，以相對均勻的方式移除所選的膜可能是有用的。因此，期望發展新的系統及方法，其增加在微電子基板上形成之膜或結構的蝕刻選擇性及蝕刻均勻性。
本發明的實施例提供一種處理微電子基板的方法，該方法包含將一微電子基板接收進一處理腔室中，其中，該微電子基板包含矽的一層、特徵部或結構。一處理溶液係塗佈至該微電子基板以蝕刻該矽，其中，該處理溶液包含一稀釋溶液及TMAH。一控制的氧含量係在該處理溶液或該處理腔室內的一環境中加以提供，以藉由該處理溶液達成該矽的目標蝕刻選擇性，或在整個該矽的層、特徵部或結構的目標蝕刻均勻性，或兩者。
在一實施例中，該方法包含將一處理溶液塗佈至該微電子基板以蝕刻該矽，該處理溶液包含一稀釋溶液及TMAH的混合物，且具有重量百分濃度小於1%的一第一氧濃度。在塗佈該處理溶液之前或期間，該方法進一步包含將該處理溶液或在該處理腔室中的一環境曝露於一含氮氣體，該含氮氣體包含小於20%的一第二氧濃度及大於該第二氧濃度的氮濃度，其中，該第一及第二氧濃度係加以控制以藉由該處理溶液達成該矽的目標蝕刻選擇性，或在整個該矽的層、特徵部或結構的目標蝕刻均勻性，或兩者。
本揭示內容關於用於選擇性蝕刻在微電子基板上形成之不同材料或膜的化學處理方法，該微電子基板可用以製造微電子元件。本文所揭示係將濕蝕刻製程的化學及環境條件最佳化的系統及方法，該濕蝕刻製程可應用至但不限於在此技術領域具有通常知識者所熟知的3DNAND、邏輯及TSV特徵部。這些特徵部可包含但不限於溝槽、膜堆疊、微凸塊或用以製造微電子元件的任何特徵部。
如在此技術領域具有通常知識者所理解，微電子元件的製造藉由圖案化可在微電子基板上已沉積的膜而形成結構。圖案化可藉由選擇性移除可能具有與周圍或毗鄰的膜之類似性質的膜而加以實現，此使得難以移除期望的膜且同時使其他膜未受影響或最小化對其他膜的影響。理想上，蝕刻製程可加以最佳化以增加在周圍或毗鄰的膜之間的蝕刻選擇性，使得一膜與另一膜相比將以較高的速率加以移除，該另一膜係同時曝露於相同化學品或當作為移除目標的膜係加以移除而其他膜係加以曝露時可曝露於相同的化學品。例如：一膜可為可用以形成微電子元件的犧牲膜，但可能非納入最終配置中。
在一特定的實施例中，矽可用以在微電子基板上形成特徵部。本文使用的術語「矽」可意指單晶矽或多晶矽，且可形成基板的一部分而成為一層、特徵部或結構。舉例而言，矽可意指矽晶圓，或可意指以特徵部圖案化或未圖案化的多晶矽層。具體參照多晶矽係僅用於示例的目的，且係非意圖排除任何實施例對其他形式的矽之應用。
在微電子基板上之特徵部的形成期間，當多晶矽曝露於空氣或氧時，該多晶矽在其表面上生長氧化物（諸如二氧化矽），該氧化物在後續處理之前可能需要被移除。在其他實施例中，該氧化物可能有意地加以生長但在後續處理之前可能需要被移除。在又其他的實施例中，基板包含多晶矽及周圍或毗鄰的材料兩者，該周圍或毗鄰的材料可包含氧化物，而多晶矽需要選擇性地加以蝕刻而沒有移除周圍或毗鄰的材料。不幸地，對於許多化學品而言，在氧化物和多晶矽之間的蝕刻選擇性可能相對地低。然而，稀釋的氫氧化四甲基銨（TMAH）可用以選擇性地移除多晶矽而沒有移除該氧化物。在多晶矽上的氧化物生長可能抑制該選擇性。此外，對於下一代元件而言，隨著元件特徵部在尺寸及/或密度上加以降低時，來自TMAH的處理蝕刻速率及/或蝕刻輪廓可能受到負面影響。因此，既有的處理技術可能不足以選擇性地移除較少量的多晶矽，或在整個基板及/或整個基板特徵部及/或沿基板特徵部呈現均勻的方式進行選擇性地移除。本文揭示新的方法以比過去更高程度地控制選擇性的蝕刻速率，其係藉由在處理溶液或腔室環境中提供受控制的氧含量。例如：新技術可最小化可能曝露於基板（例如：多晶矽）之氧的量，諸如藉由在處理期間控制處理腔室中的氧濃度及/或控制在稀釋之TMAH處理溶液中的氧濃度，如本文揭示的數據所示。
在一實施例中，待處理的微電子基板可包含可在基板表面上沉積的多晶矽膜或多晶矽膜的一部分。該多晶矽膜可加以圖案化以包含延伸進多晶矽膜的孔洞或溝槽。在其他例子中，多晶矽膜可為圖案化之膜堆疊的一部分，其中該多晶矽膜係加以曝露使得其可曝露於處理腔室中的處理溶液。
在另一實施例中，待處理的微電子基板包含可曝露於處理腔室中之處理溶液的銅膜或銅膜的一部分。在一例子中，該銅膜可為可包含銅互連特徵部之矽穿孔（TSV）的一部分，該銅互連特徵部可延伸穿過微電子基板，例如穿過矽晶圓。在另一例子中，銅膜可為接合結構的一部分，該接合結構允許在可被包含於單獨的電性元件之中的元件和封裝之間的電連通。此可包含可包括銅膜或層的微凸塊結構或圖案。
在另一實施例中，待處理的微電子基板可包含邏輯或記憶體結構，該邏輯或記憶體結構包含可能需要被選擇性蝕刻的多晶矽。例如：記憶體元件可包含在此技術領域具有通常知識者已知的3DNAND結構或圖案。
根據該方法的實施例，微電子基板可在處理腔室內加以處理，該處理腔室可配置成分配處理溶液。處理腔室可包含液體分配系統，該液體分配系統可進一步配置成分配氣體。例如：處理腔室可耦接至可提供處理溶液的液體分配系統，該處理溶液包含在用於選擇性地蝕刻基板之稀釋溶液中的液體蝕刻劑。處理溶液可依需要加以選擇以蝕刻在微電子基板上之任何類型的表面。在一情況下，處理溶液可包含稀釋溶液及TMAH。該稀釋溶液可包含水、去離子水、過氧化氫、及/或臭氧。例如：稀釋溶液可包含水或去離子水，且可選用性地進一步包含過氧化氫或臭氧。稀釋溶液和TMAH之間的比例可依據應用加以變化。幾種不同的應用可包含但不限於重量百分濃度在0.1%和30%之間的TMAH、重量百分濃度在20%和30%之間的TMAH、及重量百分濃度在0.1%和5%之間的TMAH。在一實施例中，稀釋溶液包含重量百分濃度小於1%之過氧化氫或臭氧的濃度。在另一實施例中，稀釋溶液包含重量百分濃度在0.3%和0.0001%之間之過氧化氫或臭氧的濃度。在又另一實施例中，稀釋溶液包含在十億分之一和百萬分之十之間的過氧化氫濃度或臭氧濃度。
用於處理基板的方法可包含在處理腔室之內接收微電子基板，且該處理腔室可被允許控制可能曝露於微電子基板的壓力、溫度及氣體組成。微電子基板可固定至處理夾盤，該處理夾盤可能能夠在處理溶液分配噴嘴下方旋轉及/或平移微電子基板，或當在微電子基板上方或下方平移處理溶液分配噴嘴時旋轉微電子基板。舉例而言，在處理溶液的塗佈期間，微電子基板可加以旋轉以在整個表面分配處理溶液。旋轉速度可在200 rpm和1000 rpm之間。在其他例子中，處理溶液分布亦可藉由在移動處理溶液分配噴嘴跨過旋轉或非旋轉的微電子基板而加以控制。該分配噴嘴可從一側移動至另一側，或可循弧線橫跨表面。在其他例子中，可將該分配噴嘴掃過該表面而同時將處理溶液加以分配。該分配步驟可在微電子基板的任一側上加以進行。
在一實施例中，處理腔室可配置成在液體分配處理期間控制氛圍或環境條件，使得曝露於基板表面的空氣或氣體可加以控制以消除或控制可能曝露於基板（例如：多晶矽）之氧的量。例如：處理腔室可具有調節進入腔室之氣流的壓力控制系統，使得可防止氛圍空氣進入處理腔室或使得氧濃度係加以控制以最小化在多晶矽上的氧化物生長。
在另一實施例中，液體分配系統可包含載體氣體，該載體氣體將稀釋的TMAH攜至處理腔室。在稀釋之TMAH中的氧濃度可藉由最小化在載體氣體中的氧濃度、在來源TMAH之內的氧濃度、或兩者的組合而加以控制。舉例而言，受控制的氧含量可藉由使用氮作為載體氣體取代壓縮乾燥空氣（CDA）及/或最小化曝露於TMAH或處理腔室的氛圍空氣而加以提供。該液體分配系統可包含由在此技術領域具有通常知識者可加以實現之任何液體遞送系統，且不限於使用載體氣體的分配系統。
在另一實施例中，處理溶液可包含液態TMAH，該液態TMAH可在被分配至微電子基板之上之前與含氧液體加以混合。舉例而言，該含氧液體可包含但不限於過氧化氫或臭氧。在一實施例中，含氧液體包含重量百分濃度小於1%之過氧化氫或臭氧的濃度。在另一實施例中，含氧液體包含重量百分濃度在0.3%和0.0001%之間之過氧化氫或臭氧的的濃度。在又另一實施例中，含氧液體包含在十億分之一和百萬分之十之間之過氧化氫的濃度或臭氧的濃度。該TMAH/氧之液體處理溶液可結合與本文描述之關於TMAH液體及氧氣實施例之相同或類似的製程條件。
本文揭示的硬體實施例可藉由下列美國專利或公開之申請案所揭示的系統加以提供及/或實施，其係於此藉由參照納入本案揭示內容：美國專利第8,043,436號、美國專利第8,113,221號、美國專利第8,147,617號、美國專利申請公開號第20080178910號、美國專利申請公開號第20090272407號、美國專利申請公開號第20100108103號、美國專利申請公開號第20100212701號、美國專利申請公開號第20120006362號、美國專利申請公開號第20120111373號及美國專利申請公開號第20130174873號。此外，在化學處理硬體之技術領域具有通常知識者可修改所揭示的硬體實施例以實現本文揭示的方法。
如上所述，在處理期間控制氛圍環境係一種可用以控制或減少氧曝露於微電子基板以實現期望（或目標）蝕刻選擇性或均勻性的技術。在一情況下，氛圍環境可用以控制氧濃度，其係使用氣流及壓力調節以控制引至處理腔室之氧的量及/或防止外部空氣進入處理腔室。此外，在處理腔室之內的氧濃度可在足夠低的水平，使得在用以處理基板的其他氣體或液體之內的氧在曝露於處理腔室環境時可遠離微電子基板向外擴散。舉例而言，當稀釋的TMAH溶液係曝露於微電子基板時，在該處理溶液之內之至少一部分的氧可自該溶液擴散出去或至少遠離微電子基板。較少量的氧可藉由防止氧化物生長或抑制多晶矽的蝕刻過程而提高稀釋之TMAH溶液的蝕刻效率或選擇性。
在一實施例中，在微電子基板係於處理腔室內加以固定之後，製程可包括將微電子基板曝露於包含小於20%之氧濃度的氣體。然而，在某些實施例中，氣體中的氧濃度將為小於15%以實現期望的蝕刻速率或蝕刻輪廓，且在一些例子中，氧濃度可小於5%或在5%和10%之間。更廣泛地，氧濃度可在十億分之一和百萬分之十之間。處理腔室可配置成在塗佈處理溶液之前依需要在不同的氧濃度條件之間加以交替。
類似地，在處理溶液之內的氧濃度可在曝露於微電子基板之前加以控制或最小化。在此情況下，舉例而言，處理溶液（例如：稀釋的TMAH）之液體來源的氧濃度可藉由使用富含氮的載體氣體或使用富含氮之氣體維持液體來源壓力而加以達成。此與使用可能比富含氮的氣體具有相對較高之氧濃度的空氣或CDA形成對比。舉例而言，處理溶液可維持在將處理溶液提供至處理腔室之液體來源的壓力下。該液體來源可使用氮氣加以加壓，該氮氣係低氧濃度的氣體。在一情況下，在處理溶液中之氧濃度的體積百分濃度可小於20%。在另一情況下，處理溶液可包含稀釋溶液和TMAH的混合物，該混合物包含小於10 ppm的氧濃度。在其他特定的實施例中，氧濃度可小於5 ppm、小於100 ppb、或小於1500 ppb。
在處理腔室之內及/或在處理溶液中的氧濃度可加以控制或調整，以在整個微電子基板及/或針對在微電子基板的表面上之特徵部或圖案化的膜堆疊達成期望的蝕刻速率或蝕刻輪廓。氧濃度可結合本文揭示的其他製程條件加以調整，以達成期望的蝕刻速率及/或輪廓。在此技術領域具有通常知識者可至少部分地依據膜堆疊組成、厚度、幾何形狀（例如：台階高度、深寬比等）、或其任何組合而調整本文所揭示的方法。舉例而言，在此技術領域具有通常知識者可處理微電子基板及測量特徵部或特性，以評估是否達成均勻性或期望的蝕刻速率。鑑於測量，在此技術領域具有通常知識者可相應地調整在處理腔室及/或液體分配系統之內的氧濃度，以實現期望的蝕刻速率或蝕刻輪廓。
在一實施例中，在處理溶液於處理腔室內加以分配之前，微電子基板處理方法可控制或調整在該處理溶液中的氧濃度。舉例而言，微電子基板可在處理腔室之內加以固定，且曝露於具有氮的重量百分濃度比氧的重量百分濃度高的氣體。在一特定的實施例中，該氣體包含重量百分濃度小於20%的氧。在另一特定的實施例中，該氣體包含小於15%的氧濃度。在另一特定的實施例中，該氣體包含小於10%的氧濃度。在其他特定的實施例中，該氣體包含小於5%或在5%和10%之間的氧濃度。
參照圖1及圖2，氧含量的影響係加以描繪。圖1顯示：在示意性的剖面圖中，將在去離子水（DiW）之稀釋溶液中的5%TMAH之處理溶液分配至旋轉的矽基板之上。該TMAH將蝕刻矽表面，但若氧化物的形成在表面或表面的一部分上發生，則蝕刻將因氧化物的存在而被抑制或加以減慢。處理溶液係沿中心軸加以分配，且朝基板邊緣以向外薄化之輪廓向外擴散。如圖1的左側顯示，若處理腔室中的環境包含空氣且處理溶液具有來自去離子水之小的氧含量，則氧可從空氣被吸收進處理溶液中，特別是接近基板邊緣覆蓋係較薄之處，導致在邊緣比在中心較慢的蝕刻速率。蝕刻輪廓係在圖2的曲線圖中加以顯示。另一方面，如圖1的右側顯示，若處理腔室中的環境包含氮且處理溶液具有來自去離子水之小的氧含量，則氧可從處理溶液除氣進入氮中，特別是接近基板邊緣覆蓋係較薄之處，導致在邊緣比在中心較快的蝕刻速率。蝕刻輪廓係因而與在空氣情況下的蝕刻輪廓相反，如圖2的曲線圖所示。因此，蝕刻選擇性及/或均勻性可在整個矽層、圖案的特徵部藉由控制在處理溶液和腔室環境中之氧和氮的相對含量而加以控制。舉例而言，基板可在曝露於處理溶液期間曝露於氣體，其中該氣體具有小於20%的氧含量且氮的重量百分濃度比氧的重量百分濃度高。作為進一步的例子，氧濃度可小於15%、或小於5%、或在5%和10%之間。作為進一步的例子，氧濃度可在十億分之一（1 ppb）和百萬分之十（10 ppm）之間。
在一實施例中，該方法可包含在使用處理溶液處理之前的預處理。該預處理可包含但不限於稀釋的氫氟酸（DHF）（例如：100：1的DiW：HF），該稀釋的氫氟酸可在20℃和50℃之間加熱且其可用以製備用於蝕刻的多晶矽。此可包含移除當微電子基板係曝露於在處理工具外部之氛圍空氣條件時生長的任何氧化物。
如圖3A的表及圖3B的曲線圖所示，對於包含DHF預處理（100：1）接著稀釋的TMAH（4：1的DiW：TMAH）之蝕刻處理的處理流程，蝕刻速率及輪廓可藉由使用N2 氣加壓TMAH來源而加以調整。較均勻的中心-蝕刻輪廓及緩慢的蝕刻速率係在沒有N2 氣的情況下加以達成。較快的蝕刻速率及增加中心對邊緣的蝕刻速率之在輪廓中的變化係使用N2 氣加以達成。中等的輪廓變化及增加的蝕刻速率係在具有0.055 MPa N2 氣體壓力的來源槽及具有1500 ppb氧含量之稀釋的TMAH之情況下被觀察到，而較劇烈的變化係在具有0.210 MPa N2 氣體壓力的來源槽及具有34 ppb氧含量之稀釋的TMAH之情況下被觀察到。
類似地，如圖4的曲線圖所示，蝕刻速率及輪廓可藉由調整處理溶液中的TMAH濃度而加以調整。該蝕刻速率及輪廓變化隨著增加的TMAH濃度而增加。例如：在中心蝕刻速率和邊緣蝕刻速率之間的差隨著增加的濃度而增加。TMAH濃度通常可為重量百分濃度在0.1%和30%之間的TMAH。對於某些實施例而言，處理溶液可包含重量百分濃度20%至30%的TMAH，而對於其他實施例而言，處理溶液可包含重量百分濃度0.1%至5%的TMAH。
蝕刻速率或輪廓亦可受處理溶液的溫度影響。廣泛地，處理工具可將處理溶液維持在20℃-70℃之間的溫度。然而，在其他特定的實施例中，溫度可維持在20℃和50℃之間、在20℃和30℃之間、在30℃和40℃之間、或在40℃和50℃之間。如圖5的曲線圖所示，所蝕刻的量（以埃計）隨著溫度在整個基板增加。因此，較快的蝕刻速率可藉由增加處理溶液的溫度而在整個基板均勻地加以達成。
實施例可包含藉由控制用以預處理微電子基板之氣體的氧濃度而控制氧含量，如上所討論，且在氣體的曝露之後，處理溶液可被塗佈至亦具有控制之氧含量的微電子基板。在一種情況下，處理溶液可包含稀釋溶液和TMAH的混合物，該混合物包含小於10 ppm或小於1%的氧濃度。在其他特定的實施例中，氧濃度可小於5 ppm、小於100 ppb、或小於1500 ppb。該稀釋溶液可包含但不限於水或去離子水。臭氧或過氧化氫亦可加以添加，如上所討論。在分配進入處理腔室之前及如上所討論，處理溶液的溫度亦可加以控制以幫助實現期望的蝕刻速率或蝕刻輪廓。廣泛地，處理工具可將處理溶液維持在20℃-70℃之間的溫度。然而，在其他特定的實施例中，溫度可維持在20℃和50℃之間、在20℃和30℃之間、在30℃和40℃之間、或在40℃和50℃之間。
一種從本文揭示的方法選擇製程條件的方式，可為使用反饋方法最佳化蝕刻速率或蝕刻輪廓以調整或控制微電子基板上的處理結果。舉例而言，此可包含將初始微電子基板曝露於初始處理溶液及初始氣體，該初始處理溶液包含稀釋的TMAH溶液，且該氣體包含小於該氣體之重量百分濃度30%的氧濃度，例如小於20%、或小於10%、或小於5%、或在1 ppb和10 ppm之間。在該初始處理之後，微電子基板之一個以上特徵部的測量可加以進行以判定蝕刻速率或蝕刻輪廓。廣泛地，矽之蝕刻的層、特徵部或結構的厚度或輪廓可加以測量。更具體而言，所測量的特徵部可包含但不限於膜層厚度輪廓、膜層厚度、圖案化的結構輪廓、或其任何組合。至少部分地依據該測量，在此技術領域具有通常知識者可調整該初始處理溶液或該初始氣體的一個以上特性。例如：蝕刻輪廓可為可被降低之中心高的輪廓。同樣地，存在可被降低之邊緣高的輪廓或可被升高之邊緣低的輪廓。此外，蝕刻速率可依據測量結果加以降低或提高。
可依據測量加以調整之處理溶液的一個以上特性可包含溫度、氧濃度、氮濃度、壓力、或其任何組合。可加以變化之氣體的一個以上特性可包含溫度、氧濃度、氮濃度、壓力、或其任何組合。在其他實施例中，該等調整可包含依據在此技術領域具有通常知識者的知識變化氣體及處理溶液之氧濃度，或分別地改變氣體或處理溶液的氧濃度。該等調整可根據上述製程條件範圍加以進行。
在該調整之後，一後續微電子基板可曝露於在上述調整分析期間所決定之新的處理溶液或氣體濃度。此過程可加以重複直到期望的蝕刻速率或蝕刻輪廓係加以達成。
在某些情況下，移除效率可隨著微電子基板上之圖案化的特徵部之幾何形狀而變化。舉例而言，移除效率可隨著增加圖案化之特徵部的深寬比（即，特徵部之深度對寬度的比例）而降低。通常，在此技術領域具有通常知識者可最佳化製程條件以達成期望的移除效率。例如：改變與TMAH一起使用的稀釋溶液亦可增加移除效率及/或在微電子基板上實現期望的特徵部。
在一實施例中，處理溶液可包含稀釋溶液和TMAH的混合物，該混合物可用以處理微電子基板。更具體而言，稀釋溶液可為例如在液體分配系統的來源槽中與TMAH混合之液體且一起分配至微電子基板之上。然而，在其他實施例中，稀釋溶液和TMAH可獨立地加以分配，使得處理溶液係在處理腔室中在基板處或之上加以形成。稀釋溶液可包含但不限於水、去離子水、過氧化氫、臭氧、或其任何組合。過氧化氫或臭氧之添加可特別用於較高深寬比的特徵部。在又另一實施例中，一稀釋溶液（例如：水或去離子水）可與TMAH在槽中加以混合，而另一稀釋溶液（例如：過氧化氫或臭氧）係獨立地加以分配。在於處理腔室內加以分配之前，處理工具可將處理溶液維持在20℃-70℃之間的溫度。然而，在其他特定的實施例中，溫度可維持在20℃和50℃之間、在20℃和30℃之間、在30℃和40℃之間、或在40℃和50℃之間。稀釋溶液和TMAH之間的比例可依據應用而加以變化。幾種不同的應用可包含但不限於重量百分濃度在0.1%和30%之間的TMAH、重量百分濃度在20%和30%之間的TMAH、及重量百分濃度在0.1%至5%之間的TMAH。
如上所討論且作為示例而非限制，微電子基板可包含多晶矽膜，該多晶矽膜可加以圖案化以包含孔洞或溝槽或可為圖案化的膜疊堆之一部分；可包含銅膜，諸如包含銅互連特徵部或接合結構的矽穿孔（TSV）；或可包含邏輯或記憶體結構，諸如3DNAND結構。
在一特定的實施例中，在微電子基板上之圖案化的特徵部可包含如圖6A-6C之示意橫剖面中顯示的記憶體元件（諸如3DNAND）。記憶體元件100可包含氧化矽105和導電多晶矽107或其他導電材料（諸如氮化矽）之交替的層。複數溝槽（未顯示）係從該等交替層之堆疊的頂部至底部加以形成。圖6A-6C描繪位於兩個溝槽之間之堆疊的部分。袋部110的圖案係藉由將導電多晶矽107相對於氧化矽105加以凹陷而在溝槽中加以形成。記憶體元件100的深寬比係由縱向尺寸對橫向尺寸的比例加以定義。縱向尺寸係溝槽深度，即，從堆疊的頂部至堆疊的底部之距離。元件的橫向尺寸係溝槽開口的寬度，其係在圖案化特徵部之周緣的周邊或邊緣與毗鄰的圖案化特徵部之間加以定義。在一示例中，縱向尺寸可包含高達1000 nm的溝槽深度，及橫向尺寸可包含高達100 nm的溝槽開口，且深寬比可高達10：1。在其他實施例中，深寬比可包含40：1以上的比例，使得在橫向尺寸和縱向尺寸之間的差可增加。例如：溝槽深度的範圍可高達2000 nm，且溝槽開口的範圍可高達50 nm。在一實施例中，溝槽深度係在1000 nm和2000 nm之間，且溝槽開口係在50 nm和100 nm之間。
在圖6B中，一層多晶矽120係沉積進溝槽中，填充袋部110且覆蓋圖案化的特徵部（例如：多晶矽沉積）。在圖6C中，由箭號顯示的後續蝕刻製程相對於由多晶矽沉積而覆蓋的氧化矽105選擇性地移除所沉積的多晶矽120之一部分。上述本文揭示的TMAH製程可允許選擇性的多晶矽移除，例如：使多晶矽凹陷進入袋部110中，在氧化矽105之間留下薄的多晶矽層125，如圖所示。隨著3DNAND元件的深寬比從10：1增加至40：1以上，在袋部中之剩餘的多晶矽厚度之中心至邊緣及頂部至底部的堆疊均勻性對元件效能而言將為關鍵的。因此，本文描述之在多晶矽的稀釋之TMAH蝕刻製程中控制氧含量的方法，可用以達成3DNAND元件必需的蝕刻選擇性及均勻性。
在另一實施例中，圖案化的特徵部可包含如圖7A-7D之示意橫剖面中描繪的TSV特徵部。圖7A描繪具有貫孔210的矽晶圓200，該貫孔210以絕緣襯墊220襯裡且以銅互連特徵部230加以填充。在圖7B中，矽晶圓200的背面205係加以研磨及藉由控制的矽蝕刻加以蝕刻而曝露銅互連特徵部230，其形成TSV特徵部240。各自具有曝露的TSV特徵部240之兩個矽晶圓200，可接著藉由將蝕刻的背面205’在TSV特徵部對齊的情況下置放在一起而加以堆疊及鍵結，如圖7C和7D所示。矽蝕刻之跨晶圓的均勻性對於TSV堆疊係關鍵的。在本文描述之多晶矽之稀釋的TMAH蝕刻製程中控制氧含量的方法，可用以達成TSV元件必需的蝕刻均勻性。TSV深寬比係貫孔210進入矽晶圓200的深度對特徵部開口尺寸（貫孔直徑）之比例。廣泛地，TSV深寬比的範圍在大部分的實施例中可從3：1至20：1，但在一特定的實施例中可特別為約16：1。在其他實施例中，TSV深度的範圍可從150μm至200μm，但在一特定的實施例中可特別為約~160μm。同樣地，TSV開口的範圍可在8μm和60μm之間，但在一特定的實施例中可為約10μm。
應理解以上描述僅用以說明本發明。精於本項技術之人士可設計出各種替代方案及改良處理而不背離本發明。因此，本發明意圖包含落入隨附申請專利範圍之範疇內的所有此等替代方案、改良處理以及變化。
100‧‧‧記憶體元件
105‧‧‧氧化矽
107‧‧‧導電多晶矽
110‧‧‧袋部
120‧‧‧多晶矽
125‧‧‧多晶矽層
200‧‧‧矽晶圓
205‧‧‧背面
205’‧‧‧蝕刻的背面
210‧‧‧貫孔
220‧‧‧絕緣襯墊
230‧‧‧銅互連特徵部
240‧‧‧TSV特徵部
包含在說明書中並構成本說明書之一部分的隨附圖式，說明本發明的實施例，並連同以上發明說明及以下實施方式章節，用於解釋本發明。
圖1係根據本發明之實施例說明將處理溶液分配至基板之上及處理腔室環境之效果的示意性橫剖面。
圖2係根據圖1說明對處理腔室環境之蝕刻輪廓的影響之曲線圖。
圖3A及3B分別是長條圖及曲線圖，其根據本發明的實施例說明使用氮氣之壓力控制對蝕刻速率及蝕刻輪廓的影響。
圖4係根據本發明之實施例說明TMAH濃度對蝕刻速率及蝕刻輪廓之影響的曲線圖。
圖5係根據本發明之實施例說明處理溶液的溫度對蝕刻速率及蝕刻輪廓之影響的曲線圖。
圖6A-6C係說明3DNAND元件之多晶矽沉積及蝕刻的示意性橫剖面。
圖7A-7D係說明TSV元件的形成之示意性橫剖面。

Claims (18)

  1. 一種處理微電子基板的方法，包含： 接收一微電子基板至一處理腔室中，該微電子基板包含矽的一層、特徵部或結構； 塗佈一處理溶液至該微電子基板以蝕刻該矽，該處理溶液包含一稀釋溶液及TMAH； 在該處理溶液中或在該處理腔室中的一環境中提供一控制的氧含量，以藉由該處理溶液達成該矽的目標蝕刻選擇性、或矽之該層、特徵部或結構範圍內的目標蝕刻均勻性、或兩者； 其中該稀釋溶液包含水或去離子水；以及 其中該稀釋溶液更包含過氧化氫或臭氧，以在該處理溶液中提供該控制的氧含量。
  2. 如申請專利範圍第1項之處理微電子基板的方法，更包含將該處理溶液維持於介於20℃與70℃之間的溫度。
  3. 如申請專利範圍第1項之處理微電子基板的方法，其中該稀釋溶液包含重量百分比小於1%之濃度的該過氧化氫或臭氧。
  4. 如申請專利範圍第1項之處理微電子基板的方法，其中該稀釋溶液包含重量百分比介於0.3%與0.0001%之間之濃度的該過氧化氫或臭氧。
  5. 如申請專利範圍第1項之處理微電子基板的方法，其中該稀釋溶液包含介於十億分之一與百萬分之十之間之濃度的該過氧化氫或臭氧。
  6. 如申請專利範圍第1項之處理微電子基板的方法，其中該處理溶液包含重量百分比介於20%和30%之間的TMAH。
  7. 如申請專利範圍第1項之處理微電子基板的方法，其中該處理溶液包含重量百分比介於0.1%和5%之間的TMAH。
  8. 如申請專利範圍第1項之處理微電子基板的方法，其中矽的該層、特徵部或結構包含一多晶矽特徵部或結構。
  9. 如申請專利範圍第8項之處理微電子基板的方法，其中矽的該層、特徵部或結構包含一3DNAND結構或圖案。
  10. 如申請專利範圍第9項之處理微電子基板的方法，其中該3DNAND結構或圖案包含10:1或更大之縱向尺寸對橫向尺寸深寬比。
  11. 如申請專利範圍第10項之處理微電子基板的方法，其中該橫向尺寸係介於50 nm與100 nm之間，且該縱向尺寸係介於1000 nm與2000 nm之間。
  12. 如申請專利範圍第1項之處理微電子基板的方法，其中矽的該層、特徵部或結構包含形成於其中的一銅貫孔結構或圖案。
  13. 如申請專利範圍第12項之處理微電子基板的方法，其中該銅貫孔結構或圖案係包含10:1或更大之深寬比的一矽穿孔特徵部。
  14. 如申請專利範圍第1項之處理微電子基板的方法，其中矽的該層、特徵部或結構包含一微凸塊結構或圖案。
  15. 如申請專利範圍第1項之處理微電子基板的方法，更包含在塗佈該處理溶液至該微電子基板之前，將該處理溶液曝露至包含小於20%之氧濃度的一載體氣體，以進一步提供該處理溶液中的該控制的氧含量。
  16. 如申請專利範圍第1項之處理微電子基板的方法，更包含在塗佈該處理溶液至該微電子基板之前，將該基板曝露至包含氫氟酸的一預處理溶液。
  17. 如申請專利範圍第1項之處理微電子基板的方法，其中該處理溶液係該稀釋溶液與TMAH的混合物，該混合物包含重量百分比小於1%的氧濃度。
  18. 如申請專利範圍第17項之處理微電子基板的方法，其中該混合物包含小於1500 ppb的氧濃度。
TW107125419A 2015-11-14 2016-11-14 使用稀釋的氫氧化四甲基銨處理微電子基板的方法 TWI675905B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562255419P 2015-11-14 2015-11-14
US62/255,419 2015-11-14
US201662348745P 2016-06-10 2016-06-10
US62/348,745 2016-06-10

Publications (2)

Publication Number Publication Date
TW201840825A true TW201840825A (zh) 2018-11-16
TWI675905B TWI675905B (zh) 2019-11-01

Family

ID=57472038

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107125419A TWI675905B (zh) 2015-11-14 2016-11-14 使用稀釋的氫氧化四甲基銨處理微電子基板的方法
TW105137007A TWI638034B (zh) 2015-11-14 2016-11-14 使用稀釋的氫氧化四甲基銨處理微電子基板的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105137007A TWI638034B (zh) 2015-11-14 2016-11-14 使用稀釋的氫氧化四甲基銨處理微電子基板的方法

Country Status (6)

Country Link
US (1) US10256163B2 (zh)
JP (1) JP6928797B2 (zh)
KR (1) KR102549285B1 (zh)
CN (1) CN108431929B (zh)
TW (2) TWI675905B (zh)
WO (1) WO2017083811A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6917807B2 (ja) * 2017-07-03 2021-08-11 東京エレクトロン株式会社 基板処理方法
JP7064905B2 (ja) * 2018-03-05 2022-05-11 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP7170578B2 (ja) 2018-08-31 2022-11-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
WO2020145002A1 (ja) * 2019-01-10 2020-07-16 東京エレクトロン株式会社 基板処理装置、および基板処理方法
JP2022041076A (ja) * 2020-08-31 2022-03-11 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
WO2022172907A1 (ja) * 2021-02-10 2022-08-18 株式会社トクヤマ 基板の処理方法、および該処理方法を含むシリコンデバイスの製造方法
CN114854419B (zh) * 2022-04-13 2023-09-05 华中科技大学 一种用于湿法蚀刻相变材料的碱性蚀刻液及其应用

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3405371B2 (ja) * 1994-10-19 2003-05-12 三菱瓦斯化学株式会社 半導体基板のオゾン洗浄方法
EP1100630B1 (en) * 1998-04-16 2004-02-18 Semitool, Inc. Process and apparatus for treating a workpiece such as a semiconductor wafer
JP3751897B2 (ja) * 2002-03-27 2006-03-01 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
WO2005050724A1 (ja) 2003-11-18 2005-06-02 Tokyo Electron Limited 基板洗浄方法、基板洗浄装置およびコンピュータ読み取り可能な記録媒体
EP1763072A4 (en) 2004-06-04 2010-02-24 Tokyo Electron Ltd SUBSTRATE PURIFICATION METHOD AND COMPUTER READABLE RECORDING MEDIUM
US7718009B2 (en) * 2004-08-30 2010-05-18 Applied Materials, Inc. Cleaning submicron structures on a semiconductor wafer surface
JP4324527B2 (ja) 2004-09-09 2009-09-02 東京エレクトロン株式会社 基板洗浄方法及び現像装置
US7442319B2 (en) * 2005-06-28 2008-10-28 Micron Technology, Inc. Poly etch without separate oxide decap
JP4734063B2 (ja) 2005-08-30 2011-07-27 東京エレクトロン株式会社 基板洗浄装置及び基板洗浄方法。
JP2007103741A (ja) 2005-10-05 2007-04-19 Tokyo Electron Ltd 基板洗浄装置及び基板洗浄方法並びに基板洗浄プログラム
GB0615343D0 (en) * 2006-08-02 2006-09-13 Point 35 Microstructures Ltd Improved etch process
JP4723001B2 (ja) 2006-10-05 2011-07-13 東京エレクトロン株式会社 基板処理装置、基板処理方法、および排液カップの洗浄方法
US8293558B2 (en) * 2006-10-09 2012-10-23 Solexel, Inc. Method for releasing a thin-film substrate
JP5027823B2 (ja) * 2007-01-15 2012-09-19 株式会社ザイキューブ 三次元半導体集積回路装置及びその製造方法
JP4863897B2 (ja) 2007-01-31 2012-01-25 東京エレクトロン株式会社 基板洗浄装置、基板洗浄方法及び基板洗浄プログラム
JP5222499B2 (ja) * 2007-07-12 2013-06-26 大日本スクリーン製造株式会社 基板処理装置
JP5401255B2 (ja) 2008-11-05 2014-01-29 東京エレクトロン株式会社 洗浄装置、洗浄方法、および記憶媒体
WO2011154875A1 (en) * 2010-06-09 2011-12-15 Basf Se Aqueous alkaline etching and cleaning composition and method for treating the surface of silicon substrates
JP5648897B2 (ja) * 2010-06-10 2015-01-07 独立行政法人産業技術総合研究所 貫通孔を形成しためっき層付シリコン基板の製造方法
JP2012114409A (ja) 2010-11-04 2012-06-14 Tokyo Electron Ltd 基板洗浄方法、基板洗浄装置及び基板洗浄用記憶媒体
EP2533276A1 (en) * 2011-06-07 2012-12-12 Imec Method for detecting embedded voids in a semiconductor substrate
JP5917861B2 (ja) * 2011-08-30 2016-05-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
JP5632860B2 (ja) 2012-01-05 2014-11-26 東京エレクトロン株式会社 基板洗浄方法、基板洗浄装置及び基板洗浄用記憶媒体
JP6300139B2 (ja) * 2012-05-15 2018-03-28 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理システム
JP5911757B2 (ja) * 2012-06-08 2016-04-27 ソニー株式会社 基板処理方法、基板処理装置、および記録媒体
JP2014003081A (ja) * 2012-06-15 2014-01-09 Ps4 Luxco S A R L 半導体装置及びその製造方法
US9640531B1 (en) * 2014-01-28 2017-05-02 Monolithic 3D Inc. Semiconductor device, structure and methods
US8969948B2 (en) * 2013-03-28 2015-03-03 Intel Corporation Tungsten salicide gate source for vertical NAND string to control on current and cell pillar fabrication
WO2015115002A1 (ja) * 2014-01-29 2015-08-06 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体
JP6411046B2 (ja) 2014-03-25 2018-10-24 Hoya株式会社 マスクブランク基板の製造方法、マスクブランクの製造方法及び転写用マスクの製造方法

Also Published As

Publication number Publication date
CN108431929B (zh) 2023-03-31
WO2017083811A1 (en) 2017-05-18
TW201736575A (zh) 2017-10-16
JP6928797B2 (ja) 2021-09-01
TWI675905B (zh) 2019-11-01
TWI638034B (zh) 2018-10-11
KR102549285B1 (ko) 2023-06-28
US20170141005A1 (en) 2017-05-18
JP2018534783A (ja) 2018-11-22
US10256163B2 (en) 2019-04-09
CN108431929A (zh) 2018-08-21
KR20180083375A (ko) 2018-07-20

Similar Documents

Publication Publication Date Title
TWI638034B (zh) 使用稀釋的氫氧化四甲基銨處理微電子基板的方法
KR102247535B1 (ko) 고종횡비 구조들을 위한 제거 방법들
TWI796358B (zh) 選擇性蝕刻的自對準通孔製程
US11450537B2 (en) Substrate processing method and substrate processing apparatus
TWI716414B (zh) 氧化矽膜的選擇性沉積
JP7122061B2 (ja) エアギャップ形成プロセス
TWI720673B (zh) 經硼摻雜之非晶形碳硬遮罩及相關方法
US10297443B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing system
JP2004335923A (ja) エッチング方法およびエッチング装置
US11488857B2 (en) Semiconductor device and method of manufacture using a contact etch stop layer (CESL) breakthrough process
US12021009B2 (en) Semiconductor device with plug structure
US11087973B2 (en) Method of selective deposition for BEOL dielectric etch
TW202105490A (zh) 蝕刻停止層
US11823984B2 (en) Method for fabricating semiconductor device with plug structure
US20230041753A1 (en) Semiconductor Device and Method of Manufacture
TW202201760A (zh) 在微電子工件上於三維結構中用於接觸窗的凸墊形成
KR100665655B1 (ko) 반도체 소자의 제조 방법
TW202349493A (zh) 多晶半導體的蝕刻
CN111696912A (zh) 半导体结构及其形成方法
KR20030002084A (ko) 증진된 화학적 식각을 이용한 텅스텐 플러그 형성방법