KR20030002084A - 증진된 화학적 식각을 이용한 텅스텐 플러그 형성방법 - Google Patents
증진된 화학적 식각을 이용한 텅스텐 플러그 형성방법 Download PDFInfo
- Publication number
- KR20030002084A KR20030002084A KR1020010038822A KR20010038822A KR20030002084A KR 20030002084 A KR20030002084 A KR 20030002084A KR 1020010038822 A KR1020010038822 A KR 1020010038822A KR 20010038822 A KR20010038822 A KR 20010038822A KR 20030002084 A KR20030002084 A KR 20030002084A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- tungsten
- ace
- etchant
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000000126 substance Substances 0.000 title abstract description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 51
- 239000010937 tungsten Substances 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 4
- 230000001052 transient effect Effects 0.000 claims description 9
- 239000010410 layer Substances 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 4
- 238000001035 drying Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 5
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 abstract description 2
- 238000005498 polishing Methods 0.000 abstract description 2
- 229910017604 nitric acid Inorganic materials 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체기판상에 층간절연막을 형성하고 이를 선택적으로 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀이 매립되도록 기판 전면에 텅스텐을 증착하는 단계, 상기 기판을 높은 RPM으로 회전시키면서 HF/HNO3를 식각액으로 사용하여 상기 텅스텐을 소정 두께만큼 습식식각하는 주식각 단계 및 상기 콘택홀 내에만 텅스텐이 남도록 H2O2를 식각액으로 이용하여 텅스텐을 과도식각하는 단계를 포함하여 이루어지는 ACE를 이용한 텅스텐 플러그 형성방법을 제공한다. 본 발명은 10G 이상(디자인 룰<0.15㎛)급의 고집적 반도체소자 제조공정에 적용하여 생산 원가을 절감시키고 수율을 향상시킬 수 있다. 또한, 공정 진행상 발생할 수 있는 결함을 감소시킬 수 있다. 또한, 웨이퍼내의 균일도를 개선하고 콘택 홀내의 플러그 리세스를 최소화할 수 있으므로 소자 측면에서도 신뢰성을 개선된다.
Description
본 발명은 DRAM의 배선 형성을 위한 텅스텐 플러그 형성방법에 관한 것으로,특히 ACE(Advanced Chemical Etch)를 이용한 텅스텐 플러그 형성방법에 관한 것이다.
종래의 DRAM 제조공정에서 배선공정(Interconnection)중 텅스텐 플러그 형성공정을 도1에 나타내었다. 절연층(1)을 선택적으로 식각하여 비아 콘택홀을 형성한 후, Ti(접착층)/TiN(확산방지층)/W(2)의 순서로 콘택홀을 매립한 다음, 플라즈마를 이용한 건식 에치백 또는 CMP(chemical mechanical polishing)공정을 통해 콘택홀 내의 텅스텐을 제외하고 모두 제어한다. 그러나 이때 건식 에치백 및 CMP에는 다음과 같은 문제점이 있다.
먼저, 건식 에치백의 경우에는 플라즈마에 의한 차지업(charge up) 손상이 발생하며, 플라즈마의 불균일성으로 인해 플러그 손실을 제어하기 어렵다. 또한, 텅스텐 에치백후 습식세정을 필요로 한다.
한편, CMP의 경우에는 공정이 복잡하고 CoO(Cost of ownership)가 높으며, 공정후 결함이 발생할 수 있다.
HF/FNO3로 된 혼합 식각용액을 사용하여 텅스텐을 식각할 경우에는 텅스텐에 대한 식각비를 증가하지만 과도식각시 도4에 나타낸 바와 같이 하부 박막인 배리어 금속층(Ti/TiN)에 대한 선택비를 확보할 수 없어 이 배리어 금속층에 손상을 주게 되며, 공정 마진 확보가 어렵다.
본 발명은 상기 문제점을 해결하기 위한 것으로써, 텅스텐 증착후에 건식 에치백 또는 CMP공정 대신에 ACE를 이용한 습식식각을 적용함으로써 결함 및 플러그 손실을 줄일 수 있는 텅스텐 플러그의 형성방법을 제공하는데 목적이 있다.
도1은 텅스텐 플러그 형성공정을 나타낸 도면.
도2는 높은 RPM으로 회전하는 웨이퍼 내에서의 식각액의 흐름을 나타낸 도면.
도3은 콘택홀 내에서의 식각액의 흐름을 나타낸 도면.
도4는 종래기술의 문제점을 도시한 SEM 사진.
도5는 본 발명에 의해 제조된 텅스텐 플러그를 나타낸 SEM 사진.
* 도면의 주요부분에 대한 부호의 설명
1 : 층간절연막 2 : 텅스텐
상기 목적을 달성하기 위한 본 발명의 ACE를 이용한 텅스텐 플러그 형성방법은 반도체기판상에 층간절연막을 형성하고 이를 선택적으로 식각하여 콘택홀을 형성하는 단계와; 상기 콘택홀이 매립되도록 기판 전면에 텅스텐을 증착하는 단계; 상기 기판을 높은 RPM으로 회전시키면서 HF/HNO3를 식각액으로 사용하여 상기 텅스텐을 소정 두께만큼 습식식각하는 주식각 단계; 및 상기 콘택홀 내에만 텅스텐이 남도록 H2O2를 식각액으로 이용하여 텅스텐을 과도식각하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
본 발명은 반도체장치의 금속 배선공정에서 텅스텐 플러그 형성을 위한 텅스텐 증착후의 식각공정에서 ACE를 사용하는 것을 특징으로 한다.
ACE(Advanced chemical etch)는 기존의 딥(Dip)방식의 습식 식각과는 달리 높은 RPM으로 회전하는 웨이퍼내에서 식각액을 도2와 같이 흘려주며 식각을 진행한다. 이 경우, 식각액의 확산 특성 및 유체역학에 의한 식각액의 거동에 의해 이방성 식각 특성을 가지게 된다.
도2와 같이 식각액을 흘려주면 웨이퍼의 표면에 박막의 식각액이 코팅된다. 이 경우, 산화속도가 식각액의 확산 속도에 비해 빠르므로 식각액의 확산속도에 의해 피식각물질, 즉, 텅스텐의 식각속도가 결정되게 된다. 또한, 식각액의 확산속도는 식각액의 표면과 식각액과 산화막의 경계 사이의 거리에 대한 농도 구배에 의해서 결정된다. 이 경우, 식각액 표면에서 콘택홀 까지의 거리가 상대적으로 크므로 콘택 내의 텅스텐의 시각률이 낮아지게 된다. 이를 통해 콘택 내의 텅스텐의 리세스를 감소시킬 수 있다.
수천 이상의 RPM으로 회전하는 웨이퍼 내에서의 유체는 회전 각속도 및 구심 가속도에 의해 매우 빠른 속도로 이동하게 되는데, 콘택홀 내에서는 다음과 같이 거동한다.
도3에 나타낸 바와 같이 대부분의 식각액은 콘택홀 내에 들어오지 않고 콘택홀 위를 지나가게 되며 일부만이 콘택홀내로 들어가게 된다. 콘택홀 내의 식각액은 빠른 유속 때문에 와류를 일으키며 콘택홀 외부로 빠져나가지 못한다. 따라서 새로운 식각액의 공급이 원활하지 못하기 때문에 식각액이 고갈되며 식각액의 부족으로 더 이상 식각이 되지 않는다.
10-50%의HF/HNO3계열의 식각액을 사용할 경우 텅스텐의 식각률은 매우 빨라 생산성은 좋지만 하부 박막인 배리어 금속(Ti/TiN)에 대한 선택비가 좋지 않아 공정 마진을 확보할 수 없다. 그러나 과산화수소수의 경우 텅스텐 식각률은 매우 낮으나 TiN에 대한 선택비가 거의 무한대에 가깝기 때문에 과도식각시 하부 박막인TiN에 손상을 주지 않으면서 텅스텐 에치백 공정을 진행할 수 있다.
다음에 본 발명에 의하여 ACE에 의해 HF/HNO3 혼합 식각액을 사용하여 텅스텐을 식각하는 공정을 상세히 설명한다.
종래기술에서 설명한 도1에 나타낸 바와 같이 반도체기판(도시하지 않음)상에 층간절연막(1)을 형성하고 이를 선택적으로 식각하여 예컨대 비아 콘택홀을 형성한다. 이어서 Ti/TiN을 증착한 후, 상기 콘택홀이 매립되도록 텅스텐(2)을 증착한다. 이어서 텅스텐을 식각하는바, 본 발명에 의한 텅스텐 식각공정은 주식각공정과 과도식각공정으로 이루어진다. 먼저, 주식각 공정에서는 식각액으로 상기한 바와 같이 HF/HNO3를 사용하여 텅스텐의 전체 두께에 대하여 90% 식각을 행한다. 예를 들어 텅스텐의 두께가 300-500Å 남을때까지 주식각을 행한다. 이때, HF의 함유량을 10% 내지 50%로 유지하여 고식각률을 얻도록 한다. 그리고 균일도 개선을 위해 텅스텐이 증착되어 있는 웨이퍼를 높은 RPM, 예컨대 1000-5000RPM으로 회전시키면서 식각을 행하며, 식각액을 붐(Boom)을 이용하여 웨이퍼의 중심부에서 가장자리로 흐르도록 하여 식각을 행한다. 이와 같이 함으로써 균일성을 개선하고 플러그 손실을 최소화한다.
이어서 과도식각 공정에서는 H2O2를 식각액으로 이용하여 텅스텐 하부 박막에 대한 고선택비의 식각을 진행한다. 이때, 높은 식각률을 얻기 위해 식각액의 온도를 40-80도로 유지하며 식각을 행한다. 또한, EDP시스템을 통해 플러그 손실을 최소화한다. 상기 과도식각은 1%-500% 범위에서 진행하는 것이 바람직하다.
상기 과도식각후 TMAH로 상기 혼합 식각액 및 식각 잔류물을 제거하여 텅스텐 플러그가 매립된 층간절연막의 표면을 후처리한다.
상기 주식각 공정 및 과도식각 공정을 마친 후에는 DI(deionized water)를 이용하여 웨이퍼를 린스하여 잔류 식각액 및 입자들을 제거한다.
이어서 N2가스를 이용하여 웨이퍼를 건조시킨다. 이때, N2가스의 온도는 25-60도로 유지하면서 건조시킨다.
도5에 본 발명에 의해 형성한 텅스텐 플러그의 SEM사진을 도시하였다. 상기한 바와 같이 주식각 공정을 진행한 후에 H2O2를 이용한 과도식각을 행함으로써 기존의 공정의 경우를 나타낸 도4와는 달리 배리어 금속층 및 하부 절연막에 대한 손상이 최소화되는 것을 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 10G 이상(디자인 룰<0.15㎛)급의 고집적 반도체소자 제조공정에 적용하여 생산 원가을 절감시키고 수율을 향상시킬 수 있다. 또한, 공정 진행상 발생할 수 있는 결함을 감소시킬 수 있다. 또한, 웨이퍼내의 균일도를 개선하고 콘택 홀내의 플러그 리세스를 최소화할 수 있으므로 소자 측면에서도 신뢰성을 개선된다.
또한, 건식 에치백 공정시 발생하는 플라즈마의 불균일성에 의한 플러그 손실 제어의 어려움과 플라즈마에 의한 손상을 개선할 수 있으며, 식각 잔류물이 용액 형태로 제거되므로 결함을 최소화할 수 있다. 따라서 수율을 향상시킬 수 있다.
Claims (11)
- 반도체기판상에 층간절연막을 형성하고 이를 선택적으로 식각하여 콘택홀을 형성하는 단계와;상기 콘택홀이 매립되도록 기판 전면에 텅스텐을 증착하는 단계;상기 기판을 높은 RPM으로 회전시키면서 HF/HNO3를 식각액으로 사용하여 상기 텅스텐을 소정 두께만큼 습식식각하는 주식각 단계; 및상기 콘택홀 내에만 텅스텐이 남도록 H2O2를 식각액으로 이용하여 텅스텐을 과도식각하는 단계;를 포함하여 이루어지는 ACE를 이용한 텅스텐 플러그 형성방법.
- 제1항에 있어서,상기 주식각 단계에서 텅스텐이 300-500Å 남도록 식각을 진행하는 것을 특징으로 하는 ACE를 이용한 텅스텐 플러그 형성방법.
- 제1항에 있어서,상기 HF/HNO3 식각액의 HF의 함유량을 10% 내지 50%로 유지하는 것을 특징으로 하는 ACE를 이용한 텅스텐 플러그 형성방법.
- 제1항에 있어서,상기 기판을 1000-5000RPM으로 회전시키면서 식각을 행하는 것을특징으로 하는 ACE를 이용한 텅스텐 플러그 형성방법.
- 제1항에 있어서,상기 식각액을 붐을 이용하여 웨이퍼의 중심부에서 가장자리로 흐르도록 하면서 식각을 행하는 것을 특징으로 하는 ACE를 이용한 텅스텐 플러그 형성방법.
- 제1항에 있어서,상기 과도식각단계에서 사용하는 H2O2의 온도를 40-80도로 유지하는 것을 특징으로 하는 ACE를 이용한 텅스텐 플러그 형성방법.
- 제1항에 있어서,상기 과도식각을 1%-500% 범위에서 진행하는 것을 특징으로 하는 ACE를 이용한 텅스텐 플러그 형성방법.
- 제1항에 있어서,상기 과도식각단계후에 TMAH로 상기 혼합 식각액 및 식각 잔류물을 제거하여 상기 층간절연막의 표면을 후처리하는 단계가 더 포함되는 것을 특징으로 하는 ACE를 이용한 텅스텐 플러그 형성방법.
- 제1항에 있어서,상기 과도식각단계후에 DI를 이용하여 웨이퍼를 린스하는 단계가 더 포함되는 것을 특징으로 하는 ACE를 이용한 텅스텐 플러그 형성방법.
- 제9항에 있어서,상기 린스후에 N2가스를 이용하여 웨이퍼를 건조시키는 단계가 더 포함되는 것을 특징으로 하는 ACE를 이용한 텅스텐 플러그 형성방법.
- 제10항에 있어서,상기 N2가스의 온도는 25-60도로 유지하는 것을 특징으로 하는 ACE를 이용한 텅스텐 플러그 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038822A KR20030002084A (ko) | 2001-06-30 | 2001-06-30 | 증진된 화학적 식각을 이용한 텅스텐 플러그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038822A KR20030002084A (ko) | 2001-06-30 | 2001-06-30 | 증진된 화학적 식각을 이용한 텅스텐 플러그 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030002084A true KR20030002084A (ko) | 2003-01-08 |
Family
ID=27712718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010038822A KR20030002084A (ko) | 2001-06-30 | 2001-06-30 | 증진된 화학적 식각을 이용한 텅스텐 플러그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030002084A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101032393B1 (ko) * | 2008-11-07 | 2011-05-03 | (주)킴스팜 | 맥섬석을 이용한 소형 오리 훈제 장치 |
-
2001
- 2001-06-30 KR KR1020010038822A patent/KR20030002084A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101032393B1 (ko) * | 2008-11-07 | 2011-05-03 | (주)킴스팜 | 맥섬석을 이용한 소형 오리 훈제 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7252778B2 (en) | Etching method and etching device | |
| KR100271769B1 (ko) | 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자 | |
| KR930001499B1 (ko) | 반도체 장치의 제조방법 | |
| JP2005038942A (ja) | 貫通電極付き基板、その製造方法及び電子デバイス | |
| JP2007165629A (ja) | エッチング方法及びエッチング装置 | |
| US20030124861A1 (en) | Method for manufacturing metal line contact plug semiconductor device | |
| JP2004193627A (ja) | 半導体集積回路装置の製造方法 | |
| KR20030002084A (ko) | 증진된 화학적 식각을 이용한 텅스텐 플러그 형성방법 | |
| JPH09167768A (ja) | 半導体装置の製造方法 | |
| US6096631A (en) | Method of manufacturing semiconductor device | |
| US6613648B1 (en) | Shallow trench isolation using TEOS cap and polysilicon pullback | |
| KR100641950B1 (ko) | 반도체소자의 콘택플러그 형성방법 | |
| KR0172042B1 (ko) | 반도체 소자의 텅스텐 플러그 제조 방법 | |
| KR20000044630A (ko) | 반도체 소자의 폴리실리콘 플러그 형성방법 | |
| KR100382549B1 (ko) | 반도체 소자의 제조방법 | |
| JP2001176872A (ja) | 半導体装置の製造方法 | |
| KR100527575B1 (ko) | 폴리 플러그 형성 방법 | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| KR20020058441A (ko) | 반도체 메모리소자의 폴리실리콘 플러그 형성방법 | |
| KR20020058442A (ko) | 반도체 메모리소자의 폴리실리콘 플러그 형성방법 | |
| JP2000260871A (ja) | 半導体装置の製造方法 | |
| KR100421278B1 (ko) | 반도체소자의 제조방법 | |
| KR100500930B1 (ko) | 하드마스크의 경사 프로파일을 방지할 수 있는ＡｒＦ노광원을 이용한 반도체소자 제조 방법 | |
| KR20050032435A (ko) | 반도체소자의 플러그 제조 방법 | |
| KR100310172B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |