KR20170106548A - 반도체 디바이스 - Google Patents

반도체 디바이스 Download PDF

Info

Publication number
KR20170106548A
KR20170106548A KR1020160028899A KR20160028899A KR20170106548A KR 20170106548 A KR20170106548 A KR 20170106548A KR 1020160028899 A KR1020160028899 A KR 1020160028899A KR 20160028899 A KR20160028899 A KR 20160028899A KR 20170106548 A KR20170106548 A KR 20170106548A
Authority
KR
South Korea
Prior art keywords
wire
semiconductor die
auxiliary
circuit board
shielding
Prior art date
Application number
KR1020160028899A
Other languages
English (en)
Other versions
KR101815754B1 (ko
Inventor
전준호
성경술
나석호
김정일
김영규
전성호
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020160028899A priority Critical patent/KR101815754B1/ko
Priority to US15/368,583 priority patent/US10141269B2/en
Priority to TW106101845A priority patent/TWI713187B/zh
Priority to TW109139733A priority patent/TWI739662B/zh
Priority to CN201720208944.7U priority patent/CN206685370U/zh
Priority to CN201710128412.7A priority patent/CN107180810B/zh
Priority to CN202310409668.0A priority patent/CN116364701A/zh
Publication of KR20170106548A publication Critical patent/KR20170106548A/ko
Application granted granted Critical
Publication of KR101815754B1 publication Critical patent/KR101815754B1/ko
Priority to US16/164,733 priority patent/US10943871B2/en
Priority to US17/155,397 priority patent/US11804447B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48998—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/14335—Digital signal processor [DSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 다이를 가로질러서 형성된 쉴딩 와이어와 상기 쉴딩 와이어를 지지하는 보조 와이어를 구비하여, 반도체 다이에서 발생되는 전자파를 차폐하는 동시에 패키지의 크기를 줄일 수 있는 반도체 디바이스에 관한 것이다.
일례로, 적어도 하나의 회로 소자가 안착된 회로 기판; 상기 회로 소자와 이격되어 상기 회로 기판에 안착된 반도체 다이; 상기 반도체 다이와 이격되며, 상기 반도체 다이를 가로질러서 형성된 쉴딩 와이어; 및 상기 쉴딩 와이어의 하부에서 상기 쉴딩 와이어를 지지하며, 상기 쉴딩 와이어와 수직한 방향으로 형성된 보조 와이어를 포함하는 것을 특징으로 하는 반도체 디바이스를 개시한다.

Description

반도체 디바이스{Semiconductor device}
본 발명은 반도체 디바이스에 관한 것이다.
각종 전자기기에는 다양한 구조로 제조된 다수 개의 반도체 디바이스뿐만 아니라, 각종 신호 교환용 전자 소자들이 집적화되어 설치되어 있기 때문에, 반도체 디바이스와 전자 소자들은 전기적인 작동 중에 전자파를 발산시키는 것으로 알려져 있다.
이러한 전자파들은 각종 전자기기의 마더보드에 좁은 간격으로 실장된 반도체 디바이스 및 전자 소자들로부터 발산될 수 있으며, 그 주변에 인접하여 실장된 반도체 디바이스까지 직간접으로 영향을 끼치게 된다. 따라서, 반도체 디바이스를 부분적으로 쉴딩하기 위해 와이어를 이용하거나 차폐막을 설치하기도 한다. 그러나, 이러한 와이어나 차폐막은 반도체 디바이스의 크기를 증가시키는 원인이 된다.
본 발명은 반도체 다이를 가로질러서 형성된 쉴딩 와이어와 상기 쉴딩 와이어를 지지하는 보조 와이어를 구비하여, 반도체 다이에서 발생되는 전자파를 차폐하는 동시에 패키지의 크기를 줄일 수 있는 반도체 디바이스를 제공한다.
본 발명에 의한 반도체 디바이스는 적어도 하나의 회로 소자가 안착된 회로 기판; 상기 회로 소자와 이격되어 상기 회로 기판에 안착된 반도체 다이; 상기 반도체 다이와 이격되며, 상기 반도체 다이를 가로질러서 형성된 쉴딩 와이어; 및 상기 쉴딩 와이어의 하부에서 상기 쉴딩 와이어를 지지하며, 상기 쉴딩 와이어와 수직한 방향으로 형성된 보조 와이어를 포함한다.
상기 회로 기판은 상기 반도체 다이의 일측에 형성된 제 1 본딩 패드와, 상기 반도체 다이의 타측에 형성된 제 2 본딩 패드를 포함하고, 상기 쉴딩 와이어의 일단은 상기 제 1 본딩 패드에 접속되고, 상기 쉴딩 와이어의 타단은 상기 반도체 다이를 가로질러서 상기 제 2 본딩 패드에 접속될 수 있다.
상기 보조 와이어는 상기 반도체 다이와 상기 제 2 본딩 패드 사이에 형성될 수 있다.
상기 쉴딩 와이어가 상기 제 2 본딩 패드에 접속되는 각도는 70도 내지 90도 일 수 있다.
상기 제 2 본딩 패드는 상기 반도체 다이와 상기 회로 소자 사이에 위치할 수 있다.
상기 제 2 본딩 패드가 위치하고 있는 반도체 다이와 회로 소자 사이의 거리는 100㎛ 보다 작게 형성될 수 있다.
상기 쉴딩 와이어는 상기 보조 와이어에 접촉될 수 있다.
상기 쉴딩 와이어는 상기 회로 기판의 그라운드에 전기적으로 연결될 수 있다.
상기 보조 와이어는 상기 쉴딩 와이어의 두께보다 두껍게 형성될 수 있다.
상기 보조 와이어는 적어도 하나를 포함하고, 아치 형태로 형성될 수 있다.
상기 보조 와이어는 서로 평행하거나 교차하도록 형성될 수 있다.
상기 보조 와이어는 상기 회로 기판과 수직한 제 1 지지부; 상기 제 1 지지부와 이격되어 형성되며, 상기 회로 기판과 경사지게 형성된 제 2 지지부; 및
상기 제 1 지지부와 제 2 지지부를 연결하며 평탄하게 형성된 평탄부를 포함할 수 있다.
상기 평탄부는 적어도 하나의 쉴딩 와이어를 지지할 수 있다.
상기 보조 와이어는 복수개로 이루어지고, 상기 보조 와이어의 제 2 지지부가 서로 교차하도록 형성될 수 있다.
상기 쉴딩 와이어는 상기 반도체 다이의 일측에서 타측으로 가로질러 형성된 제 1 쉴딩 와이어; 및 상기 제 1 쉴딩 와이어와 수직한 방향으로 형성되며 상기 반도체 다이를 가로질러서 형성된 제 2 쉴딩 와이어를 포함할 수 있다.
상기 쉴딩 와이어 및 상기 보조 와이어는 금속으로 이루어질 수 있다.
상기 쉴딩 와이어는 상기 금속에 절연 물질이 더 코팅될 수 있다.
상기 보조 와이어는 상기 금속에 절연 물질이 더 코팅될 수 있다.
더불어, 본 발명에 의한 반도체 디바이스는 회로 기판; 상기 회로 기판의 상부에 안착된 반도체 다이; 상기 반도체 다이와 상기 회로 기판을 전기적으로 연결하는 도전성 와이어; 및 상기 도전성 와이어의 하부에서 상기 도전성 와이어를 지지하며, 상기 도전성 와이어와 수직한 방향으로 형성된 보조 와이어를 포함한다.
상기 도전성 와이어의 일단은 상기 반도체 다이의 본딩 패드에 접속되고, 상기 도전성 와이어의 타단은 상기 회로 기판의 본딩 패드에 접속될 수 있다.
상기 보조 와이어는 상기 반도체 다이와 상기 회로 기판의 본딩 패드 사이에 형성될 수 있다.
상기 도전성 와이어가 상기 회로 기판의 본딩 패드에 접속되는 각도는 70도 내지 90도 일 수 있다.
상기 도전성 와이어는 상기 보조 와이어에 접촉될 수 있다.
본 발명의 일 실시예에 따른 반도체 디바이스는 반도체 다이와 이격되며 반도체 다이를 가로질러서 형성된 쉴딩 와이어와, 상기 쉴딩 와이어의 하부에서 쉴딩 와이어를 지지하는 보조 와이어를 구비함으로써, 반도체 다이에서 발생되는 전자파를 차폐하는 동시에 반도체 다이와 회로 소자 사이의 간격을 줄일 수 있다. 이에 따라, 본 발명은 반도체 디바이스의 크기를 줄일 수 있다.
또한, 본 발명의 다른 실시예에 따른 반도체 디바이스는 반도체 다이와 회로 기판을 전기적으로 연결하는 도전성 와이어와, 상기 도전성 와이어의 하부에서 도전성 와이어를 지지하는 보조 와이어를 구비함으로써, 반도체 디바이스의 크기를 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 디바이스를 도시한 평면도이다.
도 3a 및 도 3b는 도 2의 A부분을 캡쳐한 사진이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 디바이스를 도시한 평면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 디바이스를 도시한 평면도이다.
도 6a는 본 발명의 또 다른 실시예에 따른 보조 와이어가 적용된 반도체 디바이스의 단면도이고, 도 6b 및 도 6c는 평면도이다.
도 7a는 본 발명의 또 다른 실시예에 따른 보조 와이어의 정면도이고, 도 7b는 도 7a의 보조 와이어가 적용된 반도체 디바이스의 사시도이다.
도 8a는 본 발명의 또 다른 실시예에 따른 보조 와이어의 정면도이고, 도 8b는 도 8a의 보조 와이어가 적용된 반도체 디바이스의 사시도이다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본 명세서에서 "연결된다"라는 의미는 A 부재와 B 부재가 직접 연결되는 경우뿐만 아니라, A 부재와 B 부재의 사이에 C 부재가 개재되어 A 부재와 B 부재가 간접 연결되는 경우도 의미한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise, include)" 및/또는 "포함하는(comprising, including)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스를 도시한 단면도이다. 도 2는 본 발명의 일 실시예에 따른 반도체 디바이스를 도시한 평면도이다. 도 3a 및 도 3b는 도 2의 A부분을 캡쳐한 사진이다. 도 4는 본 발명의 다른 실시예에 따른 반도체 디바이스를 도시한 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 회로 기판(110), 반도체 다이(120), 회로 소자(130), 쉴딩 와이어(140) 및 보조 와이어(150)를 포함한다.
상기 회로 기판(110)에는 상기 반도체 다이(120)가 안착된다. 예를 들어, 상기 회로 기판(110)은 절연층, 상기 절연층의 표면 및/또는 내측에 다수의 배선 패턴이 형성된 인쇄회로기판(PCB)일 수 있다. 또한, 상기 회로 기판(110)은 경성인쇄회로기판, 연성인쇄회로기판, 세라믹회로기판, 인터포저 및 그 등가물 중에서 선택된 어느 하나일 수 있다. 경성인쇄회로기판은 주로 페놀 수지 또는 에폭시 수지를 기본 재료로 하여, 그 표면 및/또는 내측에 다수의 배선 패턴이 형성된 형태를 할 수 있다. 연성인쇄회로기판은 폴리이미드 수지를 기본 재료로 하여, 그 표면 및/또는 내측에 다수의 배선 패턴이 형성된 형태를 할 수 있다. 세라믹회로기판은 주로 세라믹을 기본 재료로 하여, 그 표면 및/또는 내측에 다수의 배선 패턴이 형성된 형태를 할 수 있다. 인터포저는 실리콘 기반 인터포저이거나 또는 유전체 기반 인터포저일 수 있다. 이 밖에도 본 발명에서는 다양한 종류의 회로 기판(110)이 이용될 수 있으며, 본 발명에서 회로 기판(110)의 종류가 한정되지 않는다.
상기 반도체 다이(120)는 상기 회로 기판(110)의 상부에 안착된다. 상기 반도체 다이(120)는 도전성 범프(미도시)를 통해 상기 회로 기판(110)과 전기적으로 접속될 수 있다. 상기 반도체 다이(120)는, 예를 들면, 매스 리플로우(mass reflow) 방식, 열적 압착(thermal compression) 방식 또는 레이저 본딩 방식에 의해 회로 기판(110)의 배선 패턴에 전기적으로 접속될 수 있다. 이러한 반도체 다이(120)는 다양한 타입의 반도체 다이의 특징들을 포함할 수 있다. 예를 들면, 상기 반도체 다이(120)는 프로세서 다이, 메모리 다이, 주문형 집적회로 다이, 일반 로직 다이, 능동 반도체 부품들 등을 포함할 수 있다. 또한, 상기 반도체 다이(120)의 도전성 범프는 솔더볼과 같은 도전성 볼, 카파 필라와 같은 도전성 필라, 및/또는 카파 필라 위에 솔더 캡이 형성된 도전성 포스트를 포함할 수 있다.
상기 회로 소자(130)는 상기 회로 기판(110)의 상부에 안착되며, 상기 반도체 다이(120)의 주변에 위치한다. 상기 회로 소자(130)는, 예를 들어, 수동 소자, 능동 소자 및/또는 반도체 다이일 수 있다. 상기 회로 소자(130)는 상기 반도체 다이(120)의 주변에 복수개가 형성될 수 있다. 상기 회로 소자(130)는 예를 들면, 매스 리플로우(mass reflow) 방식, 열적 압착(thermal compression) 방식 또는 레이저 본딩 방식에 의해 회로 기판(110)의 배선 패턴에 전기적으로 접속될 수 있다.
상기 쉴딩 와이어(140)는 상기 반도체 다이(120)와 이격되며, 상기 반도체 다이(120)를 감싸도록 형성된다. 상기 쉴딩 와이어(140)는 반도체 다이(120)에서 발생된 전자파가 외부로 발산되지 않게 차폐하거나, 외부의 전자파가 반도체 다이(120) 내로 침입하는 것을 차폐하는 역할을 한다. 또한, 상기 쉴딩 와이어(140)는 반도체 디바이스(100) 내에 포함된 반도체 다이(120)와 회로 소자(130) 사이의 전자파 간섭 현상을 방지하는 역할을 한다. 따라서, 상기 쉴딩 와이어(140)는 복수개로 이루어져, 상기 반도체 다이(120)를 감쌀 수 있다. 이때, 상기 쉴딩 와이어(140)의 개수가 많을수록 전자파 차폐 성능은 향상된다.
구체적으로, 상기 쉴딩 와이어(140)의 일단은 상기 반도체 다이(120)의 일측에 위치한 회로 기판(110)에 본딩되고, 타단은 상기 반도체 다이(120)의 타측에 위치한 회로 기판(110)에 본딩된다. 즉, 상기 쉴딩 와이어(140)는 반도체 다이(120)와 이격되며, 상기 반도체 다이(120)를 가로 질러서 형성된다. 이때, 상기 쉴딩 와이어(140)는 회로 기판(110)에 형성된 본딩 패드(111,112)에 본딩될 수 있다. 여기서, 상기 반도체 다이(120)의 일측에 위치한 본딩 패드를 제 1 본딩 패드(111)라하고, 반도체 다이(120)의 타측에 위치한 본딩 패드를 제 2 본딩 패드(112)라고 정의하기로 한다. 즉, 상기 쉴딩 와이어(140)는 일단이 상기 제 1 본딩 패드(111)에 본딩된 후, 상기 반도체 다이(120)를 가로 질러서 타단이 상기 제 2 본딩 패드(112)에 본딩된다. 이때, 상기 쉴딩 와이어(140)는 보조 와이어(150)에 의해 각도가 급속도로 꺽인 채로 제 2 본딩 패드(112)에 본딩될 수 있다. 이러한 구조는 하기에서 보조 와이어(150)를 설명할 때 보다 자세히 설명하기로 한다.
상기 제 2 본딩 패드(112)는 반도체 다이(120)와 회로 소자(130) 사이에 위치하고 있다. 상기 제 1,2 본딩 패드(111,112)는 회로 기판(110)의 그라운드에 전기적으로 연결될 수 있다. 따라서, 상기 제 1,2 본딩 패드(111,112)에 본딩된 쉴딩 와이어(140)도 그라운드에 전기적으로 연결된다. 또한, 도 2에서 상기 제 1 본딩 패드(111)는 하나로 이루어진 것으로 도시하였으나, 상기 제 1 본딩 패드(111)는 각각의 쉴딩 와이어(140)에 대응되게 이격되어 형성될 수도 있다. 마찬가지로, 상기 제 2 본딩 패드(112)도 하나로 이루어진 것으로 도시하였으나, 상기 제 2 본딩 패드(112)는 각각의 쉴딩 와이어(140)에 대응되게 이격되어 형성될 수도 있다. 그러나, 상기 제 1,2 본딩 패드(111,112)는 그라운드에 연결되므로, 하나로 이루어지는 것이 더 바람직하다. 상기 쉴딩 와이어(140)는 금(Au), 은(Ag), 구리(Cu) 및/또는 그 등가물로 형성될 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 또한, 상기 쉴딩 와이어(140)는 상기와 같은 금속에 추가로 절연 물질을 코팅하여 형성될 수 있다. 이에 따라, 상기 쉴딩 와이어(140)가 반도체 디바이스(100) 내의 소자들과 쇼트되는 것을 방지할 수 있다. 여기서, 상기 쉴딩 와이어(140)에 코팅된 절연 물질은, 예를 들어, 폴리 프로필렌(Polypropylene), 폴리 에틸렌(Polyethylene), 폴리 이미드(Polyimide), 폴리 카보네이트 (Polycarbonate) 및/또는 그 등가물 중 선택된 어느 하나로 형성될 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
상기 보조 와이어(150)는 상기 쉴딩 와이어(140)의 하부에 위치하며, 쉴딩 와이어(140)와 교차하도록 형성된다. 상기 보조 와이어(150)는 상기 쉴딩 와이어(150)와 수직하도록 위치하며, 상기 제 2 본딩 패드(112)와 인접하게 형성된다. 즉, 상기 보조 와이어(150)는 반도체 다이(120)와 제 2 본딩 패드(112) 사이에 위치한다. 더불어, 상기 보조 와이어(150)는 상기 쉴딩 와이어(140) 각각에 형성되므로, 상기 쉴딩 와이어(140)의 개수와 동일하게 형성될 수 있으며, 일렬로 나란히 배치된다. 상기 보조 와이어(150)는 상기 쉴딩 와이어(140)에 비해 폭이 더 좁으며, 아치 형태로 형성된다. 또한, 상기 보조 와이어(150)는 상기 쉴딩 와이어(140)의 두께와 동일하거나, 쉴딩 와이어(140)의 두께보다 두껍게 형성될 수 있다. 그러나, 상기 보조 와이어(150)는 상기 쉴딩 와이어(140)를 지지해야 하므로, 쉴딩 와이어(140) 보다 두껍게 형성되는 것이 보다 바람직하다.
또한, 상기 보조 와이어(150)는 상기 쉴딩 와이어(140)를 지지하여, 상기 쉴딩 와이어(140)가 제 2 본딩 패드(112)에 본딩되는 각도를 높여준다. 구체적으로, 도 1에 도시된 바와 같이, 상기 쉴딩 와이어(140)는 일단이 제 1 본딩 패드(111)에 본딩된 후 타단이 반도체 다이(120)를 가로질러 제 2 본딩 패드(112)에 본딩된다. 상기 쉴딩 와이어(140)는 보조 와이어(150)가 없을 경우, 도 1의 점선이 끝나는 부분에 본딩 되어야 한다. 예를 들어, 보조 와이어가 없을 경우, 쉴딩 와이어가 제 2 본딩 패드에 본딩되는 각도는 대략 45도이다. 그러나, 본 발명에서는 쉴딩 와이어(140)의 하부에 보조 와이어(150)를 형성함으로써, 상기 쉴딩 와이어(140)는 보조 와이어(150)에 접촉하게 된다. 이에 따라, 상기 쉴딩 와이어(140)가 제 2 본딩 패드(112)에 본딩되는 각도(a)는 급속도로 높아지게 된다. 즉, 상기 쉴딩 와이어(140)는 상기 제 2 본딩 패드(112)에 대략 70도 내지 90도로 본딩될 수 있다. 또한, 상기 보조 와이어(150)가 쉴딩 와이어(140)를 지지하는 힘이 클수록, 즉, 상기 보조 와이어(150)의 두께가 쉴딩 와이어(140)의 두께보다 두꺼울수록, 상기 쉴딩 와이어(140)는 상기 제 2 본딩 패드(112)에 거의 90도로 본딩될 수 있다. 이에 따라, 본 발명은 반도체 다이(120)와 회로 소자(130) 사이의 거리를 줄일 수 있게 되며, 결과적으로 반도체 디바이스(100)의 사이즈를 줄일 수 있게 된다. 예를 들어, 상기 반도체 다이(120)와 회로 소자(130) 사이의 거리(t)는 대략 100㎛ 이내로 형성할 수 있다. 또한, 상기 보조 와이어(150)는 금(Au), 은(Ag), 구리(Cu) 및/또는 그 등가물로 형성될 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 더불어, 상기 보조 와이어(150)는 상기와 같은 금속에 추가로 절연 물질을 코팅하여 형성될 수 있다. 이에 따라, 상기 보조 와이어(150)가 반도체 디바이스(100) 내의 소자들과 쇼트되는 것을 방지할 수 있다. 여기서, 상기 보조 와이어(150)에 코팅된 절연 물질은, 예를 들어, 폴리 프로필렌(Polypropylene), 폴리 에틸렌(Polyethylene), 폴리 이미드(Polyimide), 폴리 카보네이트 (Polycarbonate) 및/또는 그 등가물 중 선택된 어느 하나로 형성될 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
더불어, 도 4에 도시된 바와 같이, 보조 와이어(250)는 이웃하는 보조 와이어(250)와 서로 엇갈리게 배치될 수 있다. 즉, 홀수 번째 보조 와이어(250)는 반도체 다이(120)에 가깝게 배치하고, 짝수 번째 보조 와이어(250)는 제 2 본딩 패드(112)에 가깝게 배치할 수 있다. 이 경우, 쉴딩 와이어(140)를 보다 촘촘하게 배열할 수 있으며, 이에 따라 반도체 다이(120)의 차폐 성능을 향상시킬 수 있다.
상기와 같이, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 반도체 다이(120)와 이격되어 반도체 다이(120)를 감싸는 쉴딩 와이어(140)와, 상기 쉴딩 와이어(140)의 하부에서 쉴딩 와이어(140)를 지지하는 보조 와이어(150)를 구비함으로써, 반도체 다이(120)에서 발생되는 전자파를 차폐하는 동시에 반도체 다이(120)와 회로 소자(130) 사이의 간격을 줄일 수 있다. 이에 따라, 본 발명은 반도체 디바이스(100)의 사이즈를 줄일 수 있게 된다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 디바이스를 도시한 평면도이다.
도 5를 참조하면, 상기 반도체 디바이스(300)는 회로 기판(110), 반도체 다이(120), 회로 소자(130), 쉴딩 와이어(340) 및 보조 와이어(150)를 포함한다. 도 5에 도시된 반도체 디바이스(300)는 도 2에 도시된 반도체 디바이스(100)와 유사하다. 따라서, 이하에서는 그 차이점에 대해서만 설명하기로 한다.
상기 쉴딩 와이어(340)는 상기 반도체 다이(120)와 이격되며, 상기 반도체 다이(120)를 감싸도록 형성된다. 상기 쉴딩 와이어(340)는 상기 반도체 다이(120)의 일측에서 타측으로 형성된 제 1 쉴딩 와이어(341)와 상기 제 1 쉴딩 와이어(341)와 수직한 방향으로 형성된 제 2 쉴딩 와이어(342)를 포함한다. 즉, 도 5의 반도체 디바이스(300)는 도 2의 반도체 디바이스(100)에서 쉴딩 와이어(140)와 수직하게 형성된 제 2 쉴딩 와이어(342)가 더 형성된 것이다. 이에 따라, 상기 반도체 디바이스(300)는 도 2의 반도체 디바이스(100)에 비해 반도체 다이(120)의 전자파 차폐 성능을 더 향상시킬 수 있게 된다. 상기 제 1 쉴딩 와이어(341)와 제 2 쉴딩 와이어(342)는 각각 복수개로 이루어 진다. 또한, 상기 제 1 쉴딩 와이어(341)가 형성되고 나서 제 2 쉴딩 와이어(342)를 형성할 때, 상기 제 2 쉴딩 와이어(342)는 제 1 쉴딩 와이어(341)와 접촉할 수 있다. 또한, 상기 제 1 쉴딩 와이어(341)와 제 2 쉴딩 와이어(342)는 회로 기판(110)의 그라운드와 전기적으로 연결된다. 상기 쉴딩 와이어(340)는 제 1 쉴딩 와이어(341)와, 상기 제 1 쉴딩 와이어(341)와 수직한 방향으로 형성된 제 2 쉴딩 와이어(342)를 포함하는 것 외에는 그 형상이 도 2 의 쉴딩 와이어(140)와 동일하므로, 상세한 설명은 생략하기로 한다.
도 6a는 본 발명의 또 다른 실시예에 따른 보조 와이어가 적용된 반도체 디바이스의 단면도이고, 도 6b 및 도 6c는 평면도이다.
도 6a를 참조하면, 본 발명의 다른 실시예에 다른 보조 와이어(350)는 적어도 하나 이상으로 이루어질 수 있다. 예를 들어, 도 6a에 도시된 바와 같이, 2개의 보조 와이어(350)가 하나의 쉴딩 와이어(140)를 지지하는 형태로 이루어질 수 있다. 따라서, 상기 보조 와이어(350)는 보조 와이어가 하나만 있을 때 보다 쉴딩 와이어(140)를 더욱 강력하게 지지할 수 있다. 상기 보조 와이어(350)는 도 6b에 도시되 바와 같이, 서로 평행하게 형성되거나, 도 6c에 도시된 바와 같이, 서로 엇갈리도록 교차되게 형성될 수 있다. 또한, 도 6a 내지 도 6c에서는 보조 와이어가 2개인 것으로 도시하였으나, 상기 보조 와이어는 그 이상으로 이루어질 수 있음은 물론이다.
도 7a는 본 발명의 또 다른 실시예에 따른 보조 와이어의 정면도이고, 도 7b는 도 7a의 보조 와이어가 적용된 반도체 디바이스의 사시도이다.
도 7a 및 도 7b를 참조하면, 본 발명의 다른 실시예에 따른 보조 와이어(450)는 제1지지부(451), 상기 제1지지부(451)와 이격되어 형성된 제2지지부(452) 및 상기 제1지지부(451)와 제2지지부(452)를 연결하며 평탄하게 형성된 평탄부(453)를 포함한다. 상기 평탄부(453)는 적어도 하나 이상의 쉴딩 와이어(140)를 지지한다. 따라서, 상기 평탄부(453)에는 적어도 하나 이상의 쉴딩 와이어(140)가 접촉될 수 있다. 상기 제1지지부(451)는 회로 기판에 대해 대략 수직한 형태로 형성되고, 제2지지부(452)는 경사지게 형성될 수 있다.
도 8a는 본 발명의 또 다른 실시예에 따른 보조 와이어의 정면도이고, 도 8b는 도 8a의 보조 와이어가 적용된 반도체 디바이스의 사시도이다.
도 8a 및 도 8b를 참조하면, 본 발명의 또 다른 실시예에 따른 보조 와이어는 제 1 보조 와이어(450) 및 제 2 보조 와이어(460)를 포함한다. 상기 제 1 보조 와이어(450)와 상기 제 2 보조 와이어(460)는 서로 접속되어 있으며, 서로 대칭되게 형성된다. 여기서, 상기 제 1 보조 와이어(450)는 도 7a의 보조 와이어(450)와 동일하다.
상기 제 1 보조 와이어(450)는 제1지지부(451), 상기 제1지지부(451)와 이격되어 형성된 제2지지부(452) 및 상기 제1지지부(451)와 제2지지부(452)를 연결하며 평탄하게 형성된 평탄부(453)를 포함한다. 또한, 제 2 보조 와이어(460)는 제1지지부(461), 상기 제1지지부(461)와 이격되어 형성된 제2지지부(462) 및 상기 제1지지부(461)와 제2지지부(462)를 연결하며 평탄하게 형성된 평탄부(463)를 포함한다. 상기 제1지지부(451,461)는 회로 기판에 대해 대략 수직한 형태로 형성되고, 제2지지부(452,462)는 경사지게 형성될 수 있다. 더불어, 제 1 보조 와이어(450)와 제 2 보조 와이어(460)는 각각의 제2지지부(452,462)가 서로 접속하는 형태로 결합된다. 더불어, 상기 제 1 보조 와이어(450)의 평탄부(453) 및 제 2 보조 와이어(460)의 평탄부(463)는 각각 적어도 하나 이상의 쉴딩 와이어(140)를 지지한다. 따라서, 제 1,2 보조 와이어(450,460)의 평탄부(453,463) 각각에는 적어도 하나 이상의 쉴딩 와이어(140)가 접촉될 수 있다. 또한, 도 8a 및 도 8b에서는 보조 와이어(450, 460) 2개가 서로 교차된 것으로 도시되어 있으나, 보조 와이어는 그 이상으로 이루어질 수 있다. 즉, 상기 보조 와이어는 복수개로 이루어지며, 상기 복수의 보조 와이어는 서로 교차되며 일렬로 나열될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 9를 참조하면, 상기 반도체 디바이스(500)는 회로 기판(510), 반도체 다이(520), 도전성 와이어(540) 및 보조 와이어(550)를 포함한다.
상기 회로 기판(510)에는 상기 반도체 다이(520)가 안착된다. 예를 들어, 상기 회로 기판(510)은 절연층, 상기 절연층의 표면 및/또는 내측에 다수의 배선 패턴이 형성된 인쇄회로기판(PCB)일 수 있다. 또한, 상기 회로 기판(510)은 경성인쇄회로기판, 연성인쇄회로기판, 세라믹회로기판, 인터포저 및 그 등가물 중에서 선택된 어느 하나일 수 있다. 이 밖에도 본 발명에서는 다양한 종류의 회로 기판(510)이 이용될 수 있으며, 본 발명에서 회로 기판(510)의 종류가 한정되지 않는다. 또한, 상기 회로 기판(510)의 상부에는 복수의 본딩 패드(511)가 형성된다.
상기 반도체 다이(520)는 상기 회로 기판(510)의 상부에 안착된다. 상기 반도체 다이(520)는 접착 부재를 통해 상기 회로 기판에 안착될 수 있다. 이러한 반도체 다이(520)는 다양한 타입의 반도체 다이의 특징들을 포함할 수 있다. 예를 들면, 상기 반도체 다이(520)는 프로세서 다이, 메모리 다이, 주문형 집적회로 다이, 일반 로직 다이, 능동 반도체 부품들 등을 포함할 수 있다. 또한, 상기 반도체 다이(520)의 상면에는 복수의 본딩 패드(521)가 형성된다.
상기 도전성 와이어(540)는 상기 반도체 다이(520)를 상기 회로 기판(510)에 전기적으로 연결하는 역할을 한다. 구체적으로, 상기 도전성 와이어(540)의 일단은 상기 반도체 다이(520)의 본딩 패드(521)에 본딩되고, 타단은 상기 회로 기판(510)의 본딩 패드(511)에 본딩된다. 이때, 상기 도전성 와이어(540)는 보조 와이어(550)에 의해 각도가 급속도로 꺽인 채로 회로 기판(510)의 본딩 패드(511)에 본딩될 수 있다. 이러한 구조는 하기에서 보조 와이어(550)를 설명할 때 보다 자세히 설명하기로 한다. 상기 도전성 와이어(540)는 복수개로 이루어질 수 있다. 상기 도전성 와이어(540)는 금(Au), 은(Ag), 구리(Cu) 및/또는 그 등가물로 형성될 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
상기 보조 와이어(550)는 상기 도전성 와이어(540)의 하부에 위치하며, 도전성 와이어(540)와 교차하도록 형성된다. 상기 보조 와이어(550)는 상기 도전성 와이어(540)와 수직하도록 위치하며, 반도체 다이(520)와 회로 기판(510)의 본딩 패드(511) 사이에 위치한다. 더불어, 상기 보조 와이어(550)는 상기 도전성 와이어(540) 각각에 형성되므로, 상기 도전성 와이어(540)의 개수와 동일하게 형성될 수 있으며, 일렬로 나란히 배치된다. 상기 보조 와이어(550)는 상기 도전성 와이어(540)에 비해 폭이 더 좁으며, 아치 형태로 형성된다. 또한, 상기 보조 와이어(550)는 상기 도전성 와이어(540)의 두께와 동일하거나, 도전성 와이어(540)의 두께보다 두껍게 형성될 수 있다. 그러나, 상기 보조 와이어(550)는 상기 도전성 와이어(540)를 지지해야 하므로, 도전성 와이어(540) 보다 두껍게 형성되는 것이 보다 바람직하다.
또한, 상기 보조 와이어(550)는 상기 도전성 와이어(540)를 지지하여, 상기 도전성 와이어(540)가 회로 기판(510)의 본딩 패드(511)에 본딩되는 각도를 높여준다. 구체적으로, 도 9에 도시된 바와 같이, 상기 도전성 와이어(540)는 일단이 반도체 다이(520)의 본딩 패드(521)에 본딩된 후 타단이 회로 기판(510)의 본딩 패드(511)에 본딩된다. 상기 도전성 와이어(540)는 보조 와이어(550)가 없을 경우, 도 9의 점선이 끝나는 부분에 본딩 되어야 한다. 예를 들어, 보조 와이어가 없을 경우, 도전성 와이어가 회로 기판의 본딩 패드에 본딩되는 각도는 대략 45도이다. 그러나, 본 발명에서는 도전성 와이어(540)의 하부에 보조 와이어(550)를 형성함으로써, 상기 도전성 와이어(540)는 보조 와이어(550)에 접촉하게 된다. 이에 따라, 상기 도전성 와이어(540)가 회로 기판(510)의 본딩 패드(511)에 본딩되는 각도(a)가 급속도로 높아지게 된다. 즉, 상기 도전성 와이어(540)는 회로 기판(510)의 본딩 패드(511)에 대략 70도 내지 90도로 본딩될 수 있다. 또한, 상기 보조 와이어(550)가 도전성 와이어(540)를 지지하는 힘이 클수록, 즉, 상기 보조 와이어(550)의 두께가 도전성 와이어(540)의 두께보다 두꺼울수록, 상기 도전성 와이어(540)는 회로 기판(510)의 본딩 패드(511)에 거의 90도로 본딩될 수 있다. 이에 따라, 본 발명은 반도체 다이(520)와 회로 기판(510)을 연결하는 도전성 와이어(540)의 폭을 줄일 수 있게 되며, 결과적으로 반도체 디바이스(500)의 사이즈를 줄일 수 있게 된다. 상기 보조 와이어(550)는 금(Au), 은(Ag), 구리(Cu) 및/또는 그 등가물로 형성될 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 또한, 상기 보조 와이어(550)는 상기와 같은 금속에 추가로 절연 물질을 코팅하여 형성될 수 있다. 이에 따라, 상기 보조 와이어(550)가 반도체 디바이스(500) 내의 소자들과 쇼트되는 것을 방지할 수 있다. 여기서, 상기 보조 와이어(550)에 코팅된 절연 물질은, 예를 들어, 폴리 프로필렌(Polypropylene), 폴리 에틸렌(Polyethylene), 폴리 이미드(Polyimide), 폴리 카보네이트 (Polycarbonate) 및/또는 그 등가물 중 선택된 어느 하나로 형성될 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
더불어, 상기 보조 와이어(550)는 도 6a 내지 도 8b의 형태로도 형성될 수 있음은 물론이다.
이상에서 설명한 것은 본 발명에 의한 반도체 디바이스를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100: 반도체 디바이스 110, 510: 회로 기판
111: 제 1 본딩 패드 112: 제 2 본딩 패드
120, 520: 반도체 다이 130: 회로 소자
140, 340: 쉴딩 와이어 150, 250, 350, 450, 550: 보조 와이어
540: 도전성 와이어

Claims (23)

  1. 적어도 하나의 회로 소자가 안착된 회로 기판;
    상기 회로 소자와 이격되어 상기 회로 기판에 안착된 반도체 다이;
    상기 반도체 다이와 이격되며, 상기 반도체 다이를 가로질러서 형성된 쉴딩 와이어; 및
    상기 쉴딩 와이어의 하부에서 상기 쉴딩 와이어를 지지하며, 상기 쉴딩 와이어와 수직한 방향으로 형성된 보조 와이어를 포함하는 것을 특징으로 하는 반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 회로 기판은 상기 반도체 다이의 일측에 형성된 제 1 본딩 패드와, 상기 반도체 다이의 타측에 형성된 제 2 본딩 패드를 포함하고,
    상기 쉴딩 와이어의 일단은 상기 제 1 본딩 패드에 접속되고, 상기 쉴딩 와이어의 타단은 상기 반도체 다이를 가로질러서 상기 제 2 본딩 패드에 접속된 것을 특징으로 하는 반도체 디바이스.
  3. 제 2 항에 있어서,
    상기 보조 와이어는 상기 반도체 다이와 상기 제 2 본딩 패드 사이에 형성된 것을 특징으로 하는 반도체 디바이스.
  4. 제 2 항에 있어서,
    상기 쉴딩 와이어가 상기 제 2 본딩 패드에 접속되는 각도는 70도 내지 90도 인 것을 특징으로 하는 반도체 디바이스.
  5. 제 2 항에 있어서,
    상기 제 2 본딩 패드는 상기 반도체 다이와 상기 회로 소자 사이에 위치하는 것을 특징으로 하는 반도체 디바이스.
  6. 제 5 항에 있어서,
    상기 제 2 본딩 패드가 위치하고 있는 반도체 다이와 회로 소자 사이의 거리는 100㎛ 보다 작게 형성된 것을 특징으로 하는 반도체 디바이스.
  7. 제 1 항에 있어서,
    상기 쉴딩 와이어는 상기 보조 와이어에 접촉된 것을 특징으로 하는 반도체 디바이스.
  8. 제 1 항에 있어서,
    상기 쉴딩 와이어는 상기 회로 기판의 그라운드에 전기적으로 연결된 것을 특징으로 하는 반도체 디바이스.
  9. 제 1 항에 있어서,
    상기 보조 와이어는 상기 쉴딩 와이어의 두께보다 두껍게 형성된 것을 특징으로 하는 반도체 디바이스.
  10. 제 1 항에 있어서,
    상기 보조 와이어는 적어도 하나를 포함하고, 아치 형태로 형성된 것을 특징으로 하는 반도체 디바이스.
  11. 제 10 항에 있어서,
    상기 보조 와이어는 서로 평행하거나 교차하도록 형성된 것을 특징으로 하는 반도체 디바이스.
  12. 제 1 항에 있어서,
    상기 보조 와이어는
    상기 회로 기판과 수직한 제 1 지지부;
    상기 제 1 지지부와 이격되어 형성되며, 상기 회로 기판과 경사지게 형성된 제 2 지지부; 및
    상기 제 1 지지부와 제 2 지지부를 연결하며 평탄하게 형성된 평탄부를 포함하는 것을 특징으로 하는 반도체 디바이스.
  13. 제 12 항에 있어서,
    상기 평탄부는 적어도 하나의 쉴딩 와이어를 지지하는 것을 특징으로 하는 반도체 디바이스.
  14. 제 12 항에 있어서,
    상기 보조 와이어는 복수개로 이루어지고,
    상기 보조 와이어의 제 2 지지부가 서로 교차하도록 형성된 것을 특징으로 하는 반도체 디바이스.
  15. 제 1 항에 있어서,
    상기 쉴딩 와이어는
    상기 반도체 다이의 일측에서 타측으로 가로질러 형성된 제 1 쉴딩 와이어; 및
    상기 제 1 쉴딩 와이어와 수직한 방향으로 형성되며 상기 반도체 다이를 가로질러서 형성된 제 2 쉴딩 와이어를 포함하는 것을 특징으로 하는 반도체 디바이스.
  16. 제 1 항에 있어서,
    상기 쉴딩 와이어 및 상기 보조 와이어는 금속으로 이루어진 것을 특징으로 하는 반도체 디바이스.
  17. 제 16 항에 있어서,
    상기 쉴딩 와이어는 상기 금속에 절연 물질이 더 코팅된 것을 특징으로 하는 반도체 디바이스.
  18. 제 16 항에 있어서,
    상기 보조 와이어는 상기 금속에 절연 물질이 더 코팅된 것을 특징으로 하는 반도체 디바이스.
  19. 회로 기판;
    상기 회로 기판의 상부에 안착된 반도체 다이;
    상기 반도체 다이와 상기 회로 기판을 전기적으로 연결하는 도전성 와이어; 및
    상기 도전성 와이어의 하부에서 상기 도전성 와이어를 지지하며, 상기 도전성 와이어와 수직한 방향으로 형성된 보조 와이어를 포함하는 것을 특징으로 하는 반도체 디바이스.
  20. 제 19 항에 있어서,
    상기 도전성 와이어의 일단은 상기 반도체 다이의 본딩 패드에 접속되고, 상기 도전성 와이어의 타단은 상기 회로 기판의 본딩 패드에 접속된 것을 특징으로 하는 반도체 디바이스.
  21. 제 20 항에 있어서,
    상기 보조 와이어는 상기 반도체 다이와 상기 회로 기판의 본딩 패드 사이에 형성된 것을 특징으로 하는 반도체 디바이스.
  22. 제 20 항에 있어서,
    상기 도전성 와이어가 상기 회로 기판의 본딩 패드에 접속되는 각도는 70도 내지 90도 인 것을 특징으로 하는 반도체 디바이스.
  23. 제 19 항에 있어서,
    상기 도전성 와이어는 상기 보조 와이어에 접촉된 것을 특징으로 하는 반도체 디바이스.
KR1020160028899A 2016-03-10 2016-03-10 반도체 디바이스 KR101815754B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020160028899A KR101815754B1 (ko) 2016-03-10 2016-03-10 반도체 디바이스
US15/368,583 US10141269B2 (en) 2016-03-10 2016-12-03 Semiconductor device having conductive wire with increased attachment angle and method
TW109139733A TWI739662B (zh) 2016-03-10 2017-01-19 具有增大的附接角度的導電線之半導體裝置及方法
TW106101845A TWI713187B (zh) 2016-03-10 2017-01-19 具有增大的附接角度的導電線之半導體裝置及方法
CN201720208944.7U CN206685370U (zh) 2016-03-10 2017-03-06 具有增大的附接角度的导电线的半导体装置
CN201710128412.7A CN107180810B (zh) 2016-03-10 2017-03-06 具有增大的附接角度的导电线的半导体装置和方法
CN202310409668.0A CN116364701A (zh) 2016-03-10 2017-03-06 具有增大的附接角度的导电线的半导体装置和方法
US16/164,733 US10943871B2 (en) 2016-03-10 2018-10-18 Semiconductor device having conductive wire with increased attachment angle and method
US17/155,397 US11804447B2 (en) 2016-03-10 2021-01-22 Semiconductor device having conductive wire with increased attachment angle and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160028899A KR101815754B1 (ko) 2016-03-10 2016-03-10 반도체 디바이스

Publications (2)

Publication Number Publication Date
KR20170106548A true KR20170106548A (ko) 2017-09-21
KR101815754B1 KR101815754B1 (ko) 2018-01-08

Family

ID=59787031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160028899A KR101815754B1 (ko) 2016-03-10 2016-03-10 반도체 디바이스

Country Status (4)

Country Link
US (3) US10141269B2 (ko)
KR (1) KR101815754B1 (ko)
CN (3) CN116364701A (ko)
TW (2) TWI713187B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200015389A (ko) * 2018-08-03 2020-02-12 가부시키가이샤 무라타 세이사쿠쇼 모듈
KR20210067998A (ko) * 2018-08-03 2021-06-08 가부시키가이샤 무라타 세이사쿠쇼 모듈

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101815754B1 (ko) * 2016-03-10 2018-01-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
EP3440698A4 (en) * 2016-04-01 2020-02-12 INTEL Corporation SEMICONDUCTOR HOUSING WITH STRUCTURES FOR SHIELDING ELECTROMAGNETIC INTERFERENCES
US10271421B2 (en) * 2016-09-30 2019-04-23 Avago Technologies International Sales Pte. Limited Systems and methods for providing electromagnetic interference (EMI) shielding between inductors of a radio frequency (RF) module
US10204842B2 (en) * 2017-02-15 2019-02-12 Texas Instruments Incorporated Semiconductor package with a wire bond mesh
DE102017209413A1 (de) * 2017-06-02 2018-12-06 Robert Bosch Gmbh Sensorvorrichtung zum Überwachen zumindest einer Batteriezelle
US20180374798A1 (en) 2017-06-24 2018-12-27 Amkor Technology, Inc. Semiconductor device having emi shielding structure and related methods
CN111699552B (zh) * 2018-02-08 2023-08-15 株式会社村田制作所 高频模块
JP7010372B2 (ja) * 2018-06-01 2022-01-26 株式会社村田製作所 高周波モジュール
JP6900947B2 (ja) * 2018-12-28 2021-07-14 株式会社村田製作所 高周波モジュールおよび通信装置
WO2021020331A1 (ja) * 2019-08-01 2021-02-04 株式会社村田製作所 モジュール
WO2021039325A1 (ja) * 2019-08-23 2021-03-04 株式会社村田製作所 モジュール
CN114521290A (zh) * 2019-09-27 2022-05-20 株式会社村田制作所 模块
CN112992881A (zh) * 2019-12-17 2021-06-18 江苏长电科技股份有限公司 电磁屏蔽封装结构
TWI718838B (zh) * 2020-01-06 2021-02-11 矽品精密工業股份有限公司 電子封裝件及其製法
US11450618B2 (en) 2020-01-17 2022-09-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of compartment shielding using bond wires
TWI767243B (zh) * 2020-05-29 2022-06-11 矽品精密工業股份有限公司 電子封裝件
JP7333120B2 (ja) * 2020-12-21 2023-08-24 株式会社新川 ワイヤ構造及びワイヤ構造形成方法
US11935844B2 (en) * 2020-12-31 2024-03-19 Texas Instruments Incorporated Semiconductor device and method of the same
CN112992707B (zh) * 2021-04-29 2021-08-06 甬矽电子(宁波)股份有限公司 电磁屏蔽结构制作工艺和电磁屏蔽结构

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2796343B2 (ja) * 1989-04-07 1998-09-10 株式会社日立製作所 半導体装置又は半導体集積回路装置及びその製造方法
US5043534A (en) 1990-07-02 1991-08-27 Olin Corporation Metal electronic package having improved resistance to electromagnetic interference
JPH04165655A (ja) * 1990-10-29 1992-06-11 Sanyo Electric Co Ltd 高周波半導体装置
US5557142A (en) 1991-02-04 1996-09-17 Motorola, Inc. Shielded semiconductor device package
US5444303A (en) * 1994-08-10 1995-08-22 Motorola, Inc. Wire bond pad arrangement having improved pad density
US5614694A (en) 1995-03-31 1997-03-25 Motorola, Inc. One piece open and closable metal RF shield
JP3741184B2 (ja) * 1998-07-27 2006-02-01 日本テキサス・インスツルメンツ株式会社 半導体装置
JP3745156B2 (ja) * 1999-04-02 2006-02-15 シャープ株式会社 光通信用半導体受光デバイス
US6538336B1 (en) * 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
US6518600B1 (en) * 2000-11-17 2003-02-11 General Electric Company Dual encapsulation for an LED
JP2002252491A (ja) * 2000-12-21 2002-09-06 Toshiba Corp シールドケース、その製造方法、及び電子機器
US6686649B1 (en) 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US8258616B1 (en) * 2002-01-16 2012-09-04 Marvell International Ltd. Semiconductor dice having a shielded area created under bond wires connecting pairs of bonding pads
KR100476925B1 (ko) * 2002-06-26 2005-03-17 삼성전자주식회사 본딩 불량과 신호 스큐를 방지하는 패드 배치를 갖는 반도체 칩
US7005310B2 (en) * 2002-08-14 2006-02-28 Renesas Technology Corporation Manufacturing method of solid-state image sensing device
US7164192B2 (en) * 2003-02-10 2007-01-16 Skyworks Solutions, Inc. Semiconductor die package with reduced inductance and reduced die attach flow out
US7002763B2 (en) 2003-08-08 2006-02-21 International Business Machines Corporation Identification of laterally positioned servo bands employing differentiating characteristics of servo patterns
US7030469B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
US6853055B1 (en) 2003-11-26 2005-02-08 Actel Corporation Radiation shielding die carrier package
JP4651359B2 (ja) * 2004-10-29 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2007035729A (ja) * 2005-07-22 2007-02-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US7451539B2 (en) 2005-08-08 2008-11-18 Rf Micro Devices, Inc. Method of making a conformal electromagnetic interference shield
US20070257348A1 (en) * 2006-05-08 2007-11-08 Advanced Semiconductor Engineering, Inc. Multiple chip package module and method of fabricating the same
US20080286959A1 (en) * 2007-05-14 2008-11-20 Texas Instruments Incorporated Downhill Wire Bonding for QFN L - Lead
JP2008010636A (ja) * 2006-06-29 2008-01-17 Rohm Co Ltd 受光モジュール
US20080014678A1 (en) 2006-07-14 2008-01-17 Texas Instruments Incorporated System and method of attenuating electromagnetic interference with a grounded top film
US20080170379A1 (en) * 2007-01-12 2008-07-17 Suresh Basoor Optical Receiver Having Improved Shielding
US8063305B2 (en) * 2007-04-02 2011-11-22 Kulicke And Soffa Industries, Inc. Method of forming bends in a wire loop
US20080310114A1 (en) 2007-06-18 2008-12-18 Lucent Technologies Inc. Heat-transfer device for an electromagnetic interference (emi) shield using conductive bristles
US7902644B2 (en) 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US7786600B2 (en) * 2008-06-30 2010-08-31 Hynix Semiconductor Inc. Circuit substrate having circuit wire formed of conductive polarization particles, method of manufacturing the circuit substrate and semiconductor package having the circuit wire
US8012868B1 (en) 2008-12-15 2011-09-06 Amkor Technology Inc Semiconductor device having EMI shielding and method therefor
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
JP2011049243A (ja) * 2009-08-25 2011-03-10 Elpida Memory Inc 半導体装置
US8362598B2 (en) 2009-08-26 2013-01-29 Amkor Technology Inc Semiconductor device with electromagnetic interference shielding
TWI489610B (zh) * 2010-01-18 2015-06-21 矽品精密工業股份有限公司 具電磁遮蔽之封裝結構之製法
JP2012109455A (ja) * 2010-11-18 2012-06-07 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP5796289B2 (ja) * 2010-11-26 2015-10-21 ソニー株式会社 二次電池セル、電池パック及び電力消費機器
CN102074517B (zh) * 2010-12-03 2013-01-02 日月光封装测试(上海)有限公司 球栅阵列封装构造
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
US9362209B1 (en) 2012-01-23 2016-06-07 Amkor Technology, Inc. Shielding technique for semiconductor package including metal lid
US9153543B1 (en) 2012-01-23 2015-10-06 Amkor Technology, Inc. Shielding technique for semiconductor package including metal lid and metalized contact area
US9179548B2 (en) * 2012-05-31 2015-11-03 Corning Cable Systems Llc Controlled-impedance out-of-substrate package structures employing electrical devices, and related assemblies, components, and methods
TWI466262B (zh) * 2012-10-17 2014-12-21 Powertech Technology Inc 電磁干擾遮蔽層連接至接地訊號之導線架型半導體封裝構造
JP6059074B2 (ja) * 2013-04-26 2017-01-11 アオイ電子株式会社 半導体装置の製造方法
US9824997B2 (en) * 2013-07-03 2017-11-21 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Die package with low electromagnetic interference interconnection
US9736925B2 (en) * 2014-01-31 2017-08-15 Stmicroelectronics S.R.L. Packaged semiconductor device having a shielding against electromagnetic interference and manufacturing process thereof
US9713255B2 (en) * 2014-02-19 2017-07-18 Intel Corporation Electro-magnetic interference (EMI) shielding techniques and configurations
US9568313B2 (en) * 2014-10-28 2017-02-14 Seiko Epson Corporation Electronic device, electronic apparatus, and moving object
US20160379953A1 (en) * 2015-06-24 2016-12-29 Texas Instruments Incorporated Semiconductor wire bonding and method
KR101815754B1 (ko) * 2016-03-10 2018-01-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
EP3440698A4 (en) * 2016-04-01 2020-02-12 INTEL Corporation SEMICONDUCTOR HOUSING WITH STRUCTURES FOR SHIELDING ELECTROMAGNETIC INTERFERENCES
JP7036436B2 (ja) * 2016-05-23 2022-03-15 アダマンド並木精密宝石株式会社 光伝搬装置、その光伝搬装置を用いた光表示装置及び照明装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200015389A (ko) * 2018-08-03 2020-02-12 가부시키가이샤 무라타 세이사쿠쇼 모듈
KR20210067998A (ko) * 2018-08-03 2021-06-08 가부시키가이샤 무라타 세이사쿠쇼 모듈
US11227840B2 (en) 2018-08-03 2022-01-18 Murata Manufacturing Co., Ltd. Electronic module having improved shield performance

Also Published As

Publication number Publication date
TWI739662B (zh) 2021-09-11
KR101815754B1 (ko) 2018-01-08
US10943871B2 (en) 2021-03-09
CN206685370U (zh) 2017-11-28
US20210143105A1 (en) 2021-05-13
CN116364701A (zh) 2023-06-30
TW202111909A (zh) 2021-03-16
TW201803076A (zh) 2018-01-16
US10141269B2 (en) 2018-11-27
US20170263568A1 (en) 2017-09-14
CN107180810B (zh) 2023-05-02
TWI713187B (zh) 2020-12-11
CN107180810A (zh) 2017-09-19
US11804447B2 (en) 2023-10-31
US20190051616A1 (en) 2019-02-14

Similar Documents

Publication Publication Date Title
KR101815754B1 (ko) 반도체 디바이스
US8012868B1 (en) Semiconductor device having EMI shielding and method therefor
KR100816762B1 (ko) 반도체 패키지 및 이를 탑재하기 위한 모듈 인쇄회로기판
US8441116B2 (en) Semiconductor package having substrate for high speed semiconductor package
KR20130089473A (ko) 반도체 패키지
WO2003034491A2 (en) Semiconductor component
US10008441B2 (en) Semiconductor package
US11166368B2 (en) Printed circuit board and semiconductor package including the same
KR20170105796A (ko) 반도체 디바이스
TW202105665A (zh) 半導體封裝結構
US11189597B2 (en) Chip on film package
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
US7939951B2 (en) Mounting substrate and electronic apparatus
US11670574B2 (en) Semiconductor device
US20240030107A1 (en) Semiconductor device and mounting structure thereof
WO2018072050A1 (zh) 芯片的封装结构
TWM613718U (zh) 覆晶封裝結構
KR20240110294A (ko) 반도체 패키지
KR20110016028A (ko) 적층 반도체 패키지
KR101006529B1 (ko) 볼 랜드 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지
KR20100123941A (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
KR20100086851A (ko) 반도체 패키지
JP2003110051A (ja) 高周波実装体及びその実装方法
JP2015018899A (ja) 半導体装置
KR20100030490A (ko) 반도체 패키지용 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application