KR20170084691A - 다층막 형성 방법 및 패턴 형성 방법 - Google Patents

다층막 형성 방법 및 패턴 형성 방법 Download PDF

Info

Publication number
KR20170084691A
KR20170084691A KR1020170003377A KR20170003377A KR20170084691A KR 20170084691 A KR20170084691 A KR 20170084691A KR 1020170003377 A KR1020170003377 A KR 1020170003377A KR 20170003377 A KR20170003377 A KR 20170003377A KR 20170084691 A KR20170084691 A KR 20170084691A
Authority
KR
South Korea
Prior art keywords
film
carbon atoms
group
forming
pattern
Prior art date
Application number
KR1020170003377A
Other languages
English (en)
Other versions
KR101932832B1 (ko
Inventor
쥰 하타케야마
다이스케 고리
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20170084691A publication Critical patent/KR20170084691A/ko
Application granted granted Critical
Publication of KR101932832B1 publication Critical patent/KR101932832B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D1/00—Coating compositions, e.g. paints, varnishes or lacquers, based on inorganic substances
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D127/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Coating compositions based on derivatives of such polymers
    • C09D127/02—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Coating compositions based on derivatives of such polymers not modified by chemical after-treatment
    • C09D127/12—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Coating compositions based on derivatives of such polymers not modified by chemical after-treatment containing fluorine atoms
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G03F7/0392—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition
    • G03F7/0397—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition the macromolecular compound having an alicyclic moiety in a side chain
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0752—Silicon-containing compounds in non photosensitive layers or as additives, e.g. for dry lithography
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70858—Environment aspects, e.g. pressure of beam-path gas, temperature
    • G03F7/70866—Environment aspects, e.g. pressure of beam-path gas, temperature of mask or workpiece
    • G03F7/70875—Temperature, e.g. temperature control of masks or workpieces via control of stage temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Atmospheric Sciences (AREA)
  • Toxicology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Phenolic Resins Or Amino Resins (AREA)

Abstract

본 발명은, 리소그래피에 레지스트 하층막으로서 이용되는 다층막의 형성 방법으로서, 반사율을 저감할 수 있고, 드라이 에칭의 치수 정밀도가 높은 패턴 형성 방법에 유용한 다층막의 형성 방법을 제공하는 것을 과제로 한다.
상기 과제는, (i) 기판 상에 일반식 (1)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 일반식 (2)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 및 일반식 (3)으로 표시되는 플루오렌 구조를 포함하는 화합물 중 어느 하나 이상을 함유하는 하층막 재료를 코팅하여, 300℃ 이상 800℃ 이하의 온도에서 10초∼4,000초간의 범위에서 열처리하여 경화시킴으로써 하층막을 형성하는 공정과, (ii) 하층막 상에 질화티탄막 또는 산화질화티탄막을 형성하는 공정과, (iii) 질화티탄막 또는 산화질화티탄막 상에 탄화수소막을 형성하는 공정과, (iv) 탄화수소막 상에 규소산화막을 형성하는 공정을 포함하는 다층막 형성 방법에 의해 해결된다.
Figure pat00038

Description

다층막 형성 방법 및 패턴 형성 방법{METHOD FOR FORMING MULTI-LAYER FILM AND PATTERNING PROCESS}
본 발명은, 반도체 소자 등의 제조 공정에 있어서의 미세 가공에 이용되는 레지스트 하층막으로서 유용한 다층막의 형성 방법, 및 이 다층막 형성 방법으로 형성된 다층막을 이용한 패턴 형성 방법에 관한 것이다.
최근, LSI의 고집적화와 고속도화에 따라, 패턴 룰의 미세화가 진행되고 있는 가운데, 현재 범용 기술로서 이용되고 있는 광노광을 이용한 리소그래피에 있어서는, 광원의 파장에 유래하는 본질적인 해상도의 한계에 근접하고 있다.
레지스트 패턴 형성시에 사용하는 리소그래피용 광원으로서, 수은등의 g선(436 ㎚), i선(365 ㎚), KrF 엑시머 레이저(248 ㎚), ArF 엑시머 레이저(193 ㎚) 등이 널리 이용되고 있고, 한층 더 미세화를 위해 더블 패터닝이 검토되고 있다.
더블 패터닝은, 레지스트의 해상도를 배가할 수 있는 기술로서, 이것에 의해 디바이스의 미세화는 점점 더 가속되고 있다. 미세화의 진척에 따라, 치수 정밀도가 높은 드라이 에칭 기술과 하드마스크 재료가 요구되고 있다. 또한, 3차원의 NAND 메모리나 DRAM의 커패시터 제작 등, 깊은 구멍이나 홈을 드라이 에칭으로 제작할 필요성이 높아지고 있다. 이러한 배경이 있어, 에칭 내성이 우수한 하드마스크가 필요로 되고 있다.
한편, 레지스트 패턴의 치수의 축소에 따른 패턴 붕괴를 방지하기 위해, 레지스트막 두께는 박막화되고, 이 박막화에 따른 드라이 에칭 내성의 저하를 막는 수단으로서, 다층 레지스트 프로세스가 이용되고 있다. 이 경우의 다층 프로세스란, 하층에 탄화수소막(탄화수소 하층막)을 형성하고 그 위에 규소를 함유하는 중간막(규소 함유 중간막), 그 위에 레지스트막을 형성하는 3층(트라이레이어) 프로세스가 일반적이다. 규소 함유 중간막과 탄화수소 하층막 양쪽 모두에 반사 방지 효과를 갖게 함으로써, 고도의 반사 방지 효과를 얻을 수 있다. 고NA 렌즈와 조합한 액침 리소그래피 시대가 되어, 기판에의 광의 입사 각도가 얕아짐으로써 기판 반사가 증가되었기 때문에, 반사 방지 효과가 높은 반사 방지막이 필요해지고, 반사 방지 효과가 우수한 규소 함유 중간막과 탄화수소 하층막을 이용한 트라이레이어 프로세스가 단번에 퍼졌다.
포커스 마진이 좁은 미세 패턴의 리소그래피를 행하기 위해서는 하지(下地)를 평탄하게 할 필요가 있고, 탄화수소계의 하층막과 산화규소를 함유하는 중간막을 스핀 코트에 의해 성막한 경우, 매립 특성이 우수한 재료를 적용함으로써, 스핀 코트와 베이크만의 간편한 프로세스로 막 표면을 평탄화할 수 있는 메리트가 있다. 한편, 스핀 코트에 의해 성막한 이들 막은 더블 패터닝이나 깊은 구멍이나 홈을 파기 위한 드라이 에칭 내성이 부족된다고 하는 문제가 있었다.
이것으로부터, 드라이 에칭 내성이 우수한 금속계의 막이 검토되어, 스퍼터링이나 CVD로 형성한 실리콘막이나 질화티탄막 등의 하드마스크가 널리 이용되어 왔다. 그러나, 스퍼터링이나 CVD로 형성한 하드마스크는, 하지의 요철을 평탄화할 수 없기 때문에, 막 형성 후에 CMP로 막 표면을 깎아 평탄화할 필요가 있고, 또한, 스퍼터링이나 CVD에는 전용의 장치가 필요로 되기 때문에, 비용이 증가한다고 하는 문제가 있었다.
또한, 금속계의 막으로는, 금속 산화물을 스핀 코트로 성막하는 재료도 제안되어 있고, 포토레지스트막의 아래에 메탈 하드마스크막, 그 아래에 카본막을 형성하고, 트라이레이어 프로세스로 패턴을 형성하는 방법이 알려져 있다(비특허문헌 1). 금속 산화물에 의한 막은, 규소산화막보다도 드라이 에칭 내성이 높은 메리트가 있지만, ArF 광에 있어서의 흡수가 높고, 이것에 의해 금속 산화물에 의한 막으로부터의 반사가 커져 버린다고 하는 문제가 있었다. 또한, 금속 산화물을 스핀 코터로 도포하면, 스핀 코터가 금속 오염되어 버린다고 하는 문제도 있었다.
이러한 금속 산화물을 스핀 코트로 성막하는 경우, 스핀 코트 후의 베이크 온도를 250℃ 이상으로 높일 필요가 있다. 이 때에, 통상의 탄화수소막을 하층막으로서 적용하면 열분해되어 버리기 때문에, 하층막으로는 고내열성의 탄화수소 재료가 필요하다. 이러한 재료로는, 플루오렌비스나프톨의 노볼락 수지나 카르바졸과 플루오레논과의 알데히드 축합물을 들 수 있다(특허문헌 1, 2 참조).
또한, 고내열성의 하층막을 스핀 코트에 의해 형성하고, 그 위에 폴리실리콘 등의 하드마스크를 형성하는 방법도 생각할 수 있다. 폴리실리콘은 에칭 내성이 매우 우수한 하드마스크로서, 그 위에 탄화수소막과 규소산화막에 의한 2층의 반사 방지막, 레지스트막까지 포함시켜 합계 5층의 다층막을 형성하면, 반사 방지 효과가 우수하고, 규소 산화막을 박막화할 수도 있어, 기판 가공의 선택성도 높다. 또한, 금속 산화물에 의한 막을 형성하는 방법에서 발생하였던 금속 오염의 문제도 일어날 우려가 없어, 우수한 다층막 구성이다. 한편, 폴리실리콘막을 형성할 때에는 500℃ 이상의 기판 온도에서 스퍼터링에 의해 형성하기 때문에, 이러한 방법에서는 폴리실리콘막 전에 형성한 하층막을 500℃ 이상으로 가열하게 된다. 500℃ 이상으로 가열하면, 500℃의 온도에 견딜 수 있는 하층막이라도, 막중으로부터의 아웃 가스의 발생 리스크가 높아진다.
또한, 전술한 바와 같은 트라이레이어 프로세스에 있어서는, 유기 용제 현상에 의한 네거티브 패턴의 형성이 제안되어 있다. 이 경우, 에칭 내성을 갖는 환상의 보호기가 탈보호한 막이 남는 것과, 보호기의 탈보호에 의해 막 두께가 감소해버리는 것의 양쪽의 영향에 의해 레지스트막의 드라이 에칭 내성이 크게 저하되고, 레지스트 바로 아래의 규소 함유 중간막을 드라이 에칭 가공하기 위한 마진이 부족하다. 이 때문에, 규소 함유 중간막의 박막화가 검토되고 있다. 현재, 규소 함유 중간막의 막 두께는 30∼40 ㎚의 범위로 되어 있다. 이것은, 이 범위에서 기판 반사가 최저가 된다는 것과, 레지스트막의 패턴을 전사하기 위한 에칭 속도와, 규소 함유 중간막의 패턴을 하층의 탄화수소막에 전사하기 위한 에칭 속도와의 밸런스에 의해 결정되어 있다. 한편, 전술한 레지스트막의 드라이 에칭 내성 부족에 대응하기 위해서는 규소 함유 중간막의 두께를 10∼20 ㎚로 설정할 필요가 있다. 그러나, 규소 함유 중간막을 박막화하면 2가지 문제가 발생한다. 하나는 기판 반사가 증대하는 것으로서, 이것에 의해 리소그래피의 마진이 축소된다. 다른 하나는, 규소 함유 중간막의 패턴을 마스크로 하여 하층의 탄화수소막을 드라이 에칭으로 가공하기 위한 충분한 내성을 확보할 수 없게 되는 점이다.
또한, 반도체의 미세화는 한계가 보이기 시작했기 때문에, 메모리 디바이스에 있어서는 미세화에 의존하지 않는 용량 증대를 행하는 것이 요구되고 있고, 플래시 메모리에서는 메모리 셀을 세로로 적층한 3차원 메모리에 의한 용량 증대가 검토되고 있다. 이 경우, 수십 층으로 적층한 막에 홀 패턴을 형성하고, 여기에 게이트 전극을 매립하여 트랜지스터를 형성한다. 즉, 미세한 홀을 상기 유기 용제 현상에 의해 형성하고, 이것을 사용하여 깊은 홀 패턴을 형성하기 위한 드라이 에칭을 할 필요가 있다. 따라서, 이러한 가공에는 에칭 내성이 낮은 네거티브 패턴을 전사할 수 있고, 또한 적층막을 깊게 가공할 수 있는 우수한 에칭 내성을 갖는 하드마스크가 필요하다.
이상과 같이, 미세한 패턴의 형성이나 적층 구조의 가공을 위해, 기판 반사를 저감할 수 있고, 드라이 에칭의 치수 정밀도가 높은 패턴 형성을 행할 수 있는 다층막의 개발이 요구되고 있다.
[특허문헌 1] 일본 특허 제5336306호 공보 [특허문헌 2] 일본 재공표 특허 WO2010/147155
[비특허문헌 1] Proc. of SPIE Vol. 8682 86820S(2013)
본 발명은, 상기 사정을 감안하여 이루어진 것으로, 리소그래피에 레지스트 하층막으로서 이용되는 다층막의 형성 방법으로서, 반사율을 저감할 수 있고, 드라이 에칭의 치수 정밀도가 높은 패턴 형성 방법에 유용한 다층막의 형성 방법을 제공하는 것을 목적으로 한다.
상기 과제를 달성하기 위해, 본 발명에서는, 기판 상에 다층막을 형성하는 방법으로서,
(i) 상기 기판 상에, 하기 일반식 (1)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 하기 일반식 (2)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 및 하기 일반식 (3)으로 표시되는 플루오렌 구조를 포함하는 화합물 중 어느 하나 이상을 함유하는 하층막 재료를 코팅하여, 300℃ 이상 800℃ 이하의 온도에서 10초∼4,000초간의 범위에서 열처리하여 경화시킴으로써 하층막을 형성하는 공정과,
(ii) 상기 하층막 상에 질화티탄막 또는 산화질화티탄막을 형성하는 공정과,
(iii) 상기 질화티탄막 또는 산화질화티탄막 상에 탄화수소막 재료를 코팅하여, 탄화수소막을 형성하는 공정과,
(iv) 상기 탄화수소막 상에 규소산화막 재료를 코팅하여, 규소산화막을 형성하는 공정
을 포함하는 다층막 형성 방법을 제공한다.
Figure pat00001
(식 중, X는 벤젠 고리, 나프탈렌 고리, 또는 카르바졸 고리이다. R1은 수소 원자, 글리시딜기, 탄소수 1∼10의 직쇄상, 분기상, 혹은 환상의 알킬기, 탄소수 6∼20의 아릴기, 탄소수 2∼20의 알케닐기, 또는 탄소수 2∼20의 알키닐기이다. R2는 수소 원자, 탄소수 1∼10의 직쇄상, 분기상, 혹은 환상의 알킬기, 탄소수 6∼10의 아릴기, 탄소수 2∼6의 알케닐기, 또는 탄소수 2∼6의 알키닐기이다. R3은 각각 독립적으로 단결합, 카르바졸 고리, 탄소수 1∼20의 알킬렌기, 탄소수 2∼20 알케닐렌기, 또는 탄소수 6∼20의 아릴렌기이며, 에테르기, 에스테르기, 히드록시기, 카르복실기, 글리시딜옥시기, 탄소수 1∼10의 알킬기, 탄소수 6∼10의 아릴기, 탄소수 2∼6의 알케닐기, 탄소수 2∼6의 알키닐기, 탄소수 1∼10의 알콕시기, 탄소수 6∼20의 아릴옥시기, 탄소수 2∼20의 알케닐옥시기, 및 탄소수 2∼20의 알키닐옥시기로부터 선택되는 하나 이상의 기를 갖고 있어도 좋다. R4, R5는 각각 독립적으로 벤젠 고리 또는 나프탈렌 고리이며, 벤젠 고리 및 나프탈렌 고리 중의 수소 원자는 탄소수 1∼6의 탄화수소기로 치환되어 있어도 좋다. R6은 수소 원자, 탄소수 1∼20의 알킬기, 탄소수 2∼6의 알케닐기, 탄소수 2∼6의 알키닐기, 또는 탄소수 6∼10의 아릴기이며, R6이 아릴기인 경우, 아릴기 중의 수소 원자는 히드록시기, 카르복실기, 할로겐 원자, 글리시딜옥시기, 탄소수 1∼10의 알킬기, 탄소수 6∼10의 아릴기, 탄소수 2∼6의 알케닐기, 탄소수 2∼6의 알키닐기, 탄소수 1∼10의 알콕시기, 탄소수 6∼20의 아릴옥시기, 탄소수 2∼20의 알케닐옥시기, 또는 탄소수 2∼20의 알키닐옥시기로 치환되어 있어도 좋다. p 및 q는 각각 독립적으로 0∼2의 정수이다.)
이러한 다층막 형성 방법이라면, 반사율을 저감할 수 있고, 드라이 에칭의 치수 정밀도가 높은 패턴 형성 방법에 유용한 다층막을 형성할 수 있다.
또한, 상기 (i) 공정, (iii) 공정 및 (iv) 공정의 재료의 코팅을, 스핀 코트법으로 행하는 것이 바람직하다.
스핀 코트법이라면, 간편한 프로세스로 막 표면의 평탄성이 높은 하층막, 탄화수소막 및 규소산화막을 형성할 수 있다. 또한, 이들 막을 스퍼터링이나 CVD법으로 형성하는 경우에 비하여 비용을 저감할 수 있다.
또한, 상기 (ii) 공정의 질화티탄막 또는 산화질화티탄막의 형성을, 스퍼터링법 또는 CVD법으로 행하는 것이 바람직하다.
스퍼터링법 또는 CVD법이라면, 질화티탄막 또는 산화질화티탄막을 용이하게 형성할 수 있다.
또한, 상기 (i) 공정에서 막 두께 30∼20,000 ㎚의 하층막을 형성하고, 상기 (ii) 공정에서 막 두께 3∼100 ㎚의 질화티탄막 또는 산화질화티탄막을 형성하며, 상기 (iii) 공정에서 막 두께 5∼100 ㎚의 탄화수소막을 형성하고, 상기 (iv) 공정에서 막 두께 10∼20 ㎚의 규소산화막을 형성하는 것이 바람직하다.
각 층을 이러한 막 두께로 함으로써, 반사율을 더욱 저감할 수 있고, 드라이 에칭의 치수 정밀도를 더욱 높일 수 있다.
또한, 본 발명에서는, 패턴 형성 방법으로서,
(A) 상기한 다층막 형성 방법에 의해 기판 상에 형성된 다층막 상에, 포토레지스트막을 형성하는 공정과,
(B) 상기 포토레지스트막에 대하여 노광 및 현상을 행하여 포토레지스트 패턴을 형성하는 공정과,
(C) 상기 포토레지스트 패턴을 마스크로 하여 드라이 에칭을 행하고, 상기 규소산화막에 패턴을 전사하는 공정과,
(D) 상기 패턴이 전사된 규소산화막을 마스크로 하여 드라이 에칭을 행하고, 상기 탄화수소막에 패턴을 전사하는 공정과,
(E) 상기 패턴이 전사된 탄화수소막을 마스크로 하여 드라이 에칭을 행하고, 상기 질화티탄막 또는 산화질화티탄막에 패턴을 전사하는 공정과,
(F) 상기 패턴이 전사된 질화티탄막 또는 산화질화티탄막을 마스크로 하여 드라이 에칭을 행하고, 상기 하층막에 패턴을 전사하는 공정과,
(G) 상기 패턴이 전사된 질화티탄막 또는 산화질화티탄막과 상기 하층막을 마스크로 하여 드라이 에칭을 행하고, 상기 기판에 패턴을 전사하는 공정,
을 포함하는 패턴 형성 방법을 제공한다.
이러한 패턴 형성 방법이라면, 반사율을 저감할 수 있고, 드라이 에칭의 치수 정밀도가 높은 패턴 형성 방법이 된다.
또한, 상기 (F) 공정의 드라이 에칭을, 산소 가스, 수소 가스, 암모니아 가스, 이산화탄소 가스, 일산화탄소 가스, 이산화황 가스로부터 선택되는 1종 이상의 에칭 가스를 이용하여 행하는 것이 바람직하다.
이러한 에칭 가스를 이용함으로써, 드라이 에칭에 의한 하층막으로의 패턴 전사를 효율적으로 행할 수 있다.
이상과 같이, 본 발명의 다층막 형성 방법이라면, 리소그래피에 있어서 레지스트 하층막으로서 적합하게 이용할 수 있고, 반사 방지막으로서의 최적의 n값, k값과 매립 특성, 우수한 에칭 내성을 갖는 다층막을 형성할 수 있다. 또한, 이러한 다층막을 이용한 본 발명의 패턴 형성 방법이라면, 예컨대 전술한 바와 같은 특성을 갖는 다층막과 포토레지스트막으로 5층(펜타레이어) 프로세스에 의해 패턴을 형성하기 때문에, 특히 드라이 에칭 내성이 취약하고 또한 박막인 유기 용제 현상의 네거티브톤 레지스트 패턴만이라도 고정밀도로 전사하는 것이 가능해진다. 또한, 스핀 코트법을 이용하여 형성하는 하층막을, 고내열성을 갖는 것으로 함으로써, 그 위에 질화티탄막 또는 산화질화티탄막(무기 하드마스크)을 형성할 때의 고온 베이크 처리에도 견딜 수 있는 하층막으로 할 수 있기 때문에, 스핀 코트법으로 얻어진 하층막과 드라이 에칭 내성이 우수한 질화티탄막 또는 산화질화티탄막(무기 하드마스크)을 조합한 고정밀도 또한 저비용의 패턴 형성 방법을 제공할 수 있다.
도 1은 본 발명의 다층막 형성 방법의 일례를 나타낸 흐름도이다.
도 2는 본 발명의 패턴 형성 방법의 일례를 나타낸 흐름도이다.
도 3은 3층 프로세스에 있어서, 규소산화막(n값=1.6, k값=0.2)과, 탄화수소막(n값=1.4, k값=0.4)의, 각각의 막 두께를 0∼100 ㎚의 범위에서 변화시켰을 때의 파장 193 ㎚, NA=1.35, 다이폴 조명에 있어서의 기판 반사율의 관계를 나타낸 그래프이다.
도 4는 4층 프로세스에 있어서, 하층막(n값=1.4, k값=0.4)의 막 두께를 100 ㎚로 하고, 규소산화막(n값=1.6, k값=0.2)의 막 두께를 0∼100 ㎚, 질화티탄막(n값=2.1, k값=1.5)의 막 두께를 0∼50 ㎚의 범위에서 변화시켰을 때의 파장 193 ㎚, NA=1.35, 다이폴 조명에 있어서의 기판 반사율의 관계를 나타낸 그래프이다.
도 5는 5층 프로세스에 있어서, 하층막(n값=1.4, k값=0.4)의 막 두께를 100 ㎚, 질화티탄막(n값=2.1, k값=1.5)의 막 두께를 30 ㎚로 하고, 규소산화막(n값=1.6, k값=0.2)과, 탄화수소막(n값=1.5, k값=0.3)의, 각각의 막 두께를 0∼50 ㎚의 범위에서 변화시켰을 때의 파장 193 ㎚, NA=1.35, 다이폴 조명에 있어서의 기판 반사율의 관계를 나타낸 그래프이다.
도 6은 5층 프로세스에 있어서, 하층막(n값=1.4, k값=0.4)의 막 두께를 100 ㎚, 질화티탄막(n값=2.1, k값=1.5)의 막 두께를 30 ㎚로 하고, 규소산화막(n값=1.6, k값=0.2)과, 탄화수소막(n값=1.6, k값=0.3)의, 각각의 막 두께를 0∼50 ㎚의 범위에서 변화시켰을 때의 파장 193 ㎚, NA=1.35, 다이폴 조명에 있어서의 기판 반사율의 관계를 나타낸 그래프이다.
도 7은 5층 프로세스에 있어서, 하층막(n값=1.4, k값=0.4)의 막 두께를 100 ㎚, 질화티탄막(n값=2.1, k값=1.5)의 막 두께를 30 ㎚로 하고, 규소산화막(n값=1.6, k값=0.2)과, 탄화수소막(n값=1.7, k값=0.3)의, 각각의 막 두께를 0∼50 ㎚의 범위에서 변화시켰을 때의 파장 193 ㎚, NA=1.35, 다이폴 조명에 있어서의 기판 반사율의 관계를 나타낸 그래프이다.
전술한 바와 같이, 트라이레이어를 갖는 다층 레지스트막에 의한 패턴 형성 방법은, 단층 레지스트막이나 레지스트 하층에 유기 반사 방지막을 깐 방법보다도 우수한 패턴 전사 정밀도를 갖지만, 미세화의 진전에 따른 레지스트막의 박막화와 레지스트막의 드라이 에칭 내성의 저하에 의해, 트라이레이어 프로세스를 이용하여도 패턴의 전사 정밀도의 저하의 문제가 발생하였다. 그래서, 패턴 전사 정밀도를 높일 수 있는 다층막의 형성 방법과, 이것을 이용한 패턴 형성 방법의 구축이 요구되고 있었다.
여기서, 도 3에, 레지스트막의 바로 아래가 규소산화막(n값=1.6, k값=0.2), 그 아래가 탄화수소막(n값=1.4, k값=0.4), 기판이 Si의 트라이레이어용 기판에 있어서 탄화수소막과 규소산화막의 막 두께를 변화시켰을 때의 기판 반사율을 나타낸다. 또한, 이 때의 파장은 193 ㎚, 광학 조명은 NA=1.35, 다이폴 조명의 액침 리소그래피이다. 또한, 그래프 중의 농담은 색이 짙은 부분일수록 기판 반사율이 낮은 것을 나타내고 있다. 도 3으로부터, 트라이레이어의 경우는, 규소산화막의 막 두께가 35∼60 ㎚인 영역에서는 탄화수소막의 막 두께를 변동시켜도 반사율이 1% 이하의 검은 영역이 존재하지만, 규소산화막을 35 ㎚ 이하로 설정하면 기판 반사가 증대하는 것을 알 수 있다. 이것으로부터, 트라이레이어에서는, 반사율의 저감과, 규소산화막의 박막화를 양립할 수 없는 것을 알 수 있다.
레지스트막과 규소산화막과 탄화수소막으로 이루어진 트라이레이어의 경우, 기판의 요철을 메워 탄화수소막의 막 두께가 변화되어도 일정한 기판 반사가 되도록 할 필요가 있다. 이 때문에, 탄화수소막의 막 두께가 변화되어도 기판 반사가 일정해지는 후막 영역을 사용하고, 또한 기판 반사가 일정해지도록, 흡수가 높은(즉, k값이 큰) 재료를 선택한다. 반사만을 억제하는 관점에서는 탄화수소막의 k값의 최적치는 0.2∼0.3이지만, 이것이면 흡수가 충분하지 않고, 탄화수소막의 막 두께 변동의 영향으로 기판 반사가 증감한다. 따라서, 트라이레이어용에는 전술한 이유로 k값이 0.4 이상인 재료가 이용된다. 그러나, 이 경우 규소산화막의 막 두께를 20 ㎚ 이하로 박막화하면 반사가 증대하는 문제가 발생한다.
또한, 네거티브 현상에 의한 레지스트 패턴은, 미세화의 진전에 따른 레지스트 막 두께의 박막화나, 에칭 내성을 향상시키는 환상의 보호기가 탈보호함에 따른 막 두께의 수축의 영향에 의해, 에칭 내성이 매우 낮다. 이러한 에칭 내성이 매우 낮은 레지스트 패턴을 전사하기 위해서, 레지스트막 바로 아래의 규소산화막의 박막화가 검토되고 있지만, 트라이레이어의 경우, 전술한 바와 같이 규소산화막을 박막화하면 기판 반사가 증대하기 때문에, 리소그래피의 마진이 저하된다고 하는 문제가 있다.
또한, 도 4에, 레지스트막의 바로 아래가 규소산화막(n값=1.6, k값=0.2), 그 아래가 질화티탄막(n값=2.1, k값=1.5), 그 아래가 하층막(n값=1.4, k값=0.4; 막 두께 100 ㎚), 기판이 Si의 테트라레이어용 기판에 있어서 규소산화막과 질화티탄막의 막 두께를 변화시켰을 때의 기판 반사율을 나타낸다. 질화티탄막은 n값, k값이 모두 높고, 반사가 크기 때문에, 도 4에 도시된 바와 같이, 그 위에 형성하는 막을 규소산화막 1층으로 한 경우, 규소산화막의 막 두께를 40 ㎚ 이상으로 하지 않으면 반사를 억제할 수 없다. 이것으로부터, 테트라레이어라도, 반사율의 저감과, 규소산화막의 박막화를 양립할 수 없는 것을 알 수 있다. 규소산화막이 두꺼우면, 드라이 에칭시에 그 위의 레지스트 패턴에 큰 부하가 가해진다. 드라이 에칭시의 레지스트 패턴에 가해지는 부하를 저감시키기 위해서는 규소산화막의 두께는 얇은 쪽이 바람직하다.
본 발명자들은 이러한 문제의 해결책으로서, 펜타레이어 프로세스에 의한 패턴 형성에 주목하였다.
여기서, 도 5에, 레지스트막의 바로 아래가 규소산화막(n값=1.6, k값=0.2), 그 아래가 탄화수소막(n값=1.5, k값=0.3), 그 아래가 질화티탄막(n값=2.1, k값=1.5; 막 두께 30 ㎚), 그 아래가 하층막(n값=1.4, k값=0.4; 막 두께 100 ㎚), 기판이 Si의 펜타레이어용 기판에 있어서 탄화수소막과 규소산화막의 막 두께를 변화시켰을 때의 기판 반사율을 나타낸다. 질화티탄막은, 파장 193 ㎚에서의 흡수가 매우 크고, n값도 높기 때문에 질화티탄막 상에서의 반사가 매우 크다. 도 5로부터, 펜타레이어의 경우는, 규소산화막의 막 두께를 24 ㎚ 정도로 박막화하여도 기판 반사가 1% 이하가 되는 영역이 존재하는 것을 알 수 있다. 이것으로부터, 펜타레이어라면, 반사율의 저감과, 규소산화막의 박막화를 양립할 수 있는 것을 알 수 있다.
또한, 도 6에는 전술한 펜타레이어용 기판에 있어서 탄화수소막의 n값을 높게 한 경우(n값=1.6, k값=0.3), 도 7에는 전술한 펜타레이어용 기판에 있어서 탄화수소막의 n값을 더욱 높게 한 경우(n값=1.7, k값=0.3)의 기판 반사율을 나타낸다. 도 6, 도 7로부터, 펜타레이어에 있어서, 탄화수소막의 n값이 높아지면, 규소산화막의 막 두께를 보다 얇게 하여도, 기판 반사를 억제할 수 있는 것을 알 수 있다.
이것으로부터, 본 발명자들은, 하층막에 의해 기판의 매립과 평탄화를 행하고, 그 위에 질화티탄막 또는 산화질화티탄막을 형성하면, 질화티탄막 또는 산화질화티탄막 상에서 광은 전반사되지만, 그 위에 코팅하는 반사 방지막(탄화수소막, 규소산화막)은 하지가 이미 평탄하기 때문에 막 두께의 변동에 의해 반사율이 변화하는 일은 없고, 핀 포인트의 최저 반사의 막 두께를 선택할 수 있는 것을 발견하였다. 또한, 특히 탄화수소막으로서 n값이 높은 재료를 선택함으로써, 규소산화막의 막 두께를 박막화하는 것이 가능한 것을 발견하였다.
또한, 종래의 트라이레이어 프로세스에 의한 패턴 형성 방법에 있어서, 하층에 비정질 카본막을 형성하고, 그 위에 SiON 등의 반사 방지막을 겸한 하드마스크를 형성한 경우, SiON 하드마스크는 하층의 비정질 카본막에 대하여 우수한 에칭 내성을 나타내고, 비정질 카본막은 그 아래의 피가공 기판에 대하여 우수한 드라이 에칭 내성을 나타낸다. 이것은 드라이 에칭 내성의 관점에서는 강고한 조합이다. 그러나, 비정질 카본막의 성막에는 CVD법을 이용하지만, CVD법으로는 피가공 기판이 되는 기판의 요철을 평탄하게 할 수 없기 때문에, 기판면을 평탄하게 하기 위해서 CMP법으로 비정질 카본막의 표면을 평탄하게 깎을 필요가 있다. 즉, CMP 프로세스가 부여됨으로써 프로세스 비용이 증대하는 문제가 발생한다.
한편, 평탄한 카본막 표면을 형성하기 위해서는 스핀 코트에 의한 도포가 효과적이다. 이 경우, 도포와 베이크가 간편한 프로세스에 의해 막 표면이 평탄한 카본막을 형성할 수 있기 때문에, 스루풋이 높고 저비용이다. 즉, 본 발명에 있어서 하층막에 의한 기판의 매립과 평탄화를 위해서는 스핀 코트에 의한 하층막의 형성이 효과적이다.
또한, 전술한 바와 같이 하층막 상에 질화티탄막 또는 산화질화티탄막을 형성할 때에는, 스퍼터링 또는 CVD법 등으로 성막을 행하지만, 성막 중에 기판 온도를 300℃ 이상으로 높임으로써 강고한 질화티탄막 또는 산화질화티탄막이 형성된다. 따라서, 본 발명에 있어서 질화티탄막 또는 산화질화티탄막의 하지가 되는 도포형의 하층막으로는, 300℃ 이상의 고내열성이 필요하다. 본 발명자들은, 이러한 고내열성을 갖는 하층막 재료로서, 특정한 플루오렌 구조를 포함하는 반복 단위를 갖는 수지 또는 특정한 플루오렌 구조를 포함하는 화합물을 이용하는 것에 상도하여, 본 발명을 완성시켰다.
즉, 본 발명은, 기판 상에 다층막을 형성하는 방법으로서,
(i) 상기 기판 상에, 하기 일반식 (1)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 하기 일반식 (2)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 및 하기 일반식 (3)으로 표시되는 플루오렌 구조를 포함하는 화합물 중 어느 하나 이상을 함유하는 하층막 재료를 코팅하여, 300℃ 이상 800℃ 이하의 온도에서 10초∼4,000초간의 범위에서 열처리하여 경화시킴으로써 하층막을 형성하는 공정과,
(ii) 상기 하층막 상에 질화티탄막 또는 산화질화티탄막을 형성하는 공정과,
(iii) 상기 질화티탄막 또는 산화질화티탄막 상에 탄화수소막 재료를 코팅하여, 탄화수소막을 형성하는 공정과,
(iv) 상기 탄화수소막 상에 규소산화막 재료를 코팅하여, 규소산화막을 형성하는 공정
을 포함하는 다층막 형성 방법이다.
Figure pat00002
(식 중, X는 벤젠 고리, 나프탈렌 고리, 또는 카르바졸 고리이다. R1은 수소 원자, 글리시딜기, 탄소수 1∼10의 직쇄상, 분기상, 혹은 환상의 알킬기, 탄소수 6∼20의 아릴기, 탄소수 2∼20의 알케닐기, 또는 탄소수 2∼20의 알키닐기이다. R2는 수소 원자, 탄소수 1∼10의 직쇄상, 분기상, 혹은 환상의 알킬기, 탄소수 6∼10의 아릴기, 탄소수 2∼6의 알케닐기, 또는 탄소수 2∼6의 알키닐기이다. R3은 각각 독립적으로 단결합, 카르바졸 고리, 탄소수 1∼20의 알킬렌기, 탄소수 2∼20 알케닐렌기, 또는 탄소수 6∼20의 아릴렌기이며, 에테르기, 에스테르기, 히드록시기, 카르복실기, 글리시딜옥시기, 탄소수 1∼10의 알킬기, 탄소수 6∼10의 아릴기, 탄소수 2∼6의 알케닐기, 탄소수 2∼6의 알키닐기, 탄소수 1∼10의 알콕시기, 탄소수 6∼20의 아릴옥시기, 탄소수 2∼20의 알케닐옥시기, 및 탄소수 2∼20의 알키닐옥시기로부터 선택되는 하나 이상의 기를 갖고 있어도 좋다. R4, R5는 각각 독립적으로 벤젠 고리 또는 나프탈렌 고리이며, 벤젠 고리 및 나프탈렌 고리 중의 수소 원자는 탄소수 1∼6의 탄화수소기로 치환되어 있어도 좋다. R6은 수소 원자, 탄소수 1∼20의 알킬기, 탄소수 2∼6의 알케닐기, 탄소수 2∼6의 알키닐기, 또는 탄소수 6∼10의 아릴기이고, R6이 아릴기인 경우, 아릴기 중의 수소 원자는 히드록시기, 카르복실기, 할로겐 원자, 글리시딜옥시기, 탄소수 1∼10의 알킬기, 탄소수 6∼10의 아릴기, 탄소수 2∼6의 알케닐기, 탄소수 2∼6의 알키닐기, 탄소수 1∼10의 알콕시기, 탄소수 6∼20의 아릴옥시기, 탄소수 2∼20의 알케닐옥시기, 또는 탄소수 2∼20의 알키닐옥시기로 치환되어 있어도 좋다. p 및 q는 각각 독립적으로 0∼2의 정수이다.)
이하, 본 발명의 다층막 형성 방법에 대해서 상세히 설명하였으나, 본 발명은 이것에 한정되지 않는다.
<다층막 형성 방법>
도 1은 본 발명의 다층막 형성 방법의 일례를 나타낸 흐름도이다. 도 1의 다층막 형성 방법에서는, (i) 기판(1) 상에 성막된 피가공층(2) 상에 하층막 재료를 코팅하여, 300℃ 이상 800℃ 이하의 온도에서 10초∼4,000초간의 범위에서 열처리하여 경화시킴으로써 하층막(3)을 형성하고, (ii) 하층막(3) 상에 질화티탄막(4)(또는 산화질화티탄막)을 예컨대 스퍼터링법 또는 CVD법 등으로 형성하며, (iii) 질화티탄막(4)(또는 산화질화티탄막) 상에 탄화수소막 재료를 코팅하여, 탄화수소막(5)을 형성하고, (iv) 탄화수소막(5) 상에 규소산화막 재료를 코팅하여, 규소산화막(6)을 형성함으로써, 기판(1)(피가공층(2)) 상에 다층막을 형성한다.
이하, 본 발명의 다층막 형성 방법의 각 공정에 대해서 더욱 상세히 설명한다.
[(i) 공정]
본 발명의 다층막 형성 방법의 (i) 공정에서는, 기판 상에 일반식 (1)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 일반식 (2)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 및 일반식 (3)으로 표시되는 플루오렌 구조를 포함하는 화합물 중 어느 하나 이상을 함유하는 하층막 재료를 코팅하여, 300℃ 이상 800℃ 이하의 온도에서 10초∼4,000초간의 범위에서 열처리하여 경화시킴으로써 하층막을 형성한다.
(기판(피가공 기판))
본 발명의 다층막 형성 방법에 이용되는 기판(피가공 기판)으로는, 기판 상에 피가공층이 성막된 것이 바람직하다. 기판으로는, 특별히 한정되지 않지만, Si, α-Si, p-Si, SiO2, SiN, SiON, W, TiN, Al 등으로 이루어지는 것으로서, 피가공층과 상이한 재질의 것이 적합하게 이용된다. 피가공층으로는, Si, SiO2, SiON, SiN, p-Si, α-Si, W, W-Si, Al, Cu, Al-Si 등 여러 가지의 저 k막 및 그 스토퍼막이 적합하게 이용되며, 통상 50∼10,000 ㎚, 특히 100∼5,000 ㎚ 두께로 형성할 수 있다.
(하층막)
본 발명의 다층막 형성 방법에 이용되는 하층막 재료는, 하기 일반식 (1)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 하기 일반식 (2)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 및 하기 일반식 (3)으로 표시되는 플루오렌 구조를 포함하는 화합물 중 어느 하나 이상을 함유하는 것으로서, 이러한 플루오렌 구조를 포함하는 수지 또는 화합물을 함유함으로써, 내열성이나 에칭 내성이 우수한 하층막을 형성할 수 있다.
Figure pat00003
(식 중, X는 벤젠 고리, 나프탈렌 고리, 또는 카르바졸 고리이다. R1은 수소 원자, 글리시딜기, 탄소수 1∼10의 직쇄상, 분기상, 혹은 환상의 알킬기, 탄소수 6∼20의 아릴기, 탄소수 2∼20의 알케닐기, 또는 탄소수 2∼20의 알키닐기이다. R2는 수소 원자, 탄소수 1∼10의 직쇄상, 분기상, 혹은 환상의 알킬기, 탄소수 6∼10의 아릴기, 탄소수 2∼6의 알케닐기, 또는 탄소수 2∼6의 알키닐기이다. R3은 각각 독립적으로 단결합, 카르바졸 고리, 탄소수 1∼20의 알킬렌기, 탄소수 2∼20 알케닐렌기, 또는 탄소수 6∼20의 아릴렌기이며, 에테르기, 에스테르기, 히드록시기, 카르복실기, 글리시딜옥시기, 탄소수 1∼10의 알킬기, 탄소수 6∼10의 아릴기, 탄소수 2∼6의 알케닐기, 탄소수 2∼6의 알키닐기, 탄소수 1∼10의 알콕시기, 탄소수 6∼20의 아릴옥시기, 탄소수 2∼20의 알케닐옥시기, 및 탄소수 2∼20의 알키닐옥시기로부터 선택되는 하나 이상의 기를 갖고 있어도 좋다. R4, R5는 각각 독립적으로 벤젠 고리 또는 나프탈렌 고리이며, 벤젠 고리 및 나프탈렌 고리 중의 수소 원자는 탄소수 1∼6의 탄화수소기로 치환되어 있어도 좋다. R6은 수소 원자, 탄소수 1∼20의 알킬기, 탄소수 2∼6의 알케닐기, 탄소수 2∼6의 알키닐기, 또는 탄소수 6∼10의 아릴기이며, R6이 아릴기인 경우, 아릴기 중의 수소 원자는 히드록시기, 카르복실기, 할로겐원자, 글리시딜옥시기, 탄소수 1∼10의 알킬기, 탄소수 6∼10의 아릴기, 탄소수 2∼6의 알케닐기, 탄소수 2∼6의 알키닐기, 탄소수 1∼10의 알콕시기, 탄소수 6∼20의 아릴옥시기, 탄소수 2∼20의 알케닐옥시기, 또는 탄소수 2∼20의 알키닐옥시기로 치환되어 있어도 좋다. p 및 q는 각각 독립적으로 0∼2의 정수이다.)
또한, 하층막 재료로는,
(I) 상기 일반식 (1)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 상기 일반식 (2)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 및 상기 일반식 (3)으로 표시되는 플루오렌 구조를 포함하는 화합물 중 어느 하나 이상을 필수 성분으로 하고, 통상 (II) 유기 용제를 포함하는 것이지만, 스핀 코트 특성, 단차 기판의 매립 특성, 막의 강성이나 내용매성을 높이기 위해, 필요에 따라
(III) 블렌드용 폴리머나 모노머(상기 (I) 이외의 폴리머나 모노머),
(IV) 가교제,
(V) 산발생제
등을 첨가하여도 좋다.
일반식 (1)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 일반식 (2)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 및 일반식 (3)으로 표시되는 플루오렌 구조를 포함하는 화합물은, 플루오렌페놀, 플루오렌나프톨, 플루오렌카르바졸 등의 구조를 포함한다. 또한, 일반식 (1)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지로는, 플루오렌비스페놀, 플루오렌비스나프톨 등의 구조를 포함하는 반복 단위, 특히 플루오렌비스페놀 화합물, 플루오렌비스나프톨 화합물 등을 알데히드류 존재 하에서 노볼락화하여 얻어지는 구조를 포함하는 반복 단위를 갖는 수지를 적합하게 이용할 수 있다. 또한, 일반식 (2)와 같이, 플루오렌을 2개 갖는 구조를 반복 단위에 포함하는 것으로 하여도 좋다.
일반식 (1) 또는 일반식 (2)로 표시되는 플루오렌 구조를 포함하는 반복 단위로서, 이하의 것을 예시할 수 있다.
Figure pat00004
Figure pat00005
Figure pat00006
(식 중, R1 및 R2는 상기와 동일하고, R7은 R1과 동일하며, R8은 R2와 동일하고, R9는 수소 원자, 탄소수 1∼10의 알킬기, 탄소수 2∼10의 알케닐기, 또는 탄소수 6∼10의 아릴기이며, 히드록시기, 카르복실기, 에스테르기, 에테르기, 락톤 고리로부터 선택되는 하나 이상의 기를 갖고 있어도 좋다.)
일반식 (3)으로 표시되는 플루오렌 구조를 포함하는 화합물로는, 이하의 것을 예시할 수 있다.
Figure pat00007
(식 중, R1 및 R2는 상기와 동일하다.)
또한, 하층막 재료에는, 상기한 일반식 (1)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 일반식 (2)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 및 일반식 (3)으로 표시되는 플루오렌 구조를 포함하는 화합물 중 어느 하나 이상에 덧붙여, 하기의 플루오렌 구조를 갖는 화합물(모노머) 등을 첨가하여도 좋다.
Figure pat00008
Figure pat00009
Figure pat00010
(식 중, R1, R2, R7 및 R8은 상기와 동일하다.)
본 발명의 다층막 형성 방법에 이용되는 하층막 재료에는, 전술한 바와 같이 플루오렌비스페놀 화합물, 플루오렌비스나프톨 화합물 등의 플루오렌 구조를 갖는 화합물을 알데히드류 존재 하에서 노볼락화(중축합)하여 얻어지는 구조를 포함하는 반복 단위를 갖는 수지를 적합하게 이용할 수 있다.
여기서 이용되는 알데히드류로는, 예컨대 포름알데히드, 트리옥산, 파라포름알데히드, 벤즈알데히드, 아세트알데히드, 프로필알데히드, 페닐아세트알데히드, α-페닐프로필알데히드, β-페닐프로필알데히드, o-히드록시벤즈알데히드, m-히드록시벤즈알데히드, p-히드록시벤즈알데히드, o-클로로벤즈알데히드, m-클로로벤즈알데히드, p-클로로벤즈알데히드, o-니트로벤즈알데히드, m-니트로벤즈알데히드, p-니트로벤즈알데히드, o-메틸벤즈알데히드, m-메틸벤즈알데히드, p-메틸벤즈알데히드, p-에틸벤즈알데히드, p-n-부틸벤즈알데히드, 1-나프타알데히드, 2-나프타알데히드, 푸르푸랄 등을 들 수 있다.
이들 중, 특히 포름알데히드를 적합하게 이용할 수 있다. 또한, 이들 알데히드류는, 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 상기 알데히드류의 사용량은, 플루오렌 구조를 갖는 화합물 1몰에 대하여 0.2∼5몰이 바람직하고, 보다 바람직하게는 0.5∼2몰이다.
플루오렌 구조를 갖는 화합물과 알데히드의 축합 반응에 촉매를 이용할 수도 있다. 구체적으로는 염산, 질산, 황산, 포름산, 옥살산, 아세트산, 메탄술폰산, 캄파술폰산, 토실산, 트리플루오로메탄술폰산 등의 산성 촉매를 들 수 있다.
이들 산성 촉매의 사용량은, 플루오렌 구조를 갖는 화합물 1몰에 대하여 1×10-5∼5×10-1몰이다. 스티렌, 히드록시스티렌, 비닐나프탈렌, 히드록시비닐나프탈렌, 카르바졸, 비닐카르바졸, 비닐안트라센, 인덴, 히드록시인덴, 벤조푸란, 히드록시안트라센, 아세나프틸렌, 비페닐, 비스페놀, 트리스페놀, 디시클로펜타디엔, 테트라히드로인덴, 4-비닐시클로헥센, 노르보르나디엔, 5-비닐노르보르나-2-엔, α-피넨, β-피넨, 리모넨 등의 비공역 2중 결합을 갖는 화합물과의 공중합 반응의 경우는, 반드시 알데히드류가 필요한 것은 아니다.
중축합에 있어서의 반응 용매로는, 물, 메탄올, 에탄올, 프로판올, 부탄올, 테트라히드로푸란, 디옥산, 또는 이들 혼합 용매를 적합하게 이용할 수 있다. 이들 용매는, 반응 원료 100 질량부에 대하여 0∼2,000 질량부의 범위에서 이용하는 것이 바람직하다.
반응 온도는, 반응 원료의 반응성에 따라 적절하게 선택할 수 있지만, 통상 10∼200℃의 범위이다.
중축합의 방법으로는, 플루오렌 구조를 갖는 화합물, 알데히드류, 촉매를 일괄적으로 주입하는 방법이나, 촉매 존재 하 플루오렌 구조를 갖는 화합물, 알데히드류를 적하해 나가는 방법이 있다. 중축합 반응 종료 후, 계 내에 존재하는 미반응 원료, 촉매 등을 제거하기 위해 반응 포트의 온도를 130∼230℃까지 상승시켜, 1∼50 mmHg 정도로 휘발분을 제거할 수 있다.
일반식 (1) 또는 일반식 (2)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지를 얻기 위한 플루오렌 구조를 갖는 화합물(모노머)은 단독으로 중합하여도 좋지만, 다른 페놀류를 공중합하여도 좋다. 공중합 가능한 페놀류로는, 페놀, o-크레졸, m-크레졸, p-크레졸, 2,3-디메틸페놀, 2,5-디메틸페놀, 3,4-디메틸페놀, 3,5-디메틸페놀, 2,4-디메틸페놀, 2,6-디메틸페놀, 2,3,5-트리메틸페놀, 3,4,5-트리메틸페놀, 2-t-부틸페놀, 3-t-부틸페놀, 4-t-부틸페놀, 2-페닐페놀, 3-페닐페놀, 4-페닐페놀, 3,5-디페닐페놀, 2-나프틸페놀, 3-나프틸페놀, 4-나프틸페놀, 4-트리틸페놀, 레조르시놀, 2-메틸레조르시놀, 4-메틸레조르시놀, 5-메틸레조르시놀, 카테콜, 4-t-부틸카테콜, 2-메톡시페놀, 3-메톡시페놀, 2-프로필페놀, 3-프로필페놀, 4-프로필페놀, 2-이소프로필페놀, 3-이소프로필페놀, 4-이소프로필페놀, 2-메톡시-5-메틸페놀, 2-t-부틸-5-메틸페놀, 피로갈롤, 티몰, 이소티몰 등을 들 수 있다.
그 밖에, 공중합 가능한 모노머로는, 구체적으로 1-나프톨, 2-나프톨, 2-메틸-1-나프톨, 4-메톡시-1-나프톨, 7-메톡시-2-나프톨, 1,5-디히드록시나프탈렌, 1,7-디히드록시나프탈렌, 2,6-디히드록시나프탈렌 등의 디히드록시나프탈렌, 3-히드록시-나프탈렌-2-카르복실산메틸, 4-트리틸페놀, 인덴, 히드록시인덴, 벤조푸란, 히드록시안트라센, 디히드록시안트라센, 트리히드록시안트라센, 히드록시피렌, 아세나프틸렌, 비페닐, 비스페놀, 트리스페놀, 크실렌, 디시클로펜타디엔, 테트라히드로인덴, 4-비닐시클로헥센, 노르보르나디엔, 5-비닐노르보르나-2-엔, α-피넨, β-피넨, 리모넨 등을 들 수 있고, 이들 것을 첨가한 3원 이상의 공중합체여도 상관없다.
또한, 방향족 화합물과 알데히드를 반응시켜, 히드록시메틸기, 알콕시메틸기, 할로메틸기 등으로 치환된 방향족류와 공축합할 수도 있다. 히드록시메틸기 등의 알코올로 치환된 방향족류는, 구체적으로는 디메탄올벤젠, 트리메탄올벤젠, 디메탄올톨루엔, 디메탄올에틸벤젠, 디메탄올프로필벤젠, 디메탄올부틸벤젠, 디메탄올시클로헥실벤젠, 디메탄올크실렌, 디메탄올메시틸렌, 나프탈렌디메탄올, 나프탈렌트리메탄올, 메틸나프탈렌디메탄올, 에틸나프탈렌디메탄올, 프로필나프탈렌디메탄올, 부틸나프탈렌디메탄올, 디메틸나프탈렌디메탄올, 안트라센디메탄올, 페난트렌디메탄올, 피렌디메탄올, 펜타센디메탄올, 플루오렌디메탄올, 플루오렌디메탄올, 비페닐디메탄올, 비스나프탈렌디메탄올, 플루오란텐디메탄올, 인덴디메탄올, 아세나프틸렌디메탄올, 아세페난트릴렌디메탄올, 아세안트릴렌디메탄올을 들 수 있다. 알콕시메틸기로 치환된 방향족류는, 상기 화합물의 히드록시메틸기를 알콕시메틸기로 치환한 화합물, 할로메틸기로 치환된 방향족류는, 상기 화합물의 히드록시메틸기를 할로메틸기로 치환한 화합물이다. 이 경우, 공축합 반응시에 알데히드는 반드시 필요하지는 않다.
일반식 (1) 또는 일반식 (2)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지의 폴리스티렌 환산의 분자량은, 중량 평균 분자량(Mw)이 1,000∼30,000, 특히 2,000∼20,000인 것이 바람직하다. 분자량 분포는 1.2∼7의 범위 내가 바람직하게 이용되지만, 모노머 성분, 올리고머 성분, 또는 분자량(Mw) 1,000 이하의 저분자량체를 커트하여 분자량 분포를 좁게 하는 편이 가교 효율이 높아지고, 또한 베이크 중의 휘발 성분을 억제함으로써 베이킹 컵 주변의 오염을 막을 수 있기 때문에, 바람직하다.
일반식 (1)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 일반식 (2)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 및 일반식 (3)으로 표시되는 플루오렌 구조를 포함하는 화합물은, 다른 폴리머와 블렌드할 수도 있다. 블렌드용 폴리머로는, 이들 수지 및/또는 화합물과 혼합하여, 스핀 코팅의 성막성이나, 단차 기판에서의 매립 특성을 향상시키는 역할을 갖는 폴리머가 적합하다. 구체적으로는 폴리에틸렌글리콜, 폴리프로필렌글리콜, 폴리아크릴레이트, 폴리메타크릴레이트, 폴리아세탈, 폴리비닐에테르 등의 연화점을 저하시키는 폴리머가 적합하다.
또한, 탄소 밀도가 높고 에칭 내성이 높은 재료를 블렌드하여도 좋다. 이러한 재료로는, 후술하는 탄화수소막 재료로서 예를 든 것과 동일한 것을 들 수 있다.
상기 블렌드용 폴리머의 배합량은, 일반식 (1)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 일반식 (2)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 및 일반식 (3)으로 표시되는 플루오렌 구조를 포함하는 화합물의 합계 100 질량부에 대하여, 0∼1,000 질량부, 바람직하게는 0∼500 질량부이다.
또한, 본 발명의 다층막 형성 방법에 이용되는 하층막 재료에는, 전술한 일반식 (1) 또는 일반식 (2)로 표시되는 플루오렌 구조를 갖는 수지의 축합에 이용하는 모노머 성분을 첨가할 수도 있다. 모노머 성분의 첨가는 광학 상수를 바꾸지 않고 매립 특성을 향상시키는 메리트가 있다. 첨가량은 일반식 (1)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 일반식 (2)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 및 일반식 (3)으로 표시되는 플루오렌 구조를 포함하는 화합물의 합계 100 질량부에 대하여, 바람직하게는 0∼1,000 질량부, 보다 바람직하게는 0∼500 질량부이며, 매립 특성을 관찰하면서 적절하게 첨가량을 조정할 수 있다. 모노머 성분의 첨가량이 지나치게 많으면 베이크 중에 아웃 가스가 되어 파티클이 발생하고, 베이크로를 오염시켜 버리는 경우가 있기 때문에, 모노머 성분을 첨가하는 경우는 매립 특성을 확보할 수 있는 최소한의 첨가량으로 한정시켜 두는 것이 바람직하다.
종래, 반사 방지막 기능을 포함하는 레지스트 하층막에 요구되는 성능의 하나로서, 레지스트 하층막 상에 형성되며, 규소를 함유하는 레지스트 중간층막 및 레지스트 상층막과의 인터믹싱이 없는 것, 레지스트 상층막 및 레지스트 중간층막에 대한 저분자 성분의 확산이 없는 것을 들 수 있다(Proc. SPIE Vol. 2195, p225-229(1994)). 이들을 방지하기 위해서, 일반적으로 반사 방지막의 스핀 코트 후의 베이크로 열가교한다고 하는 방법이 채용되고 있다.
그 때문에, 본 발명에 있어서도 하층막 재료의 성분으로서 가교제를 첨가하는 경우, 재료가 되는 폴리머(수지)나 화합물에 가교성의 치환기를 도입하여도 좋다. 가교제를 특별히 첨가하지 않는 경우에도, 일반식 (1)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 일반식 (2)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 및 일반식 (3)으로 표시되는 플루오렌 구조를 포함하는 화합물 중 어느 하나 이상을 함유하는 하층막 재료는 300℃ 이상에서 가열함으로써 경화시킬 수 있다. 또한, 특히 플루오렌 구조를 갖는 노볼락 수지의 경우는, 300℃ 이상에서 가열함으로써 후술하는 반응 기구에 의해 가교시킬 수 있다. 또한, 후술하는 규소산화막 재료나 탄화수소막 재료 등의 다층막 형성 재료에 있어서도, 가교제를 첨가하는 경우에는, 재료가 되는 폴리머(수지)나 화합물에, 가교성의 치환기를 도입하여도 좋다.
(첨가제)
본 발명의 다층막 형성 방법에 이용되는 하층막 형성 재료에는, 가교제를 첨가할 수 있다. 가교제로는, 구체적으로, 일본 특허 공개 제2007-199653호 공보의 (0055)∼(0060) 단락에 기재되어 있는 재료를 들 수 있다.
또한, 본 발명의 다층막 형성 방법에 이용되는 하층막 형성 재료에는, 열에 의한 가교 반응을 더욱 촉진시키기 위한 산발생제를 첨가할 수 있다. 산발생제는 열분해에 의해 산을 발생시키는 것이나, 광조사에 의해 산을 발생시키는 것이 있지만, 어느 것이나 첨가할 수 있다. 산발생제로는, 구체적으로, 일본 특허 공개 제2007-199653호 공보의 (0061)∼(0085) 단락에 기재되어 있는 재료를 들 수 있다.
또한, 본 발명의 다층막 형성 방법에 이용되는 하층막 형성 재료에는, 보존 안정성을 향상시키기 위한 염기성 화합물을 첨가할 수 있다. 이 염기성 화합물은, 산발생제로부터 미량으로 발생한 산이 가교 반응을 진행시키는 것을 막기 위한, 산에 대한 켄처의 역할을 수행한다. 이러한 염기성 화합물로는, 구체적으로, 일본 특허 공개 제2007-199653호 공보의 (0086)∼(0090) 단락에 기재되어 있는 재료를 들 수 있다.
또한, 본 발명의 다층막 형성 방법에 이용되는 하층막 형성 재료에는, 유기 용제나 물 등의 용제를 첨가하는 것이 바람직하다. 사용 가능한 유기 용제로는, 재료에 이용하는 수지나 화합물, 산발생제, 가교제, 기타 첨가제 등이 용해되는 것이면 특별히 제한은 없다. 구체적으로는, 일본 특허 공개 제2007-199653호 공보의 (0091)∼(0092) 단락에 기재되어 있는 용제를 들 수 있다.
또한, 본 발명의 다층막 형성 방법에 이용되는 하층막 형성 재료에는, 스핀 코팅에 있어서의 도포성을 향상시키기 위해 계면활성제를 첨가할 수도 있다. 계면활성제로는, 구체적으로, 일본 특허 공개 제2008-111103호 공보의 (0165)∼(0166) 단락에 기재되어 있는 재료를 들 수 있다.
또한, 이들 첨가제는, 후술하는 규소산화막 재료 및 탄화수소막 재료 등에 첨가하여도 좋다.
본 발명의 다층막 형성 방법에 이용되는 하층막 재료는, 후술하는 포토레지스트막 재료와 같이 스핀 코트법 등으로 피가공 기판 상에 코팅한다. 스핀 코트법을 이용함으로써 양호한 매립 특성을 얻을 수 있다.
또한, 스핀 코트 후, 용매를 증발시켜 가교 반응을 촉진시키기 위해서 베이크를 행한다. 베이크는 300℃ 이상 800℃ 이하, 바람직하게는 350℃ 이상 700℃ 이하, 보다 바람직하게는 400℃ 이상 600℃ 이하의 온도에서, 10초∼4,000초간, 바람직하게는 10초∼3,000초간의 범위에서 행한다. 하층막 상에 질화티탄막 또는 산화질화티탄막을 형성할 때의 온도가 300℃∼800℃의 범위이기 때문에, 질화티탄막 또는 산화질화티탄막 형성시에 하층막으로부터 아웃 가스가 발생하지 않도록 하기 위해, 하층막을 상기한 온도에서 미리 베이크해 둘 필요가 있다. 또한, 초고온의 베이크를 하층막에 행함으로써, 그 아래의 피가공 기판을 드라이 에칭 가공할 때의 에칭 내성을 높일 수도 있다.
노볼락 수지는, 가열에 의해 페녹시 라디칼이 발생하고, 노볼락 결합의 메틸렌기가 활성화되어 메틸렌기끼리가 결합하여 가교된다. 이 반응은 라디칼적 반응이기 때문에, 탈리하는 분자가 생기지 않기 때문에 내열성이 높은 재료라면 가교에 의한 막 수축은 일어나지 않는다. 베이크 중에 산소가 존재하면, 산화 커플링에 의한 가교도 진행된다. 산화 커플링 가교를 진행시키기 위해서는 대기 중의 베이크를 행한다.
베이크는 핫플레이트 상에서 행할 수도 있지만, 퍼니스 중에서 행하여도 좋다. 퍼니스를 사용하면 한번에 대량의 웨이퍼를 처리할 수 있기 때문에 스루풋을 향상시킬 수 있다. 베이크는 대기 중에서 행하여도 좋고, 질소나 헬륨, 아르곤 가스 등의 불활성 가스 중에서 행하여도 좋으며, 불활성 가스 중에서 베이크를 행하는 편이 막의 수축량이 적어진다. 또한, 불활성 가스 중에서 베이크를 행함으로써 산화를 방지할 수 있으므로, 흡수가 증대되거나 에칭 내성이 저하되거나 하는 것을 막을 수 있다. 불활성 가스 중의 베이크는, 가교 후의 베이크로 행하는 것이 바람직하다. 또한, 산화를 방지하기 위해서는 산소 농도를 컨트롤하는 것이 바람직하고, 불활성 가스 중의 산소 농도로는 바람직하게는 1,000 ppm 이하, 보다 바람직하게는 100 ppm 이하이다.
베이크는 복수 회로 나누어 행하여도 좋다. 예컨대 첫 번째 베이크를 핫플레이트 상에서 100∼300℃의 범위에서 행하고, 두 번째 베이크를 퍼니스에서 300∼800℃의 범위에서 행할 수도 있다. 이 방법에서는, 첫 번째 베이크로 용제를 증발시켜 가교를 행하고, 두 번째 베이크로 질화티탄막 형성을 위한 전(前)베이크를 행한다.
또한, 종래, 피가공 기판의 드라이 에칭에 플루오로카본계 가스를 이용한 경우, 드라이 에칭 후의 하층막의 라인이 구부러지는 현상이 일어나는 경우가 있다. 이 라인의 굴곡은, 드라이 에칭 중에 하층막이 불소화되어 체적이 증대됨으로써 발생한다고 생각되고 있다. 이것에 대하여, 본 발명과 같이 고온 베이크한 하층막이라면, 치밀하고 강직한 하층막이 되기 때문에, 이러한 드라이 에칭 후의 하층막의 라인의 굴곡이 쉽게 생기지 않는다고 하는 메리트도 있다.
또한, 하층막의 두께는 적절하게 선정되지만, 30∼20,000 ㎚로 하는 것이 바람직하고, 보다 바람직하게는 50∼15,000 ㎚, 더욱 바람직하게는 80∼10,000 ㎚이다.
[(ii) 공정]
본 발명의 다층막 형성 방법의 (ii) 공정에서는, 전술한 바와 같이 하여 형성한 하층막 상에 질화티탄막 또는 산화질화티탄막을 형성한다.
(질화티탄막 또는 산화질화티탄막)
질화티탄막 또는 산화질화티탄막의 형성은, 스퍼터링법 또는 CVD법으로 행하는 것이 바람직하다. 질화티탄막은, 예컨대 일본 특허 공개 평성 제11-026401호 공보, 일본 특허 공개 제2015-151575호 공보에 기재된 스퍼터링법, 혹은 일본 특허 공개 평성 제8-246152호 공보에 기재된 CVD법과 동일한 방법으로 형성할 수 있다. 또한, 산화질화티탄막은, 예컨대 일본 특허 공개 평성 제11-172414호 공보에 기재된 스퍼터링법과 동일한 방법으로 형성할 수 있다.
고밀도의 막을 형성하기 위해서는 질화티탄막 또는 산화질화티탄막 형성시에 기판을 300℃ 이상으로 가열할 필요가 있다. 또한, 질화티탄막 또는 산화질화티탄막 형성시에 하층막으로부터의 아웃 가스의 발생을 억제하기 위해, 사전에 하층막이 형성된 기판을 질화티탄막 또는 산화질화티탄막 형성시의 온도 이상(즉, 300℃ 이상)에서 베이크해 둘 필요가 있다. 이 때문에, 전술한 (i) 공정에서 형성하는 하층막에는, 이러한 온도에 견딜 수 있는 내열성이 필요하다.
질화티탄막 또는 산화질화티탄막의 막 두께로는, 3∼100 ㎚로 하는 것이 바람직하고, 보다 바람직하게는 5∼50 ㎚이다. 질화티탄막 또는 산화질화티탄막은 드라이 에칭 내성이 우수하기 때문에 박막이어도 상관없다.
질화티탄막 또는 산화질화티탄막 상에는 통상의 트라이레이어용 탄화수소막을 형성하고((iii) 공정), 그 위에 규소산화막을 형성하며((iv) 공정), 그 위에 포토레지스트막을 형성한다(후술하는 패턴 형성 방법의 (A) 공정). 노광광은 질화티탄막 또는 산화질화티탄막에서 반사되고, 그 아래의 하층막에는 도달하지 않는다. 질화티탄막 또는 산화질화티탄막 상의 탄화수소막과 규소산화막의 2층을 반사 방지막으로 하여 위상과 흡수를 제어함으로써 반사를 억제할 수 있게 된다. 탄화수소막의 굴절률의 n값이 포토레지스트막의 n값에 가까운 값이라면, 규소산화막의 막 두께를 20 ㎚ 이하로 한 경우라도 기판 반사를 1% 이하로 할 수 있다. 전술한 바와 같이, 기판 반사율의 저감과 규소산화막의 박막화의 양립은 본 발명의 목적의 하나이며, 따라서 포토레지스트막 바로 아래의 규소산화막의 막 두께를 20 ㎚ 이하의 박막으로 하기 위해, 규소산화막 아래의 탄화수소막의 n값이 높은 재료를 선택하는 것은 중요하다.
[(iii) 공정]
본 발명의 다층막 형성 방법의 (iii) 공정에서는, 전술한 바와 같이 하여 형성한 질화티탄막 또는 산화질화티탄막 상에 탄화수소막 재료를 코팅하여, 탄화수소막을 형성한다.
(탄화수소막)
본 발명의 다층막 형성 방법에 이용되는 탄화수소막 재료로는, 탄소 밀도가 높고 에칭 내성이 높은 재료가 선택된다. 이러한 재료로는, 페놀, o-크레졸, m-크레졸, p-크레졸, 2,3-디메틸페놀, 2,5-디메틸페놀, 3,4-디메틸페놀, 3,5-디메틸페놀, 2,4-디메틸페놀, 2,6-디메틸페놀, 2,3,5-트리메틸페놀, 3,4,5-트리메틸페놀, 2-t-부틸페놀, 3-t-부틸페놀, 4-t-부틸페놀, 2-페닐페놀, 3-페닐페놀, 4-페닐페놀, 3,5-디페닐페놀, 2-나프틸페놀, 3-나프틸페놀, 4-나프틸페놀, 4-트리틸페놀, 레조르시놀, 2-메틸레조르시놀, 4-메틸레조르시놀, 5-메틸레조르시놀, 카테콜, 4-t-부틸카테콜, 2-메톡시페놀, 3-메톡시페놀, 2-프로필페놀, 3-프로필페놀, 4-프로필페놀, 2-이소프로필페놀, 3-이소프로필페놀, 4-이소프로필페놀, 2-메톡시-5-메틸페놀, 2-t-부틸-5-메틸페놀, 피로갈롤, 티몰, 이소티몰, 4,4'-(9H-플루오렌-9-일리덴)비스페놀, 2,2'-디메틸-4,4'-(9H-플루오렌-9-일리덴)비스페놀, 2,2'-디알릴-4,4'-(9H-플루오렌-9-일리덴)비스페놀, 2,2'-디플루오로-4,4'-(9H-플루오렌-9-일리덴)비스페놀, 2,2'-디페닐-4,4'-(9H-플루오렌-9-일리덴)비스페놀, 2,2'-디메톡시-4,4'-(9H-플루오렌-9-일리덴)비스페놀, 2,3,2',3'-테트라히드로-(1,1')-스피로비인덴-6,6'-디올, 3,3,3',3'-테트라메틸-2,3,2',3'-테트라히드로-(1,1')-스피로비인덴-6,6'-디올, 3,3,3',3',4,4'-헥사메틸-2,3,2',3'-테트라히드로-(1,1')-스피로비인덴-6,6'-디올, 2,3,2',3'-테트라히드로-(1,1')-스피로비인덴-5,5'-디올, 5,5'-디메틸-3,3,3',3'-테트라메틸-2,3,2',3'-테트라히드로-(1,1')-스피로비인덴-6,6'-디올, 1-나프톨, 2-나프톨, 2-메틸-1-나프톨, 4-메톡시-1-나프톨, 7-메톡시-2-나프톨, 1,5-디히드록시나프탈렌, 1,7-디히드록시나프탈렌, 2,6-디히드록시나프탈렌 등의 디히드록시나프탈렌, 3-히드록시-나프탈렌-2-카르복실산메틸, 인덴, 히드록시인덴, 벤조푸란, 히드록시안트라센, 아세나프틸렌, 비페닐, 비스페놀, 트리스페놀, 디시클로펜타디엔, 테트라히드로인덴, 4-비닐시클로헥센, 노르보르나디엔, 5-비닐노르보르나-2-엔, α-피넨, β-피넨, 리모넨 등의 노볼락 수지, 폴리히드록시스티렌, 폴리스티렌, 폴리비닐나프탈렌, 폴리비닐안트라센, 폴리비닐카르바졸, 폴리인덴, 폴리아세나프틸렌, 폴리노르보넨, 폴리시클로데센, 폴리테트라시클로도데센, 폴리노르트리시클렌, 폴리(메트)아크릴레이트 및 이들의 공중합체 등을 들 수 있다.
또한, 일본 특허 공개 제2004-205658호 공보에 기재된 노르트리시클렌 공중합체, 일본 특허 공개 제2004-205676호 공보에 기재된 수소 첨가 나프톨노볼락 수지, 일본 특허 공개 제2004-205685호 공보에 기재된 나프톨디시클로펜타디엔 공중합체, 일본 특허 공개 제2004-354554호 공보, 일본 특허 공개 제2005-10431호 공보에 기재된 페놀디시클로펜타디엔 공중합체, 일본 특허 공개 제2005-128509호 공보에 기재된 플루오렌비스페놀노볼락 수지, 일본 특허 공개 제2005-250434호 공보에 기재된 아세나프틸렌 공중합체, 일본 특허 공개 제2006-53543호 공보에 기재된 인덴 공중합체, 일본 특허 공개 제2006-227391호 공보에 기재된 페놀기를 갖는 풀러렌, 일본 특허 공개 제2006-259249호 공보, 일본 특허 공개 제2006-293298호 공보, 일본 특허 공개 제2007-316282호 공보에 기재된 비스페놀 화합물 및 이의 노볼락 수지, 일본 특허 공개 제2006-259482호 공보에 기재된 디비스페놀 화합물 및 이의 노볼락 수지, 일본 특허 공개 제2006-285095호 공보에 기재된 아다만탄페놀 화합물의 노볼락 수지, 일본 특허 공개 제2007-171895호 공보에 기재된 히드록시비닐나프탈렌 공중합체, 일본 특허 공개 제2007-199653호 공보에 기재된 비스나프톨 화합물 및 이의 노볼락 수지, 일본 특허 공개 제2008-26600호 공보에 기재된 ROMP, 일본 특허 공개 제2008-96684호 공보에 기재된 트리시클로펜타디엔 공중합물 등의 수지 화합물을 블렌드할 수도 있다.
이들 재료 중에서 n값이 높은 재료는, 방향족기의 함유율이 낮고 지환족기의 비율이 높은 재료이다. 예컨대 노볼락계 재료보다도, 디시클로펜타디엔, 트리시클로펜타디엔, 아세나프틸렌, 아다만탄, ROMP, 노르트리시클렌계를 함유하는 수지가 적합하다. 이들 재료는 n값이 높기 때문에, 그 위의 규소산화막의 막 두께를 20 ㎚ 이하로 박막화하여도, 기판 반사율을 1% 이하로 억제할 수 있다.
본 발명의 다층막 형성 방법에 있어서, 탄화수소막의 형성은 스핀 코트법으로 행하는 것이 바람직하다. 또한, 탄화수소막의 막 두께로는, 5∼100 ㎚로 하는 것이 바람직하고, 보다 바람직하게는 10∼80 ㎚이다.
[(iv) 공정]
본 발명의 다층막 형성 방법의 (iv) 공정에서는, 전술한 바와 같이 하여 형성한 탄화수소막 상에 규소산화막 재료를 코팅하여, 규소산화막을 형성한다.
(규소산화막)
본 발명의 다층막 형성 방법에 이용되는 규소산화막 재료로는, 일본 특허 공개 제2007-302873호 공보에 개시되는 노광 파장에 흡수를 갖는 실세스퀴옥산계의 재료를 들 수 있다.
이러한 실세스퀴옥산계의 재료로는, 예컨대 3작용, 경우에 따라서는 4작용의 알콕시실란을 가수분해 축합함으로써 합성된 실리콘 레진 등이 특히 바람직하다.
본 발명의 다층막 형성 방법에 있어서, 규소산화막의 형성은 스핀 코트법으로 행하는 것이 바람직하다. 또한, 규소산화막의 막 두께로는, 10∼20 ㎚로 하는 것이 바람직하다.
이상 설명한 바와 같은 (i)∼(iv) 공정을 포함하는 방법에 의해, 기판 상에, 하층막, 질화티탄막 또는 산화질화티탄막, 탄화수소막, 규소산화막의 순으로 적층된 다층막을 형성할 수 있다. 이러한 다층막 형성 방법이라면, 리소그래피에 있어서 레지스트 하층막으로서 적합하게 이용할 수 있고, 반사 방지막으로서의 최적의 n값, k값과 매립 특성, 우수한 에칭 내성을 갖는 다층막을 형성할 수 있다. 또한, 질화티탄막 또는 산화질화티탄막 이외의 막을 스핀 코트법으로 형성함으로써, 이들 막을 스퍼터링이나 CVD법으로 형성하는 경우에 비하여 비용을 저감할 수 있다.
<패턴 형성 방법>
본 발명에서는, 전술한 바와 같이 하여 형성된 다층막을 이용한 패턴 형성 방법으로서,
(A) 전술한 다층막 형성 방법에 의해 기판 상에 형성된 다층막 상에, 포토레지스트막을 형성하는 공정과,
(B) 상기 포토레지스트막에 대하여 노광 및 현상을 행하여 포토레지스트 패턴을 형성하는 공정과,
(C) 상기 포토레지스트 패턴을 마스크로 하여 드라이 에칭을 행하고, 상기 규소산화막에 패턴을 전사하는 공정과,
(D) 상기 패턴이 전사된 규소산화막을 마스크로 하여 드라이 에칭을 행하고, 상기 탄화수소막에 패턴을 전사하는 공정과,
(E) 상기 패턴이 전사된 탄화수소막을 마스크로 하여 드라이 에칭을 행하고, 상기 질화티탄막 또는 산화질화티탄막에 패턴을 전사하는 공정과,
(F) 상기 패턴이 전사된 질화티탄막 또는 산화질화티탄막을 마스크로 하여 드라이 에칭을 행하고, 상기 하층막에 패턴을 전사하는 공정,
(G) 상기 패턴이 전사된 질화티탄막 또는 산화질화티탄막과 상기 하층막을 마스크로 하여 드라이 에칭을 행하고, 상기 기판에 패턴을 전사하는 공정
을 포함하는 패턴 형성 방법을 제공한다.
이하, 본 발명의 패턴 형성 방법의 일례(펜타레이어(5층) 프로세스)에 대해서, 도 2를 참조하면서 설명하였으나, 본 발명의 패턴 형성 방법은 이것에 한정되는 것은 아니다.
도 2의 패턴 형성 방법에서는, 우선 (A) 공정으로서, 전술한 다층막 형성 방법에 의해 기판 상에 형성된 다층막(최상층의 규소산화막(6)) 상에, 포토레지스트막(7)을 형성한다(도 2의 (A)).
포토레지스트막(7)을 형성하기 위한 재료로는, 포지티브형, 네거티브형 중 어느 쪽이라도 좋고, 통상 이용되고 있는 포토레지스트 조성물과 같은 것을 이용할 수 있다. 또한, 포토레지스트 조성물에 의해 단층의 포토레지스트막을 형성하는 경우, 전술한 하층막 등을 형성하는 경우와 마찬가지로, 스핀 코트법이 바람직하게 이용된다. 포토레지스트 조성물을 스핀 코트 후, 60∼180℃에서 10∼300초의 조건으로 프리베이크를 행하는 것이 바람직하다. 또한, 포토레지스트막의 두께는 특별히 제한되지 않지만, 30∼500 ㎚로 하는 것이 바람직하고, 특히 50∼400 ㎚가 바람직하다.
다음에 (B) 공정으로서, 포토레지스트막(7)의 소용 부분(노광 부분(8))을 노광하고(도 2의 (B-1)), 포스트 익스포져 베이크(PEB)를 행한 후, 현상을 행하여 포토레지스트 패턴을 형성한다(도 2의 (B-2)). 포지티브 패턴의 경우는 도 2와 같이 노광 부분(8)이 현상액에 용해되고, 네거티브 패턴의 경우는 미노광 부분이 현상액에 용해된다.
또한, 노광광으로는, 파장 300 ㎚ 이하의 고에너지선, 구체적으로는 원자외선, KrF 엑시머 레이저광(248 ㎚), ArF 엑시머 레이저광(193 ㎚), F2 레이저광(157 ㎚), Kr2 레이저광(146 ㎚), Ar2 레이저광(126 ㎚), 파장 3∼20 ㎚의 연X선(EUV(파장 13.5 ㎚) 등), 전자선(EB), X선 등을 들 수 있다.
다음에 (C) 공정으로서, 포토레지스트 패턴을 마스크로 하여 드라이 에칭을 행하고, 규소산화막(6)에 패턴을 전사한다(도 2의 (C)). (C) 공정에 이용되는 에칭 가스로는, 프론계의 가스가 적합하다.
다음에 (D) 공정으로서, 패턴이 전사된 규소산화막(6)을 마스크로 하여 드라이 에칭을 행하고, 탄화수소막(5)에 패턴을 전사한다(도 2의 (D)). (D) 공정에 이용되는 에칭 가스로는, 산소 가스, 수소 가스, 암모니아 가스, 이산화탄소 가스, 일산화탄소 가스, 이산화황 가스로부터 선택되는 1종 이상의 가스가 적합하다. 또한, (D) 공정의 드라이 에칭은, 산소 플라즈마 에칭이어도 좋다.
다음에 (E) 공정으로서, 패턴이 전사된 탄화수소막(5)을 마스크로 하여 드라이 에칭을 행하고, 질화티탄막(4)(또는 산화질화티탄막)에 패턴을 전사한다(도 2의 (E)). (E) 공정에 이용되는 에칭 가스로는, 브롬이나 염소를 포함하는 가스가 적합하다.
다음에 (F) 공정으로서, 패턴이 전사된 질화티탄막(4)(또는 산화질화티탄막)을 마스크로 하여 드라이 에칭을 행하고, 하층막(3)에 패턴을 전사한다(도 2의 (F)). (F) 공정에 이용되는 에칭 가스로는, 산소 가스, 수소 가스, 암모니아 가스, 이산화탄소 가스, 일산화탄소 가스, 이산화황 가스로부터 선택되는 1종 이상의 가스가 적합하다.
또한 (G) 공정으로서, 패턴이 전사된 질화티탄막(4)(또는 산화질화티탄막)과 패턴이 전사된 하층막(3)을 마스크로 하여 드라이 에칭을 행하고, 기판(1)의 피가공층(2)에 패턴을 전사한다(도 2의 (G)). (G) 공정에 이용되는 에칭 가스로는, 피가공층(2)이 SiO2, SiN, 실리카계 저유전율 절연막이라면 프론계 가스를 주체로 한 에칭 가스가 적합하고, 피가공층(2)이 p-Si, Al, W라면 염소계, 브롬계 가스를 주체로 한 에칭 가스가 적합하다. 또한, 본 발명에 있어서, 질화티탄막(4)(또는 산화질화티탄막)과 하층막(3)은, 전술한 피가공층(2)의 에칭 가스에 대하여 내성을 갖는 것이다.
이상 설명한 바와 같은 본 발명의 패턴 형성 방법이라면, 반사 방지막으로서의 최적의 n값, k값과 매립 특성, 우수한 에칭 내성을 갖는 다층막과 포토레지스트막으로 5층(펜타레이어) 프로세스에 의해 패턴을 형성하기 때문에, 특히 드라이 에칭 내성이 취약하고 또한 박막인 유기 용제 현상의 네거티브톤 레지스트 패턴만으로도 고정밀도로 전사하는 것이 가능해진다.
실시예
이하, 실시예 및 비교예를 이용하여 본 발명을 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것은 아니다. 또한, 폴리머의 분자량 및 분산도로는, 겔 퍼미에이션 크로마토그래피(GPC)에 의한 폴리스티렌 환산의 중량 평균 분자량(Mw), 수 평균 분자량(Mn) 및 분산도(Mw/Mn)를 구하였다.
하층막 재료에 이용한 하층막 폴리머 1∼8, 하층막 모노머 1∼4를 이하에 나타낸다.
하층막 폴리머 1: Mw=3,500, Mw/Mn=4.50
Figure pat00011
하층막 폴리머 2: Mw=3,100, Mw/Mn=4.80
Figure pat00012
하층막 폴리머 3: Mw=2,600, Mw/Mn=5.10
Figure pat00013
하층막 폴리머 4: Mw=3,600, Mw/Mn=4.80
Figure pat00014
하층막 폴리머 5: Mw=3,200, Mw/Mn=5.40
Figure pat00015
하층막 폴리머 6: Mw=6,200, Mw/Mn=6.40
Figure pat00016
하층막 폴리머 7: Mw=6,500, Mw/Mn=5.20
Figure pat00017
하층막 폴리머 8: Mw=3,200, Mw/Mn=5.40
Figure pat00018
하층막 모노머 1
Figure pat00019
하층막 모노머 2
Figure pat00020
하층막 모노머 3
Figure pat00021
하층막 모노머 4
Figure pat00022
탄화수소막 재료에 이용한 탄화수소막 폴리머 1∼4를 이하에 나타낸다. 또한, 비교 UDL-1에서는, 탄화수소막 폴리머 1과 탄화수소막 폴리머 3을 하층막 재료로서 이용하였다.
탄화수소막 폴리머 1(비교 하층막 폴리머 1): Mw=6,900, Mw/Mn=1.88
Figure pat00023
탄화수소막 폴리머 2: Mw=7,200, Mw/Mn=1.79
Figure pat00024
탄화수소막 폴리머 3(비교 하층막 폴리머 2): Mw=890, Mw/Mn=3.53
Figure pat00025
탄화수소막 폴리머 4: Mw=9,900, Mw/Mn=1.23
Figure pat00026
규소산화막 재료에 이용한 규소산화막 폴리머 1을 이하에 나타낸다.
Figure pat00027
하층막 재료, 탄화수소막 재료, 규소산화막 재료에 이용한 산발생제 AG1, AG2, 가교제 CR1을 이하에 나타낸다.
Figure pat00028
포토레지스트막 재료에 이용한 ArF 레지스트 폴리머 1, 산발생제 PAG1, 켄처, 발수성 폴리머 1을 이하에 나타낸다.
Figure pat00029
또한, 하층막 재료, 탄화수소막 재료, 규소산화막 재료 및 포토레지스트막 재료에 이용한 용매를 이하에 나타낸다.
PGMEA: 프로필렌글리콜모노메틸에테르아세테이트
Cyclohexanone: 시클로헥사논
물
PGEE: 프로필렌글리콜모노에틸에테르
GBL: γ-부티로락톤
<막 재료의 조제>
[하층막 재료(UDL-1∼11, 비교 UDL-1)의 조제]
상기 하층막 폴리머 1∼8, 비교 하층막 폴리머 1, 2(탄화수소막 폴리머 1, 3)로 표시되는 수지, 하층막 모노머 1∼4, 산발생제 AG1, 가교제 CR1을, FC-4430(스미토모쓰리엠(주) 제조) 0.1 질량%를 포함하는 용매 중에 표 1에 나타내는 비율로 용해시키고, 0.1 ㎛의 불소 수지제의 필터로 여과함으로써 하층막 재료(UDL-1∼11, 비교 UDL-1)를 조제하였다.
Figure pat00030
[탄화수소막 재료(HCL-1∼3)의 조제]
상기 탄화수소막 폴리머 1∼4로 표시되는 수지, 산발생제 AG1, 가교제 CR1을, FC-4430(스미토모쓰리엠(주) 제조) 0.1 질량%를 포함하는 용매 중에 표 2에 나타내는 비율로 용해시키고, 0.1 ㎛의 불소 수지제의 필터로 여과함으로써 탄화수소막 재료(HCL-1∼3)를 조제하였다.
Figure pat00031
[규소산화막 재료(SOG-1)의 조제]
상기 규소산화막 폴리머 1로 표시되는 수지, 산발생제 AG2를, FC-4430(스미토모쓰리엠(주) 제조) 0.1 질량%를 포함하는 용매 중에 표 3에 나타내는 비율로 용해시키고, 0.1 ㎛의 불소 수지제의 필터로 여과함으로써 규소산화막 재료(SOG-1)를 조제하였다.
Figure pat00032
[포토레지스트막 재료(ArF 레지스트 1)의 조제]
상기 ArF 레지스트 폴리머 1로 표시되는 수지, 산발생제 PAG1, 켄처, 발수성 폴리머 1을, FC-4430(스미토모쓰리엠(주) 제조) 0.1 질량%를 포함하는 용매 중에 표 4에 나타내는 비율로 용해시키고, 0.1 ㎛의 불소 수지제의 필터로 여과함으로써 포토레지스트막 재료(ArF 레지스트 1)를 조제하였다.
Figure pat00033
<하층막의 굴절률과 고온 베이크 전후의 막 두께 측정>
상기 하층막 재료(UDL-1∼11, 비교 UDL-1)를 실리콘 기판(웨이퍼) 상에 도포하고, 200℃에서 60초간 베이크하여 각각 막 두께 100 ㎚의 하층막을 형성하고, 입사 각도 가변의 분광 엘립소미터(VASE; J. A. 울람사 제조)로 파장 193 ㎚에 있어서의 각 하층막의 굴절률(n값, k값)과 200℃ 베이크 후의 막 두께 a를 구하였다. 계속해서, UDL-1∼8, 비교 UDL-1에서는, 웨이퍼를 핫플레이트 상 350℃에서 1분간 베이크하고, 350℃ 베이크 후의 막 두께 b를 측정하여, 350℃ 베이크 전후의 막 두께의 비율을 구하였다. UDL-9∼11에서는, 질소를 봉입하여 산소 농도를 10 ppm 이하로 조정한 퍼니스 중에 웨이퍼를 넣어, 450℃에서 30분간 베이크하고, 450℃ 베이크 후의 막 두께 b를 측정하여, 450℃ 베이크 전후의 막 두께의 비율을 구하였다. 결과를 표 5에 나타낸다.
Figure pat00034
<탄화수소막, 규소산화막의 굴절률 측정>
상기 탄화수소막 재료(HCL-1∼3), 규소산화막 재료(SOG-1)를 실리콘 기판 상에 도포하고, 200℃에서 60초간 베이크하여, 탄화수소막은 막 두께 40 ㎚, 규소산화막은 막 두께 20 ㎚의 막을 형성하고, 입사 각도 가변의 분광 엘립소미터(VASE; J. A. 울람사 제조)로 파장 193 ㎚에 있어서의 각 막의 굴절률(n값, k값)을 구하였다. 결과를 표 6에 나타낸다.
Figure pat00035
<패턴 에칭 시험>
[다층막의 형성]
(실시예 1∼13, 비교예 1)
막 두께 200 ㎚의 SiO2막(피가공층)이 형성된 직경 300 ㎜의 Si 웨이퍼 기판 상에, 표 1에 기재된 하층막 재료(UDL-1∼8, 비교 UDL-1)를 스핀 코트에 의해 도포하고, 350℃에서 60초간 베이크하여, 막 두께 100 ㎚의 하층막을 형성하였다. 또한, 막 두께 200 ㎚의 SiO2막(피가공층)이 형성된 직경 300 ㎜의 Si 웨이퍼 기판 상에, 표 1에 기재된 하층막 재료(UDL-9∼11)를 스핀 코트에 의해 도포하여, 350℃에서 60초간 베이크하고, 그 후 질소를 봉입하여 산소 농도를 10 ppm 이하로 조정한 퍼니스 중에 웨이퍼를 넣고, 450℃에서 30분간 베이크하여 막 두께 100 ㎚의 하층막을 형성하였다.
다음에, 전술한 바와 같이 하여 하층막을 형성한 기판에 대하여, 하기의 조건으로 스퍼터링을 행하여, 하층막 상에 막 두께 20 ㎚의 질화티탄막을 형성하였다.
(스퍼터링 조건)
타깃 티탄
스퍼터 가스 질소
챔버 압력 0.5 Pa
RF 파워 1,000 W
시간 120 sec
기판 온도 450℃
계속해서, 그 위에 표 2에 기재된 탄화수소막 재료(HCL-1∼3)를 스핀 코트에 의해 도포하여, 220℃에서 60초간 베이크하고, 막 두께 40 ㎚의 탄화수소막을 형성하였다. 또한, 그 위에 표 3에 기재된 규소산화막 재료(SOG-1)를 스핀 코트에 의해 도포하여, 200℃에서 60초간 베이크하고, 막 두께 20 ㎚의 규소산화막을 형성하여, 다층막(4층)으로 하였다.
(비교예 2)
막 두께 200 ㎚의 SiO2막(피가공층)이 형성된 직경 300 ㎜의 Si 웨이퍼 기판 상에, 표 1에 기재된 하층막 재료(UDL-1)를 스핀 코트에 의해 도포하여, 350℃에서 60초간 베이크하고, 막 두께 100 ㎚의 하층막을 형성하였다. 비교예 2에서는, 질화티탄막 및 탄화수소막을 형성하지 않고, 하층막 상에 규소산화막 재료(SOG-1)를 스핀 코트에 의해 도포하여, 200℃에서 60초간 베이크하고, 막 두께 20 ㎚의 규소산화막을 형성하여, 다층막(2층)으로 하였다.
(비교예 3)
막 두께 200 ㎚의 SiO2막(피가공층)이 형성된 직경 300 ㎜의 Si 웨이퍼 기판 상에, 표 1에 기재된 하층막 재료(UDL-1)를 스핀 코트에 의해 도포하여, 350℃에서 60초간 베이크하고, 막 두께 100 ㎚의 하층막을 형성하였다. 계속해서, 상기한 실시예와 동일한 조건으로 하층막 상에 막 두께 20 ㎚의 질화티탄막을 형성하였다. 비교예 3에서는, 탄화수소막을 형성하지 않고, 질화티탄막 상에 규소산화막 재료(SOG-1)를 스핀 코트에 의해 도포하여, 200℃에서 60초간 베이크하고, 막 두께 20 ㎚의 규소산화막을 형성하여, 다층막(3층)으로 하였다.
[패턴 형성]
전술한 바와 같이 하여 다층막을 형성한 실시예 1∼13, 비교예 1∼3의 기판 상에, 표 4에 기재된 포토레지스트막 재료(ArF 레지스트 1)를 스핀 코트에 의해 도포하여, 100℃에서 60초간 베이크하고, 막 두께 70 ㎚의 포토레지스트막을 형성하였다. 이에 따라, 실시예 1∼13 및 비교예 1은 펜타레이어(5층), 비교예 2는 트라이레이어(3층), 비교예 3은 테트라레이어(4층)의 구조를 형성하였다.
이것을 ArF 엑시머 레이저 액침 스캐너(NSR-610C; (주)니콘 제조, NA=1.30, σ=0.98/0.78, 다이폴 개구 20도, 방위각 편광 조명, 6% 하프톤 위상 시프트 마스크)를 이용하여, 노광량을 변화시키면서 노광을 행하고, 노광 후 80℃에서 60초간 베이크(PEB)하고, 2.38 질량%의 테트라메틸암모늄히드록시도(TMAH) 수용액으로 30초간 현상하고, 순수로 린스 후 스핀 드라이하여, 40 ㎚의 라인 앤드 스페이스 패턴을 형성하였다.
계속해서, (a) 전술한 바와 같이 하여 형성한 레지스트 패턴을 마스크로 하여 드라이 에칭을 행하여 규소산화막에 패턴을 전사하고, (b) 얻어진 규소산화막 패턴을 마스크로 하여 드라이 에칭을 행하여 탄화수소막에 패턴을 전사하고, (c) 얻어진 탄화수소막 패턴을 마스크로 하여 드라이 에칭을 행하여 질화티탄막에 패턴을 전사하고, (d) 얻어진 질화티탄막 패턴을 마스크로 하여 드라이 에칭을 행하여 하층막에 패턴을 전사하고, (e) 질화티탄막 패턴과, 얻어진 하층막 패턴을 마스크로 하여 드라이 에칭을 행하여 SiO2막에 패턴을 전사함으로써, 피가공층을 가공하였다.
에칭 조건은 하기에 나타낸 바와 같다.
(a) 레지스트 패턴의 규소산화막에의 전사(에칭) 조건
챔버 압력 10.0 Pa
RF 파워 1,500 W
CF4 가스 유량 75 ㎖/min
O2 가스 유량 15 ㎖/min
시간 12 sec
(b) 규소산화막 패턴의 탄화수소막에의 전사(에칭) 조건
챔버 압력 2.0 Pa
RF 파워 500 W
Ar 가스 유량 75 ㎖/min
O2 가스 유량 45 ㎖/min
시간 30 sec
(c) 탄화수소막 패턴의 질화티탄막에의 전사(에칭) 조건
챔버 압력 40.0 Pa
RF 파워 300 W
Cl2 가스 유량 30 ㎖/min
BCl3 가스 유량 30 ㎖/min
CHF3 가스 유량 100 ㎖/min
O2 가스 유량 2 ㎖/min
시간 30 sec
(d) 질화티탄막 패턴의 하층막에의 전사(에칭) 조건
챔버 압력 2.0 Pa
RF 파워 500 W
Ar 가스 유량 75 ㎖/min
O2 가스 유량 45 ㎖/min
시간 100 sec
(e) 질화티탄막·하층막 패턴의 SiO2막에의 전사(에칭) 조건
챔버 압력 2.0 Pa
RF 파워 2,200 W
C5F12 가스 유량 20 ㎖/min
C2F6 가스 유량 10 ㎖/min
Ar 가스 유량 300 ㎖/min
O2 가스 유량 60 ㎖/min
시간 90 sec
또한, 비교예 2에서는, 상기 (a)의 조건으로 레지스트 패턴의 규소산화막에의 전사를 행한 후, 상기 (d)의 조건으로 규소산화막 패턴의 하층막에의 전사를 행하고, 상기 (e)의 조건으로 하층막 패턴의 SiO2막에의 전사를 행하여, 피가공층을 가공하였다.
또한, 비교예 3에서는, 상기 (a)의 조건으로 레지스트 패턴의 규소산화막에의 전사를 행한 후, 상기 (c)의 조건으로 규소산화막 패턴의 질화티탄막에의 전사를 행하고, 상기 (d)의 조건으로 질화티탄막 패턴의 하층막에의 전사를 행하고, 상기 (e)의 조건으로 하층막 패턴의 SiO2막에의 전사를 행하여, 피가공층을 가공하였다.
전술한 바와 같이 하여 피가공층을 가공한 실시예 1∼13, 비교예 1∼3의 기판의 패턴 단면을 전자현미경(S-4700; (주)히타치세이사쿠쇼 제조)으로 관찰하여, 형상을 비교하였다. 결과를 표 7에 나타낸다.
Figure pat00036
표 7에 나타내는 바와 같이, 본 발명의 다층막 형성 방법에 의해 형성된 다층막을 레지스트 하층막으로서 이용하여 펜타레이어 프로세스로 패턴을 형성한 실시예 1∼13에서는, 단면 형상이 직사각형인 패턴을 얻을 수 있었다. 실시예 1∼13에서는, 표 5에 나타내는 바와 같이 350℃ 또는 450℃의 고온 베이크하여도 막 감소가 적은 하층막 상에 질화티탄막을 형성하고, 그 위에 표 6에 나타내는 바와 같은 굴절률(반사 방지 효과)을 갖는 탄화수소막, 규소산화막을 형성한다. 이에 따라, 질화티탄막 상에서 광이 전반사되기 때문에, 그 위의 탄화수소막과 규소산화막의 2층의 반사 방지막에 의해 기판 반사를 저감할 수 있고, 또한 레지스트 바로 아래의 규소산화막의 막 두께를 얇게 하여도 기판 반사를 억제할 수 있기 때문에, 레지스트 패턴을 원활하게 규소산화막으로 드라이 에칭 전사할 수 있다. 또한, 질화티탄막의 우수한 드라이 에칭 내성에 의해, 하지의 피가공 기판을 드라이 에칭한 후의 패턴 형상이 양호해진다.
한편, 하층막 재료로서 비교 UDL-1을 이용한 비교예 1에서는, 표 7에 나타내는 바와 같이, 피가공 기판을 드라이 에칭한 후의 패턴의 단면 형상이 테이퍼였다. 또한, 질화티탄막 및 탄화수소막을 형성하지 않은(트라이레이어 프로세스의) 비교예 2에서는, 표 7에 나타내는 바와 같이, 패턴 붕괴가 발생하고 있었다. 또한, 탄화수소막을 형성하지 않은(테트라레이어 프로세스의) 비교예 3에 있어서는, 하지로부터의 반사가 커지고, 또한 규소산화막을 이용하여 질화티탄막을 드라이 에칭할 때의 선택비가 불충분하기 때문에, 최종적으로 피가공 기판을 드라이 에칭한 후의 패턴이 테이퍼 형상으로 되어 버렸다.
이상으로부터, 본 발명의 다층막 형성 방법에 의해 형성된 다층막을 이용하여 펜타레이어 프로세스로 패턴의 형성을 행하면, 종래의 트라이레이어 프로세스나 테트라레이어 프로세스보다도 반사 방지 효과가 우수하고, 또한 드라이 에칭의 선택성도 우수하기 때문에, 형상이 양호한 패턴을 형성할 수 있는 것이 밝혀졌다.
또한, 본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 발휘하는 것은, 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.
1: 기판 2: 피가공층
3: 하층막 4: 질화티탄막
5: 탄화수소막 6: 규소산화막
7: 포토레지스트막 8: 노광 부분

Claims (10)

  1. 기판 상에 다층막을 형성하는 방법으로서,
    (i) 상기 기판 상에, 하기 일반식 (1)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 하기 일반식 (2)로 표시되는 플루오렌 구조를 포함하는 반복 단위를 갖는 수지, 및 하기 일반식 (3)으로 표시되는 플루오렌 구조를 포함하는 화합물 중 어느 하나 이상을 함유하는 하층막 재료를 코팅하여, 300℃ 이상 800℃ 이하의 온도에서 10초∼4,000초간의 범위에서 열처리하여 경화시킴으로써 하층막을 형성하는 공정과,
    (ii) 상기 하층막 상에 질화티탄막 또는 산화질화티탄막을 형성하는 공정과,
    (iii) 상기 질화티탄막 또는 산화질화티탄막 상에 탄화수소막 재료를 코팅하여, 탄화수소막을 형성하는 공정과,
    (iv) 상기 탄화수소막 상에 규소산화막 재료를 코팅하여, 규소산화막을 형성하는 공정
    을 포함하는 것을 특징으로 하는 다층막 형성 방법.
    Figure pat00037

    (식 중, X는 벤젠 고리, 나프탈렌 고리, 또는 카르바졸 고리이다. R1은 수소 원자, 글리시딜기, 탄소수 1∼10의 직쇄상, 분기상, 혹은 환상의 알킬기, 탄소수 6∼20의 아릴기, 탄소수 2∼20의 알케닐기, 또는 탄소수 2∼20의 알키닐기이다. R2는 수소 원자, 탄소수 1∼10의 직쇄상, 분기상, 혹은 환상의 알킬기, 탄소수 6∼10의 아릴기, 탄소수 2∼6의 알케닐기, 또는 탄소수 2∼6의 알키닐기이다. R3은 각각 독립적으로 단결합, 카르바졸 고리, 탄소수 1∼20의 알킬렌기, 탄소수 2∼20 알케닐렌기, 또는 탄소수 6∼20의 아릴렌기이며, 에테르기, 에스테르기, 히드록시기, 카르복실기, 글리시딜옥시기, 탄소수 1∼10의 알킬기, 탄소수 6∼10의 아릴기, 탄소수 2∼6의 알케닐기, 탄소수 2∼6의 알키닐기, 탄소수 1∼10의 알콕시기, 탄소수 6∼20의 아릴옥시기, 탄소수 2∼20의 알케닐옥시기, 및 탄소수 2∼20의 알키닐옥시기로부터 선택되는 하나 이상의 기를 갖고 있어도 좋다. R4, R5는 각각 독립적으로 벤젠 고리 또는 나프탈렌 고리이며, 벤젠 고리 및 나프탈렌 고리 중의 수소 원자는 탄소수 1∼6의 탄화수소기로 치환되어 있어도 좋다. R6은 수소 원자, 탄소수 1∼20의 알킬기, 탄소수 2∼6의 알케닐기, 탄소수 2∼6의 알키닐기, 또는 탄소수 6∼10의 아릴기이며, R6이 아릴기인 경우, 아릴기 중의 수소 원자는 히드록시기, 카르복실기, 할로겐 원자, 글리시딜옥시기, 탄소수 1∼10의 알킬기, 탄소수 6∼10의 아릴기, 탄소수 2∼6의 알케닐기, 탄소수 2∼6의 알키닐기, 탄소수 1∼10의 알콕시기, 탄소수 6∼20의 아릴옥시기, 탄소수 2∼20의 알케닐옥시기, 또는 탄소수 2∼20의 알키닐옥시기로 치환되어 있어도 좋다. p 및 q는 각각 독립적으로 0∼2의 정수이다.)
  2. 제1항에 있어서, 상기 (i) 공정, (iii) 공정 및 (iv) 공정의 재료의 코팅을, 스핀 코트법으로 행하는 것을 특징으로 하는 다층막 형성 방법.
  3. 제1항에 있어서, 상기 (ii) 공정의 질화티탄막 또는 산화질화티탄막의 형성을, 스퍼터링법 또는 CVD법으로 행하는 것을 특징으로 하는 다층막 형성 방법.
  4. 제2항에 있어서, 상기 (ii) 공정의 질화티탄막 또는 산화질화티탄막의 형성을, 스퍼터링법 또는 CVD법으로 행하는 것을 특징으로 하는 다층막 형성 방법.
  5. 제1항에 있어서, 상기 (i) 공정에서 막 두께 30∼20,000 ㎚의 하층막을 형성하고, 상기 (ii) 공정에서 막 두께 3∼100 ㎚의 질화티탄막 또는 산화질화티탄막을 형성하며, 상기 (iii) 공정에서 막 두께 5∼100 ㎚의 탄화수소막을 형성하고, 상기 (iv) 공정에서 막 두께 10∼20 ㎚의 규소산화막을 형성하는 것을 특징으로 하는 다층막 형성 방법.
  6. 제2항에 있어서, 상기 (i) 공정에서 막 두께 30∼20,000 ㎚의 하층막을 형성하고, 상기 (ii) 공정에서 막 두께 3∼100 ㎚의 질화티탄막 또는 산화질화티탄막을 형성하며, 상기 (iii) 공정에서 막 두께 5∼100 ㎚의 탄화수소막을 형성하고, 상기 (iv) 공정에서 막 두께 10∼20 ㎚의 규소산화막을 형성하는 것을 특징으로 하는 다층막 형성 방법.
  7. 제3항에 있어서, 상기 (i) 공정에서 막 두께 30∼20,000 ㎚의 하층막을 형성하고, 상기 (ii) 공정에서 막 두께 3∼100 ㎚의 질화티탄막 또는 산화질화티탄막을 형성하며, 상기 (iii) 공정에서 막 두께 5∼100 ㎚의 탄화수소막을 형성하고, 상기 (iv) 공정에서 막 두께 10∼20 ㎚의 규소산화막을 형성하는 것을 특징으로 하는 다층막 형성 방법.
  8. 제4항에 있어서, 상기 (i) 공정에서 막 두께 30∼20,000 ㎚의 하층막을 형성하고, 상기 (ii) 공정에서 막 두께 3∼100 ㎚의 질화티탄막 또는 산화질화티탄막을 형성하며, 상기 (iii) 공정에서 막 두께 5∼100 ㎚의 탄화수소막을 형성하고, 상기 (iv) 공정에서 막 두께 10∼20 ㎚의 규소산화막을 형성하는 것을 특징으로 하는 다층막 형성 방법.
  9. 패턴 형성 방법으로서,
    (A) 제1항 내지 제8항 중 어느 한 항에 기재된 다층막 형성 방법에 의해 기판 상에 형성된 다층막 상에, 포토레지스트막을 형성하는 공정과,
    (B) 상기 포토레지스트막에 대하여 노광 및 현상을 행하여 포토레지스트 패턴을 형성하는 공정과,
    (C) 상기 포토레지스트 패턴을 마스크로 하여 드라이 에칭을 행하고, 상기 규소산화막에 패턴을 전사하는 공정과,
    (D) 상기 패턴이 전사된 규소산화막을 마스크로 하여 드라이 에칭을 행하고, 상기 탄화수소막에 패턴을 전사하는 공정과,
    (E) 상기 패턴이 전사된 탄화수소막을 마스크로 하여 드라이 에칭을 행하고, 상기 질화티탄막 또는 산화질화티탄막에 패턴을 전사하는 공정과,
    (F) 상기 패턴이 전사된 질화티탄막 또는 산화질화티탄막을 마스크로 하여 드라이 에칭을 행하고, 상기 하층막에 패턴을 전사하는 공정과,
    (G) 상기 패턴이 전사된 질화티탄막 또는 산화질화티탄막과 상기 하층막을 마스크로 하여 드라이 에칭을 행하고, 상기 기판에 패턴을 전사하는 공정
    을 포함하는 것을 특징으로 하는 패턴 형성 방법.
  10. 제9항에 있어서, 상기 (F) 공정의 드라이 에칭을, 산소 가스, 수소 가스, 암모니아 가스, 이산화탄소 가스, 일산화탄소 가스, 이산화황 가스로부터 선택되는 1종 이상의 에칭 가스를 이용하여 행하는 것을 특징으로 하는 패턴 형성 방법.
KR1020170003377A 2016-01-12 2017-01-10 다층막 형성 방법 및 패턴 형성 방법 KR101932832B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-003629 2016-01-12
JP2016003629A JP6462602B2 (ja) 2016-01-12 2016-01-12 多層膜形成方法及びパターン形成方法

Publications (2)

Publication Number Publication Date
KR20170084691A true KR20170084691A (ko) 2017-07-20
KR101932832B1 KR101932832B1 (ko) 2018-12-27

Family

ID=59283806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170003377A KR101932832B1 (ko) 2016-01-12 2017-01-10 다층막 형성 방법 및 패턴 형성 방법

Country Status (4)

Country Link
US (1) US9785049B2 (ko)
JP (1) JP6462602B2 (ko)
KR (1) KR101932832B1 (ko)
TW (1) TWI606304B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190066592A (ko) * 2017-12-05 2019-06-13 신에쓰 가가꾸 고교 가부시끼가이샤 반사 방지 적층막, 반사 방지 적층막의 형성 방법, 및 안경형 디스플레이
KR20190081973A (ko) * 2017-12-29 2019-07-09 삼성에스디아이 주식회사 화합물, 유기막 조성물 및 패턴 형성 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180033643A1 (en) * 2015-02-25 2018-02-01 Applied Materials, Inc. Methods and apparatus for using alkyl amines for the selective removal of metal nitride
JP6714493B2 (ja) * 2015-12-24 2020-06-24 信越化学工業株式会社 有機膜形成用化合物、有機膜形成用組成物、有機膜形成方法、及びパターン形成方法
JP6714492B2 (ja) 2015-12-24 2020-06-24 信越化学工業株式会社 有機膜形成用化合物、有機膜形成用組成物、有機膜形成方法、及びパターン形成方法
JP7064149B2 (ja) * 2017-03-10 2022-05-10 Jsr株式会社 レジスト下層膜形成用組成物、レジスト下層膜及びその形成方法並びにパターニングされた基板の製造方法
US10551166B2 (en) * 2017-10-11 2020-02-04 Kla-Tencor Corporation Optical measurement of a highly absorbing film layer over highly reflective film stacks
US10529552B2 (en) 2017-11-29 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a semiconductor device and a coating material
JP7145217B2 (ja) * 2017-12-20 2022-09-30 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング エチニル誘導体コンポジット、それを含んでなる組成物、それによる塗膜の製造方法、およびその塗膜を含んでなる素子の製造方法
JP6875310B2 (ja) * 2018-03-28 2021-05-19 信越化学工業株式会社 有機膜形成用組成物、半導体装置製造用基板、有機膜の形成方法及びパターン形成方法
US11248086B2 (en) * 2018-05-01 2022-02-15 Tokyo Ohka Kogyo Co., Ltd. Hard-mask forming composition and method for manufacturing electronic component
US11022882B2 (en) * 2018-06-20 2021-06-01 Shin-Etsu Chemical Co., Ltd. Compound and composition for forming organic film
US20210271169A1 (en) * 2018-07-20 2021-09-02 Nissan Chemical Corporation Resist underlayer film-forming composition
US11650503B2 (en) 2018-08-02 2023-05-16 Tokyo Ohka Kogyo Co., Ltd. Hard mask-forming composition and method for manufacturing electronic component
US10833102B2 (en) * 2019-03-18 2020-11-10 Mitsubishi Electric Research Laboratories, Inc. Low power 2D memory transistor for flexible electronics and the fabrication methods thereof
JP7232692B2 (ja) * 2019-04-04 2023-03-03 大阪ガスケミカル株式会社 フルオレン化合物及びその製造方法
JP7082087B2 (ja) * 2019-05-08 2022-06-07 信越化学工業株式会社 有機膜形成用組成物、パターン形成方法及び重合体
JP7161451B2 (ja) * 2019-07-05 2022-10-26 信越化学工業株式会社 有機膜形成用組成物、半導体装置製造用基板、有機膜の形成方法、及びパターン形成方法
JP7473993B2 (ja) * 2020-05-27 2024-04-24 国立大学法人 東京大学 熱硬化性樹脂の超薄膜
JP7445583B2 (ja) 2020-11-25 2024-03-07 信越化学工業株式会社 レジスト下層膜材料、パターン形成方法、及びレジスト下層膜形成方法
KR102556236B1 (ko) 2021-11-02 2023-07-17 에스케이머티리얼즈퍼포먼스 주식회사 신규 중합체 및 이를 포함하는 하층막 조성물
JP2023077221A (ja) 2021-11-24 2023-06-05 信越化学工業株式会社 レジスト下層膜材料、パターン形成方法、及びレジスト下層膜形成方法
JP2023129266A (ja) * 2022-03-03 2023-09-14 信越化学工業株式会社 金属酸化膜形成用組成物、パターン形成方法、及び金属酸化膜形成方法
JP2023143802A (ja) * 2022-03-25 2023-10-06 信越化学工業株式会社 ケイ素含有メタルハードマスク形成用組成物及びパターン形成方法
JP2024008372A (ja) * 2022-07-08 2024-01-19 信越化学工業株式会社 金属酸化膜形成用組成物、パターン形成方法、及び金属酸化膜形成方法
KR20240010324A (ko) * 2022-07-15 2024-01-23 삼성전자주식회사 반도체 장치 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100044111A (ko) * 2008-10-20 2010-04-29 신에쓰 가가꾸 고교 가부시끼가이샤 레지스트 하층막 형성 방법, 이것을 이용한 패턴 형성 방법, 및 레지스트 하층막 재료
JP2013083833A (ja) * 2011-10-11 2013-05-09 Shin Etsu Chem Co Ltd レジスト下層膜形成材料及びパターン形成方法
KR20140108130A (ko) * 2013-02-28 2014-09-05 신에쓰 가가꾸 고교 가부시끼가이샤 패턴 형성 방법
KR20140144657A (ko) * 2013-06-11 2014-12-19 신에쓰 가가꾸 고교 가부시끼가이샤 하층막 재료 및 패턴 형성 방법

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0711846A1 (en) 1994-11-14 1996-05-15 Applied Materials, Inc. Titanium nitride deposited by chemical vapor deposition
US6251758B1 (en) 1994-11-14 2001-06-26 Applied Materials, Inc. Construction of a film on a semiconductor wafer
US5925225A (en) 1997-03-27 1999-07-20 Applied Materials, Inc. Method of producing smooth titanium nitride films having low resistivity
US6107195A (en) 1997-06-18 2000-08-22 Tokyo Electron Limited Method for depositing a low-resistivity titanium-oxynitride (TiON) film that provides for good texture of a subsequently deposited conductor layer
JP4013058B2 (ja) 2002-12-24 2007-11-28 信越化学工業株式会社 パターン形成方法及び下層膜形成材料
JP3981825B2 (ja) 2002-12-24 2007-09-26 信越化学工業株式会社 パターン形成方法及び下層膜形成材料
JP4013057B2 (ja) 2002-12-24 2007-11-28 信越化学工業株式会社 パターン形成方法及び下層膜形成材料
JP4105036B2 (ja) * 2003-05-28 2008-06-18 信越化学工業株式会社 レジスト下層膜材料ならびにパターン形成方法
JP4069025B2 (ja) 2003-06-18 2008-03-26 信越化学工業株式会社 レジスト下層膜材料ならびにパターン形成方法
US7303855B2 (en) 2003-10-03 2007-12-04 Shin-Etsu Chemical Co., Ltd. Photoresist undercoat-forming material and patterning process
JP4355943B2 (ja) 2003-10-03 2009-11-04 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
JP4388429B2 (ja) 2004-02-04 2009-12-24 信越化学工業株式会社 レジスト下層膜材料ならびにパターン形成方法
JP4482763B2 (ja) 2004-07-15 2010-06-16 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
US7416833B2 (en) 2004-07-15 2008-08-26 Shin-Etsu Chemical Co., Ltd. Photoresist undercoat-forming material and patterning process
JP4496432B2 (ja) 2005-02-18 2010-07-07 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
KR100938065B1 (ko) 2005-03-11 2010-01-21 신에쓰 가가꾸 고교 가부시끼가이샤 포토레지스트 하층막 형성 재료 및 패턴 형성 방법
JP4662052B2 (ja) 2005-03-11 2011-03-30 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
JP4539845B2 (ja) 2005-03-17 2010-09-08 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
JP4466854B2 (ja) 2005-03-18 2010-05-26 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
JP4575214B2 (ja) 2005-04-04 2010-11-04 信越化学工業株式会社 レジスト下層膜材料およびパターン形成方法
KR100665758B1 (ko) * 2005-09-15 2007-01-09 제일모직주식회사 반사방지성을 갖는 하드마스크 조성물
JP4666166B2 (ja) 2005-11-28 2011-04-06 信越化学工業株式会社 レジスト下層膜材料及びパターン形成方法
JP4659678B2 (ja) 2005-12-27 2011-03-30 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
JP4716037B2 (ja) 2006-04-11 2011-07-06 信越化学工業株式会社 ケイ素含有膜形成用組成物、ケイ素含有膜、ケイ素含有膜形成基板及びこれを用いたパターン形成方法
DE602007000498D1 (de) 2006-04-11 2009-03-12 Shinetsu Chemical Co Siliziumhaltige, folienbildende Zusammensetzung, siliziumhaltige Folie, siliziumhaltiges, folientragendes Substrat und Strukturierungsverfahren
JP4662063B2 (ja) 2006-05-25 2011-03-30 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
JP4573050B2 (ja) 2006-07-21 2010-11-04 信越化学工業株式会社 レジスト下層膜形成材料及びパターン形成方法
KR101116963B1 (ko) 2006-10-04 2012-03-14 신에쓰 가가꾸 고교 가부시끼가이샤 고분자 화합물, 레지스트 재료, 및 패턴 형성 방법
JP4858714B2 (ja) 2006-10-04 2012-01-18 信越化学工業株式会社 高分子化合物、レジスト材料、及びパターン形成方法
JP4671046B2 (ja) 2006-10-12 2011-04-13 信越化学工業株式会社 レジスト下層膜材料ならびにパターン形成方法
JP5641253B2 (ja) 2009-06-19 2014-12-17 日産化学工業株式会社 カルバゾールノボラック樹脂
JP5894106B2 (ja) * 2012-06-18 2016-03-23 信越化学工業株式会社 レジスト下層膜形成用化合物、これを用いたレジスト下層膜材料、レジスト下層膜形成方法、パターン形成方法
JP6281490B2 (ja) * 2012-07-20 2018-02-21 Jsr株式会社 レジスト下層膜形成用樹脂組成物、レジスト下層膜及びその形成方法、並びにパターン形成方法
JP6030589B2 (ja) 2014-02-13 2016-11-24 株式会社アルバック ハードマスク形成方法及びハードマスク形成装置
JP6196190B2 (ja) * 2014-07-08 2017-09-13 信越化学工業株式会社 多層膜形成方法及びパターン形成方法
JP6378146B2 (ja) * 2014-10-16 2018-08-22 信越化学工業株式会社 多層膜形成方法及びパターン形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100044111A (ko) * 2008-10-20 2010-04-29 신에쓰 가가꾸 고교 가부시끼가이샤 레지스트 하층막 형성 방법, 이것을 이용한 패턴 형성 방법, 및 레지스트 하층막 재료
JP2013083833A (ja) * 2011-10-11 2013-05-09 Shin Etsu Chem Co Ltd レジスト下層膜形成材料及びパターン形成方法
KR20140108130A (ko) * 2013-02-28 2014-09-05 신에쓰 가가꾸 고교 가부시끼가이샤 패턴 형성 방법
KR20140144657A (ko) * 2013-06-11 2014-12-19 신에쓰 가가꾸 고교 가부시끼가이샤 하층막 재료 및 패턴 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190066592A (ko) * 2017-12-05 2019-06-13 신에쓰 가가꾸 고교 가부시끼가이샤 반사 방지 적층막, 반사 방지 적층막의 형성 방법, 및 안경형 디스플레이
US10901120B2 (en) 2017-12-05 2021-01-26 Shin-Etsu Chemical Co., Ltd. Transparent antireflective lamination film, method of forming antireflective lamination film, and eyeglass type display
KR20190081973A (ko) * 2017-12-29 2019-07-09 삼성에스디아이 주식회사 화합물, 유기막 조성물 및 패턴 형성 방법

Also Published As

Publication number Publication date
TW201734649A (zh) 2017-10-01
US20170199457A1 (en) 2017-07-13
KR101932832B1 (ko) 2018-12-27
TWI606304B (zh) 2017-11-21
JP6462602B2 (ja) 2019-01-30
US9785049B2 (en) 2017-10-10
JP2017125890A (ja) 2017-07-20

Similar Documents

Publication Publication Date Title
KR101932832B1 (ko) 다층막 형성 방법 및 패턴 형성 방법
KR101425234B1 (ko) 레지스트 하층막 형성 방법, 이것을 이용한 패턴 형성 방법, 및 레지스트 하층막 재료
KR101961496B1 (ko) 레지스트 하층막 재료, 레지스트 하층막 재료용 중합체의 제조 방법, 및 상기 레지스트 하층막 재료를 사용한 패턴 형성 방법
JP5385006B2 (ja) レジスト下層膜材料及びこれを用いたパターン形成方法
JP6378146B2 (ja) 多層膜形成方法及びパターン形成方法
JP5653880B2 (ja) レジスト下層膜形成材料及びパターン形成方法
JP5118073B2 (ja) レジスト下層膜形成方法及びこれを用いたパターン形成方法
JP5229278B2 (ja) ナフタレン誘導体、レジスト下層膜材料、レジスト下層膜形成方法及びパターン形成方法
JP5085569B2 (ja) レジスト下層膜形成方法およびこれを用いたパターン形成方法
TWI430037B (zh) 光阻下層膜材料及使用此材料之圖案形成方法
KR101559191B1 (ko) 레지스트 하층막 재료 및 이것을 이용한 패턴 형성 방법
KR102038268B1 (ko) 다층막 형성방법 및 패턴 형성방법
KR20120082829A (ko) 레지스트 하층막 재료 및 이를 이용한 패턴 형성 방법
JP2012214720A (ja) ビフェニル誘導体、レジスト下層膜材料、レジスト下層膜形成方法及びパターン形成方法
KR20120026993A (ko) 나프탈렌 유도체 및 그의 제조 방법, 레지스트 하층막 재료, 레지스트 하층막 형성 방법 및 패턴 형성 방법
KR20120079814A (ko) 레지스트 하층막 재료 및 이것을 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant