KR20170045210A - 전기 전도성 oled 캐리어, 그를 포함하는 oled, 및 그의 제조법 - Google Patents

전기 전도성 oled 캐리어, 그를 포함하는 oled, 및 그의 제조법 Download PDF

Info

Publication number
KR20170045210A
KR20170045210A KR1020177004076A KR20177004076A KR20170045210A KR 20170045210 A KR20170045210 A KR 20170045210A KR 1020177004076 A KR1020177004076 A KR 1020177004076A KR 20177004076 A KR20177004076 A KR 20177004076A KR 20170045210 A KR20170045210 A KR 20170045210A
Authority
KR
South Korea
Prior art keywords
layer
electrically conductive
grid
less
scattering
Prior art date
Application number
KR1020177004076A
Other languages
English (en)
Inventor
데니스 귀마르
줄리앙 부즈
Original Assignee
쌩-고벵 글래스 프랑스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쌩-고벵 글래스 프랑스 filed Critical 쌩-고벵 글래스 프랑스
Publication of KR20170045210A publication Critical patent/KR20170045210A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80516Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H01L51/0023
    • H01L51/5212
    • H01L51/5228
    • H01L51/5268
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/814Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • H10K50/824Cathodes combined with auxiliary electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/85Arrangements for extracting light from the devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/85Arrangements for extracting light from the devices
    • H10K50/854Arrangements for extracting light from the devices comprising scattering means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80522Cathodes combined with auxiliary electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/875Arrangements for extracting light from the devices
    • H10K59/877Arrangements for extracting light from the devices comprising scattering means
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 대상은 전기 전도성 OLED 캐리어(100)이며, 글레이징 기판; 스트랜드(20)으로 구성된 금속 그리드(2)에 배열된 전극; 금속 그리드(20) 아래의 절연성 광 추출 층(41); 및 두께에 있어서 부분적으로 구조화된 층(3)으로서, 이러한 층(3)은 주어진 조성 및 1.7 내지 2.3의 굴절률 n3을 갖고, 광 추출 층 상에 위치하며, 상기 부분적으로 구조화된 층(3)은 금속 그리드를 함유하는 캐비티로 구조화된 영역(31)으로부터 및 광 추출 층 상에 위치하는, 하측 영역으로 불리는 또 다른 영역(31)으로부터 형성되는 것인 층을 상기 순서로 포함하며, 상측 표면(31')으로 불리는 구조화된 영역(31)의 표면과 상부 표면으로 불리고 따라서 기판으로부터 가장 먼 금속 그리드(2)의 표면 사이의 분리간격 H는 100 nm 초과인 전기 전도성 OLED 캐리어(100)이다. 스트랜드(2)는 그의 길이를 따라 상측 표면(31')과 수평을 이루는 측부 구역(22, 22') 사이에 중심 구역(21)을 갖는다.

Description

전기 전도성 OLED 캐리어, 그를 포함하는 OLED, 및 그의 제조법 {ELECTRICALLY CONDUCTIVE OLED CARRIER, OLED INCORPORATING IT, AND ITS MANUFACTURE}
본 발명은 전기 전도성 캐리어 및 상기 캐리어를 포함하는 유기 발광 장치 및 그의 제조법에 관한 것이다.
통상적으로 유기 발광 다이오드 (또는 OLED)는 일반적으로 전기 전도성 층의 형태를 취하는 2개의 플랭킹 전극에 의해 전력이 공급되는 유기 발광 물질 또는 물질들의 스택을 포함한다.
통상적으로, 상부 전극은 예를 들어 알루미늄으로 제조된 반사 금속 층이며, 하부 전극은 약 100 내지 150 nm 두께의 산화인듐, 일반적으로 주석-도핑된 산화인듐 (ITO로서 보다 널리 공지됨)을 기재로 하는 투명 층이다. 그러나, 큰 면적을 균일하게 조명하기 위해서는 불연속 하부 전극을 형성하는 것이 필요하고, 이것은 전형적으로 몇 mm2 크기의 전극 구역을 형성하고 각각의 전극 구역 사이의 거리를 전형적으로 약 10 마이크로미터로 극적으로 감소시킴으로써 수행된다.
특허 출원 WO 2009/071822는 대안적 하부 전극을 기재한다. 보다 정확하게는, 하부 전극은 무엇보다도 약 30 μm의 평균 거리 B로 이격되어 있는 약 3 μm의 평균 폭 A의 불규칙 은 기재 스트랜드로서, B/A 비가 10이 되는 스트랜드로부터 형성된 1 μm 두께의 비주기적 그리드로 구성된 전도체를 포함한다.
이러한 전기 전도성 그리드는 애퍼처의 자기-조직화된 네트워크를 함유하는 마스크를 통해 은을 증발시킴으로써 제조된다. 그 다음에 마스크를 제거한다.
이러한 방식에서는, B/A 및 두께의 신중한 선택에 의해, 이러한 그리드의 경우에 대략 0.6 옴/스퀘어의 특히 낮은 시트 저항이 수득된다. 이러한 그리드의 광 투과율 TL은 약 70%이고, 스트랜드는 육안으로 보이지 않는다.
도 3과 관련하여 기재된 실시양태에서는, 고굴절률을 가질 수 있는 용융 유리 프릿으로 제조된 충전 층을 그리드 스트랜드 사이에 첨가한다. 그리드의 스트랜드 및 용융 유리 프릿에 의해 형성되는 표면을 기계적 연마, 예를 들어 알루미나 또는 산화세륨 등을 사용한 연마에 의해 평활화한다. 전극을 제조하기 위해, 스트랜드 상에 상층을 형성하기 위해서 그리드 스트랜드 사이에 및 그리드 스트랜드 상에 유리 프릿을 침착시킨다. 베이킹 후, 표면을 스트랜드의 레벨로 레벨 다운시킨다.
그리드 및 충전 층을 피복하는 전기 전도성 코팅은 평활도를 보존하고, 전류가 분산되는 것을 허용한다. 전기 전도성 코팅은 40 nm의 두께로 약 10-4 옴.cm의 비저항 ρ1을 수득하기 위해서 스퍼터링에 의해 침착된 ITO이거나, 또는 습식 가공에 의해 침착된 PEDOT/PSS이다.
심지어 이러한 전극이 OLED 장치의 전체 성능 (발광 효율, 조명 균일성 등)을 증가시키는데 추가로 기여할지라도, 아직도 이러한 성능을 개선시킬 수 있을 것이다.
이러한 목적을 위해, 본 발명은 전도성 OLED 캐리어를 제공하며, 캐리어는
- 제1 표면으로 불리는 제1 주표면을 갖는, 1.3 내지 1.6에 걸치는 범위에 있는 굴절률 n1의 (투명, 임의로 반투명 - 특히 그것이 텍스처화된 표면을 갖는 경우) 유기 또는 광물 유리 글레이징 기판; 및
- 금속 그리드로 불리는 그리드로 배열된 층을 포함하는 전극으로서, 상기 그리드는 20 Ω/□ 미만, 보다 우수하게는 10 Ω/□ 미만의 시트 저항을 갖는 금속(들) (바람직하게는 단층 또는 심지어 다층의 순수 또는 합금 금속(들))으로 제조되고, 금속 그리드는 적어도 100 nm 및 바람직하게는 최대 1500 nm의 두께 e2를 갖고, 그리드는 50 μm 이하의 폭 A를 갖는 스트랜드 (또한 트랙으로도 불릴 수 있는 것)로부터 형성되고 5000 μm 이하의 스트랜드간 거리 B로 분리되고, 이들 스트랜드는 1.65 초과의 굴절률의 복수의 전기 절연성 비-전기 전도성 필드에 의해 분리되는 것인 전극
을 상기 순서로 포함하고,
캐리어는 제1 표면과 동일한 측 상에
- 주어진 두께 e0를 가지며, 전형적으로 광의 벌크 및/또는 표면 산란에 의해 광을 추출하는 전기 절연성 광 추출 층으로서, 바람직하게는
- (광을 산란하기 위해 텍스처화된) 산란 표면인 기판의 제1 표면; 및/또는
- (편평한 또는 텍스처화된) 기판의 제1 표면 상의 (바람직하게는 바로 위의), 바람직하게는 산란 요소를 함유하는 광물 물질, 예를 들어 1.7 내지 2.3, 바람직하게는 1.80 내지 2.10, 및 특히 1.85 내지 2.00의 굴절률 n4를 갖는 물질로 (본질적으로) 제조되고, 바람직하게는 n4와 상이한, 바람직하게는 적어도 0.1만큼, 바람직하게는 적어도 0.2만큼, 특히 적어도 0.25만큼 상이한 굴절률 ne를 갖는 산란 요소를 함유하는 추가의 산란 층
을 포함하는 (으로 이루어진) 전기 절연성 광 추출 층; 및
- 두께에서 부분적으로 구조화된 전기 절연성 층으로서, 이러한 층은 주어진 조성 및 1.70 내지 2.3, 바람직하게는 1.80 내지 2.10, 특히 1.85 내지 2.00의 굴절률 n3을 가지며, 상기 부분적으로 구조화된 층은 광 추출 층 상에 (바람직하게는 바로 위에) 및 특히 그리드 아래에 및 그리드와 접촉해서 위치하고 - 적절한 경우에 차 n3-n4의 절대값이 바람직하게는 0.1 미만임 - 상기 부분적으로 구조화된 층은
- 캐비티로 구조화된 영역 (광 추출 층으로부터 가장 멀리 위치하며, 다르게는 상측 영역으로 불림)으로서, 이러한 바람직하게는 전기 절연성인 영역은 비-전기 전도성 필드를 함유하며, 캐비티는 금속 그리드를 함유하는 것인 영역; 및
- 금속 그리드 아래에 (및 구조화된 영역의 바로 아래에) 및 광 추출 층 상에 (바람직하게는 바로 위에) 위치하고 바람직하게는 전기 절연성인 또 다른 (구조화되지 않은) 영역
으로부터 형성된다.
그리드는 비-전기 전도성 필드의 상측 표면으로 불리는 (기판으로부터 가장 먼) 표면으로부터 후퇴되어 있고, 상측 표면과 금속 그리드의 표면 (상부 표면으로 불리는, 기판으로부터 가장 먼 표면) 사이의 분리간격 H는 절대값으로 100 nm 초과, 보다 더 우수하게는 150 nm 초과 및 바람직하게는 500 nm 이하이다. H는 상측 표면과 스트랜드의 표면의 중앙 사이에서 측정된다. 게다가, 스트랜드는 그의 길이를 따라 상측 표면과 수평을 이루는 (편평한) 측부 구역 사이의 중심 구역을 갖는다.
그리드와 글레이징 기판 사이에 광 산란 기능을 갖는 이러한 광 추출 층을 삽입함으로써, 광학 성능이 상당히 증가된다.
광 추출 층을 그리드 사이가 아닌 그리드 아래에 위치시킴으로써, 그리드의 두께 (특히, 그리드의 시트 저항에 영향을 미침) 및 이러한 광 추출 층의 두께 (광 추출 층의 광 추출 성질에 영향을 미침)를 독립적으로 조정하는 것을 가능하게 한다. 기판의 제1 표면과 금속 그리드(의 하부 표면) 사이의 총 두께 E는 바람직하게는 적어도 1 μm, 보다 더 우수하게는 5 내지 30 μm이다.
게다가, 스트랜드는 연장된다 - 분리되거나 또는 바람직하게는 상호연결되고 (적어도 발광 영역에서) 특히 맞물린다 -.
시험 동안, 본 출원인은 그리드 표면과 상측 표면 사이의 충분한 분리의 중요성을 관찰한 바 있다. 구체적으로, 돌출 그리드 또는 더 작은 값의 H로 후퇴된 그리드의 경우, 본 출원인은 측부 구역의 내부 에지 (상측 표면과 수평을 이루는, 부분적으로 구조화된 층과 접촉하여 있는 외부 에지와 대향하는 에지)를 따라 약 20 nm 내지 200 nm의 높이 H1 및 약 20 내지 500 nm의 반수 최대에서의 폭 W1인 돌출부의 출현을 관찰한 바 있다. 이들 돌출부는 연속적 또는 불연속적이다. 이들 돌출부는 누설 전류를 증가시키기 쉽기 때문에 불리하다. 본 발명에 따른 분리간격 H는 이들 돌출부 및 이들의 높이를 상당히 제한하거나 또는 심지어 이들의 출현을 방지하는 것을 가능하게 한다.
각각의 측부 구역이 상측 표면과 수평을 이룬다는 사실은 금속을 습식 침착 기술 예컨대 용액 중 금속 염의 환원을 기반으로 하는 무전해 침착을 사용하여 침착시키며, 상기 침착은 습식 에칭에 의해 구조화된 부분적으로 구조화된 층 상의 마스킹 층 내 애퍼처를 통해 수행하는 것인 제조 방법으로 인한 것이다. 수평화 효과는 금속 두께와 독립적이다.
특히, 은도금에 의한 침착의 예에서, 은은 마스킹 층 내 애퍼처를 통해 캐비티에 침착된다. 캐비티는 습식 에칭에 의한 부분적으로 구조화된 층의 형성 동안 발생하는 측부 에칭 때문에 마스킹 층 내 애퍼처보다 넓다. 은은 플랭크 상에 및 마스킹 층의 내부 표면으로 불리는 표면 상에 침착되며, 여기서 표면은 각각의 캐비티 위에 위치하며, 상기 내부 표면은 상측 표면의 평면에 위치하고 따라서 각각의 캐비티의 플랭크에 대하여 돌출한다.
작은 분리간격 H로, 돌출부는 은과의 접촉으로 이러한 구역에서의 마스킹 층의 제거 동안 발생된다. 분리간격 H가 작을 때 (거의 수평을 이루는 스트랜드) 캐비티에 침착된 은의 파열 및 마스킹 층의 플랭크 상에서의 것이 마스킹 층/은의 접촉 구역이 더 크기 때문에 달성되기 어렵다고 가정된다.
본 발명에 따른 대부분의 스트랜드 및 심지어 각각의 스트랜드에는 이들 돌출부가 없을 수 있다. 본 발명에 따르면, 바람직하게는 은 스트랜드의 표면에는 이들 돌출부가 측부 구역의 내부 에지를 따라 10 nm보다 작은 높이를 가질 때 돌출부가 없다고 간주된다.
바람직하게는, 금속 그리드는 은으로 제조되고 은도금에 의해 수득된다. 간결함을 위해, 금속 그리드가 부분적으로 구조화된 층 (그리드와 캐비티의 저부 사이에 층 없음)과의 직접 접촉을 하는 것이 심지어 바람직하다.
물리 증착법 (PVD) 기술 예컨대 마그네트론 캐소드 스퍼터링을 사용하여 침착되는 경우에, 섀도잉 효과는, 마스킹 층 예컨대 (포토)레지스트로 제조된 층 내 애퍼처를 통하여, 스트랜드의 측부 구역이 컵 형상이 되어, OLED가 후속적으로 제조될 때 단락을 발생하기 쉬운 캐비티의 높이 ec에 해당되는 깊이의 형태에서의 틈을 형성한다. 이러한 유형의 침착에서, 후퇴 그리드의 경우에 스트랜드는 상측 표면과 수평을 이루는 측부 구역을 갖지 않는다.
게다가, 은도금은 단순하고, PVD보다 덜 복잡하고 (진공 도구 등이 없음), 어떠한 크기의 그리드에도 적합하다. 더욱이, 은도금에 의해 침착되는 은의 전기 전도도는 만족스럽다 (전형적으로 PVD에 의해 생성된 은 그리드보다 30% 내지 40% 낮음).
상측 표면과 수평을 이루는 측부 구역은, 그 자체가 평활하고 편평한 내부 표면을 갖는 (포토레지스트) 마스킹 층과의 접촉에 의해 편평하고 평활하다. 내부 표면은 그 자체가 상측 표면의 평활하고 편평한 특징을 재현한다. 습식 에칭은 내부 표면을 거칠게 하지 않고, 캐비티의 플랭크 및 저부는 또한 평활하다. 측부와 중심 구역 사이의 불연속성은 PVD 침착의 경우보다 덜 뚜렷하고, 진폭 H의 불연속성은 ec보다 주로 작다.
바람직하게는, (편평한) 측부 구역의 (표면의) Rq 조도 파라미터는 최대 5 nm 및 심지어 최대 3 nm 및 심지어 최대 2 nm 또는 심지어 1 nm이다. 게다가, 각각의 (편평한) 측부 구역의 Rmax (최대 높이)는 바람직하게는 최대 20 nm 및 심지어 최대 10 nm이다. 이들 평활한 측부 구역은 누설 전류를 감소시키기 위한 필수 조건이다.
이들 조도의 범위는 상기 기재된 바와 같이 포토레지스트로 제조된 마스킹 층으로 은도금에 의해 침착된 그리드의 경우에 수득된다.
바람직하게는, 각각의 측부 구역은 캐비티의 높이 ec보다 큰 폭 L1을 가지며, L1≤2ec 및 심지어 L1≤1.4ec이다. 중심 구역, 즉 상측 표면으로부터 후퇴된 구역의 표면 조도는, 습식 침착 기술 예컨대 무전해 침착 (은도금 등)이 사용되는 경우에, (평활한) 측부 구역의 표면 조도보다 높을 수 있다. (가장 거친) 중심 구역에서의 Rq (또는 rms) 조도 파라미터는 적어도 10 nm 및 심지어 적어도 20 nm 및 바람직하게는 최대 60 nm일 수 있다. 게다가, (가장 거친) 중심 구역에서의 Rmax (최대 높이) 조도 파라미터는 심지어 적어도 100 nm 및 심지어 적어도 150 nm 및 바람직하게는 최대 500 nm일 수 있다.
중심 구역의 조도는 금속 그리드의 두께에 따라 증가한다.
그리드의 Rmax 및 Rq는 표준 ISO4287에 따라 정의되고 원자력 현미경검사에 의해 측정될 수 있다.
본 발명에 따르면, 상측 표면과 수평을 이루는 측부 구역은 상측 표면과 엄격히 동일한 평면에 있을 수 있거나 또는 그로부터 최대 10 nm 및 보다 더 우수하게는 최대 5 nm 이동될 수 있다.
유리하게는, 본 발명에 따른 금속 그리드는 10 옴/스퀘어 이하, 바람직하게는 5 옴/스퀘어 이하 및 심지어 1 옴/스퀘어의 시트 저항을 가질 수 있다.
금속 그리드의 1종 이상의 물질은 (특히 순수한) 은, 구리, 심지어 니켈에 의해 형성하는 군으로부터 선택되거나, 또는 이들 금속을 기재로 하는 합금일 수 있다. 그리드는 바람직하게는 은을 기재로 한다.
금속 그리드는 단일 (은) 층 또는 다층 (바람직하게는 적어도 80% 또는 심지어 90% 은 함유)일 수 있다.
금속 그리드는 다층, 특히 은 다층일 수 있고,
- 그리드의 총 두께 e2의 15% 미만 및 심지어 10% 미만 및/또는 총 두께 e2의 적어도 3 nm, 5 nm 또는 심지어 적어도 10 nm 및 바람직하게는 100 nm 미만 또는 심지어 50 nm 미만을 형성하는, 바람직하게는 은을 기재로 하거나 또는 심지어 은으로 이루어진, 바람직하게는 제1 금속으로 제조된 제1 금속 층 (캐비티 바로 하부에 위치함, 즉 이는 캐비티의 저부와 가장 가까운 금속 그리드임); 및
- 그리드의 총 두께 e2의 적어도 70%, 80% 및 심지어 90%를 형성하는, 바람직하게는 은, 알루미늄 또는 구리로부터 선택된 제2 금속을 기재로 하는, 특히 제1 층과 식별가능한 계면을 가진 제2 금속 층 (제1 층 상에, 즉 기판과 대향하는 측 상에 위치함)으로서, 특히 제1 층과 같이, 바람직하게는 은을 기재로 하거나 또는 은으로 이루어진 제2 층
을 상기 순서로 포함한다 (심지어 이로 이루어진다).
특히, 제1 침착 방법을 사용하여, 예를 들어 바람직하게는 적어도 20 nm 및 심지어 적어도 30 nm의 두께로 은도금에 의해 또는 진공 침착 (스퍼터링)에 의해 침착된 은 기재 제1 금속 층을 형성하고, 제2 침착 방법, 바람직하게는 전기도금을 사용하여 적어도 3 nm 또는 심지어 5 nm의 두께로 은 기재 제2 금속 층을 형성하는 것이 가능하다. 전기도금의 이점은 전기도금이 은도금보다 높은 은 사용 레벨을 가지고 스퍼터링보다 덜 고가인 방법이라는 것이다.
금속 그리드는 상이한 물질의 층들의 다층일 수 있고, 이러한 다층의 마지막 층은 예를 들어 부식 (물 및/또는 공기)에 대한 보호 층이고, 이러한 보호 층은 그 아래의 금속 층과 상이한 물질, 예를 들어 특히 은이 아닌 금속으로 제조되고, 10 nm 미만, 보다 더 우수하게는 5 nm 미만 또는 심지어 3 nm 미만의 두께를 갖는다. 이러한 층은 은 기재 그리드에 특히 유용하다.
게다가 금속 그리드는 상이한 물질로 제조된 2개 층의 다층, 예를 들어
- 상기 언급한 물질로 제조되고, 바람직하게는 은을 기재로 하거나 또는 심지어 은으로 제조된 (단일) 금속 층으로서, 바람직하게는 적어도 100 nm의 두께이고 예를 들어 은도금 또는 진공 침착 (스퍼터링)에 의해 침착된 층; 및
- 부식 (물 및/또는 공기)에 대해 보호성인 상층으로서, 금속 층과 상이한 물질, 예를 들어 금속, 특히 은이 아닌 금속으로 제조되고 10 nm 미만, 보다 더 우수하게는 5 nm 미만 또는 심지어 3 nm 미만의 두께를 갖는 보호성 상층
으로 구성된 이중층일 수 있다.
금속 그리드는 금속 층, 예컨대 은 층일 수 있고, 특히 일시적, 특히 중합체성, 보호성 상층으로 코팅될 수 있다.
금속 그리드는 바람직하게는 부분적으로 구조화된 층의 바로 위에 또는 심지어 특히 결속 층을 형성하는 (그리드 물질의 침착을 용이하게 하는 결속 기능을 갖는) 유전 하층 상에 침착될 수 있다. 하층은 부분적으로 구조화된 층의 캐비티 바로 위에 (캐비티의 저부 및 바람직하게는 모든 또는 일부 플랭크 상에) 위치하고, 바람직하게는 상측 표면에 부재하며, 상기 결속 층은 바람직하게는, 특히 1종 이상의 산화물로 제조된 광물 층, 및 예를 들어 투명한 전도성 산화물 층이다. 유전 하층은 30 nm 미만 및 심지어 10 nm 미만의 두께 eA를 갖는다. 이러한 결속 층은 마그네트론 캐소드 스퍼터링에 의해 용이하게 침착된다.
금속 그리드의 두께 e2가 비-전기 전도성 필드들 사이의 캐비티의 높이 ec보다 작고, 바람직하게는 ec는 200 nm 초과, 심지어 250 nm 또는 500 nm 초과이다.
육안으로 보이는 스트랜드의 가시성을 제한하기 위해서 A는 50 μm 이하이도록 선택되고, 낮은 R스퀘어의 목표를 보다 용이하게 수득하기 위해서 e2는 적어도 100 nm이도록 선택된다.
스트랜드는 OLED의 활성 구역에서 상호연결되거나 또는 (단지) 전기 접점에 그의 말단을 통해 연결된다.
추가의 산란 층의 표면 상의 많은 산란 요소의 존재만으로, 또는 산란 제1 표면의 텍스처의 존재만으로는, 그의 과도한 조도 때문에, 만일 그리드가 그의 바로 위에 침착된다면, 단락의 근원일 수 있을 것이다.
따라서, 그리드가 광 추출 층의 표면과 접촉하는 대신에 부분적으로 구조화된 층, 바람직하게는 국부적으로 편평한 상측 표면, 내에 적어도 단락에 관련된 규모로, 즉 50 μm 미만 및 예를 들어 10 μm 초과의 길이 규모에 걸쳐서 앵커링되는 것이 바람직하다. 그리드는 서로 평행하게 뻗고 말단에서 전기 접점에 (그를 통해 함께) 연결되는 선형 스트랜드의 형태를 취할 수 있고/거나 심지어 폐쇄된 패턴 또는 메쉬 (상호연결되는 스트랜드는 함께 폐쇄된 패턴을 정의함), 예를 들어 불균일한 형상 및/또는 불균일한 크기의 기하학적 (직사각형, 정사각형, 다각형, 벌집형 등) 패턴의 형태를 취할 수 있다. 그리드는 선형 구역 (스트랜드 또는 트랙의 스트립) 및 폐쇄된 패턴을 함유하는 구역 (메쉬형 스트랜드 또는 트랙)을 함유할 수 있다. 부분적으로 구조화된 층의 구조는 이러한 말단에 적합할 것이다.
두께 e2는 캐비티 내에서 반드시 일정할 필요는 없다. 이는 바람직하게는 스트랜드의 표면의 중심에서 정의된다. 폭 A는 주어진 캐비티 내에서 반드시 일정할 필요는 없다. 바람직하게는 이는 그리드의 상부 표면과 같은 레벨로 정의될 수 있다. B는, 그리드의 상부 표면과 같은 레벨로, 스트랜드들 사이의 최대 거리로서 정의될 수 있고, 이러한 거리 B는 특히 메쉬의 2개 지점 사이의 최대 거리 또는 별개의 인접하는 2개 트렌치형 스트랜드 (직선형이든 또는 그렇지 않든) 사이의 최대 거리에 상응한다.
A 및 B는 스트랜드마다 서로 상이할 수 있다. 그리드가 아마도 불균일하고/거나 스트랜드의 에지가 아마도 경사지기 때문에, 치수 A 및 B는 따라서 바람직하게는 e2와 마찬가지로 스트랜드에 걸친 평균 치수이다. 두께 e2 (스트랜드의 표면의 중심에서 정의됨)는 1500 nm 미만, 보다 더 우수하게는 1000 nm 미만, 및 특히 100 nm 내지 1000 nm, 또는 800 nm 미만, 및 특히 200 nm 내지 800 nm일 수 있다.
폭 A는 바람직하게는 30 μm 미만이다. A는 바람직하게는 1 내지 20 μm 및 심지어 보다 바람직하게는 1.5 내지 20 μm 또는 심지어 3 μm 내지 15 μm에 걸치는 범위에 있다. B는 적어도 50 μm 및 심지어 적어도 200 μm일 수 있고, B는 5000 μm 미만, 보다 더 우수하게는 2000 μm 미만 및 심지어 1000 μm 미만이다.
본 발명에 따른 금속 그리드의 또 다른 특색은, 이는 바람직하게는 25% 미만 및 보다 더 우수하게는 10% 미만, 및 심지어 6% 미만 또는 2% 미만인 피복률 T를 갖는다는 것이다.
특히, e2가 800 내지 1500 nm이고 A가 10 내지 50 μm에 포함되는 경우에 B는 2000 내지 5000 μm인 것이 바람직할 수 있다. 이는 0.4 내지 6.0%에 포함되는 피복률에 상응한다.
특히, e2가 500 nm 미만이고 A가 3 내지 20 μm 또는 심지어 3 내지 10 μm에 포함되는 경우에 B는 200 내지 1000 μm인 것이 바람직할 수 있다. 이는 0.5 내지 22% 또는 0.5 내지 11%에 포함되는 피복률에 상응한다.
캐비티 (금속 그리드의 배열을 정의하는 그리드로 형성됨)는 그리드 금속으로 부분적으로 충전한다. 캐비티는 하부 및 가장 종종 컵을 형성하는 플랭크에 의해 경계지워진다.
비-전기 전도성 필드를 분리하는 캐비티는 200 nm 초과 및 심지어 적어도 250 nm 또는 500 nm 및 바람직하게는 1500 nm 또는 1200 nm 미만의 높이 ec 및 30 μm 이하의 폭 Ac를 갖는다. ec는 캐비티의 중심에서 측정된다. Ac는 바람직하게는 캐비티의 저부에서 측정된다.
캐비티는 임의의 형상의, 임의로 규칙적으로 이격 및 두드러지게 분리된 (적어도 발광 구역에서) (1차원) 트렌치, 예를 들어 선형 또는 구불구불한 트렌치를 형성할 수 있다.
캐비티는 균일 또는 불균일한 메쉬 셀 크기 및 임의의 형상: 특히 기하학적 형상 (정사각형, 직사각형, 벌집형 등)의 주기적 또는 비주기적 메쉬, 즉 상호연결된 애퍼처의 (2차원) 네트워크를 형성할 수 있다. 메쉬 셀 크기는 1개의 메쉬 셀의 2개 지점 사이의 최대 폭 Bc로 정의될 수 있다.
수평 거리 L은 L이 ec보다 크고, L≤2ec 또는 심지어 L≤1.4ec이도록 (상측 표면 말단 및 캐비티 하부와 가장 가까운 말단 사이에서) 정의된다. L은 부분적으로 구조화된 층을 형성하기 위해 습식 에칭이 사용되는 경우에 종종 ec보다 크다.
L1은 일반적으로 이러한 수평 거리 L과 실질적으로 동일하다. 보다 정확하게는, 이는 수평 거리 L과 실질적으로 동일한 마스킹 층의 돌출한 내부 표면의 폭 L0이다. L1은 약 L0+e2이다. 따라서, 스트랜드의 폭을 가능한 한 많이 감소시키기 위해서는 바람직하게는 캐비티의 (측부의) 크기가 제한된다. 게다가, 주어진 R스퀘어에 대해, 투명성을 증가시키기 위해서는 스트랜드 크기가 큰 것보다 두께가 큰 것이 더 바람직하다.
부분적으로 텍스처화된 층은 바람직하게는 광 추출 층 바로 위에 위치하고, 특히, 바람직하게는 유리의 산란 제1 표면 또는 추가의 산란 층의 조도 프로파일을 피복하거나 또는 충전할 수 있다. 따라서, 부분적으로 구조화된 층의 상측 표면은 유리의 산란 제1 표면 또는 추가의 산란 층의 조도를 재현 (또는 증폭)하지 않는다.
따라서, 부분적으로 구조화된 층이 산란 입자를 거의 또는 전혀 함유하지 않는 것이 바람직하고, 심지어, 부분적으로 구조화된 층이 (상당한) 산란 기능을 가지지 않는 것이 바람직하다.
상측 표면을 보존하고 이를 국부적으로 가능한 한 평활하게 하기 위해, 특히 유리체 물질 및 바람직하게는 에나멜로 제조된 (적어도) 구조화된 영역에는 바람직하게는 그의 두께 전체에 걸쳐 산란 입자가 없다.
또한, 구조화된 영역은, 바람직하게는 전기 절연성이며 우선적으로는 유리체 물질 및 심지어 보다 우수하게는 에나멜로 제조된 구조화된 영역이 그의 표면 상에 및 심지어 그의 두께에 기공을 전혀 또는 거의 함유하지 않는 것이 바람직할 수 있다.
게다가, 캐비티의 저부의 표면을 보존하기 위해, 특히 유리체 물질 및 바람직하게는 에나멜로 제조된 하측 영역에는 바람직하게는 그의 두께 전체에 걸쳐 산란 입자가 없다. 하측 영역은 아마도 (단지) 기공 (공기 또는 기포)이 광을 산란하든 산란하지 않든 이들을 특히 0.5% 미만, 바람직하게는 0.2% 미만, 및 특히 0.1% 미만의 부피 기준 농도로 함유한다.
광의 산란과 관련하여, 특히 유리체 물질 및 바람직하게는 에나멜로 제조된 하측 영역이 기공을 함유할 수 있지만, 매우 적은 양으로 및/또는 부분적으로 구조화된 층이 광을 산란하게 하지 않을 정도로 적은 (비-산란) 양으로, 특히 기판/광 추출 층 단독의 헤이즈에 비해 기판/광 추출 층/부분적으로 구조화된 층 어셈블리의 헤이즈 값을 증가시키지 않는 양으로 함유할 수 있다.
특히 유리체 물질 및 바람직하게는 에나멜로 제조된 부분적으로 구조화된 층은 기공을 함유할 수 있지만, 매우 적은 양으로 및/또는 이러한 층이 광을 (상당히) 산란하게 하지 않고 바람직하게는 상측 표면을 거칠게 하지 않을 정도로 적은 (비-산란) 양으로 함유할 수 있다.
특히 유리체 물질 및 바람직하게는 에나멜로 제조된 부분적으로 구조화된 층의 상측 표면은 바람직하게는 5 nm 미만, 보다 더 우수하게는 3 nm 미만 및 심지어 1 nm 미만의 Ra 조도 (프로파일의 산술 평균 발산인 Ra 파라미터는 널리 공지되어 있음)를 가질 수 있다. Ra 조도는 표준 ISO4287에 따라 정의되고 원자력 현미경검사에 의해 측정될 수 있다.
부분적으로 구조화된 층을 형성하도록 의도된 층의 표면은 100 내지 200 μm의 측부 주기 W에 걸쳐서, 예를 들어 1 μm의 진폭을 갖는 큰 규모의 파동을 나타낼 수 있다. 이들 파동은 캐비티 폭 Ac가 W보다 훨씬 작기 때문에 구조화에 불리한 영향을 미치지 않는다.
부분적으로 구조화된 층은 3 μm 초과 및 바람직하게는 30 μm 미만의 두께 e3을 가질 수 있다.
국부적으로 가능한 한 편평한 상측 표면을 수득하기 위해, 특히 광 추출 층이 산란 입자가 분산되어 있는 고굴절률 매트릭스로 제조된 추가의 산란 층이고, e3이 3 μm 초과 및 심지어 5 μm 또는 8 μm 초과 및 보다 더 우수하게는 9 μm 초과 및 바람직하게는 30 μm 미만 및 보다 더 우수하게는 25 μm 미만인 것이 바람직하다. 바람직한 범위는 9 내지 20 μm이다.
국부적으로 가능한 한 편평한 상측 표면을 수득하기 위해, 특히 광 추출 층이 산란 표면, 예를 들어 유리의 제1 표면을 포함하는 경우에, e3이 5 μm 초과 및 심지어 8 μm 초과 및 심지어 보다 더 우수하게는 9 μm 초과인 것이 바람직하고, e3이 바람직하게는 30 μm 미만 및 보다 더 우수하게는 25 μm 이하인 것이 바람직하다. 바람직한 범위는 10 내지 20 μm이다.
구현하기 강건하고 단순한 하나의 유리한 실시양태에서, 전기 절연성인 부분적으로 구조화된 층은 광물 층, 바람직하게는 1종 이상의 산화물을 기재로 하거나 또는 본질적으로 1종 이상의 산화물로 제조된 광물 층이고, 심지어 보다 바람직하게는 용융 유리 프릿을 기재로 하는 유리체 물질, 특히 에나멜이다.
부분적으로 구조화된 층은 예를 들어 추가의 산란 층과 동일한 유리체 물질(에나멜 등)로 제조될 수 있거나, 또는 또 다른 유리체 물질로 제조될 수 있다.
이들 유리체 물질이 동일한 경우에, 추가의 산란 층과 부분적으로 구조화된 층 사이의 계면은 심지어 차례로 침착되는 경우에도 반드시 "뚜렷할"/가시적일 필요가 없다.
부분적으로 구조화된 에나멜 층은 기공을 함유할 수 있지만, 매우 적은 양으로 및/또는 기공이 그 층이 광을 (상당히) 산란하게 하지 않고/거나 바람직하게는 상측 표면을 거칠게 하지 않을 정도로 매우 적은 양으로 함유할 수 있다.
추가의 광 추출 층은 바람직하게는 고굴절률 (광물 및 특히 유리체) 매질 (특히 에나멜 등)에 분산된 산란 표면 (부분적으로 구조화된 층과의 굴절률 차를 가짐) 및/또는 산란 요소 (입자; 기공 등)를 포함할 수 있다. 산란 표면은 부분적으로 구조화된 층과 대조적인 굴절률을 갖는 (광물 및 특히 유리체) 매질 (특히 에나멜 등)로부터 돌출되는 입자로부터 형성될 수 있다.
추가의 산란 층은 단층 또는 다층일 수 있고, 이는 산란 요소의 구배 (산란 요소, 특히 입자 및/또는 버블의 수가 바람직하게는 그리드 방향으로 감소함)를 함유할 수 있고, 특히 산란 요소의 구배 및/또는 상이한 산란 요소들 (성질 및/또는 농도가 상이함)을 갖는 이중층일 수 있다.
추가의 산란 층, 특히 에나멜 산란 층은 1 μm 내지 80 μm, 특히 2 내지 30 μm 및 심지어 3 내지 20 μm에 포함되는 두께 e4를 가질 수 있다.
산란 요소, 특히 산란 입자는 유리체 물질에 균질하게 분포될 수 있다. 대안적으로, 이들은, 예를 들어 구배를 생성하기 위해, 불균질하게 분포될 수 있다. 추가의 산란 층은 또한 그 층이 함유하는 산란 요소의 성질, 크기 또는 비율이 상이하다는 점에서 서로 상이한 다수의 기본 층으로 이루어질 수 있다.
바람직하게는, 산란 요소는 입자 및 기공으로부터 선택된다. 추가의 산란 층은 입자 및 기공 둘 다를 함유할 수 있다.
입자는 바람직하게는 알루미나 입자, 지르코니아 입자, 실리카 입자, 이산화티타늄 입자, 탄산칼슘 입자 및 황산바륨 입자로부터 선택된다. 산란 층은 단일 유형의 입자, 또는 다수의 상이한 유형의 입자를 포함할 수 있다.
산란 요소는 바람직하게는 이들이 가시 광선을 산란하는 것을 허용하는 특징적인 크기를 갖는다. 산란 요소 (특히 입자)는 바람직하게는 0.05 내지 5 μm, 및 특히 0.1 내지 3 μm에 포함되는 동적 광 산란 (DLS)으로 결정되는 평균 직경을 갖는다.
추가의 산란 층에서 산란 입자의 중량 농도는 바람직하게는 0.2 내지 10%, 특히 0.5 내지 8% 및 심지어, 0.8 내지 5%에 걸치는 범위로 이루어진다.
산란 입자의 화학적 성질은 특히 제한되지 않지만, 바람직하게는 산란 입자는 TiO2 입자 및 SiO2 입자로부터 선택된다.
예를 들어 EP 1 406 474에 기재된 바와 같은 산란 입자로 충전된 중합체 형태를 취하는 산란 층이 사용될 수 있다.
임의의 추가의 산란 층은 바람직하게는 광물 층, 바람직하게는 1종 이상의 산화물을 기재로 하는 것, 보다 더 우수하게는 본질적으로 1종 이상의 산화물로 제조된 것이고, 부분적으로 구조화된 층은 바람직하게는 광물 층, 바람직하게는 1종 이상의 산화물을 기재로 하는 층이고, 특히, 추가의 산란 층과 동일하고, 바람직하게는, 유리는 광물 유리이다.
바람직한 실시양태에서, 추가의 산란 층은 기판 바로 위에 위치하는 광물 층이며, 상기 층은 1종 이상의 산화물을 기재로 하는 고굴절률 광물 물질로 제조되고, 상기 광물 물질은 바람직하게는 유리체 물질, 특히 에나멜이고, 산란 요소는 바람직하게는 자연에서 다공성 및/또는 광물이다 (침강 결정, 예를 들어 산화물 또는 비-산화물 세라믹의 중공 또는 고체 입자).
유리하게는, "전부 광물" 해결책이 바람직하며, 특히:
- 기판은 바람직하게는 광물 유리로 제조되고; 광 추출 층은 산란 요소를 함유하는 추가의 산란 층 및 유리체 물질, 바람직하게는 에나멜을 포함하는 (특히 이로 이루어지는) 물질을 포함하고 (심지어 이로 이루어지고); 부분적으로 구조화된 층의 조성은 유리체 물질, 바람직하게는 에나멜을 포함하며 (특히 이로 이루어지며), 상기 조성은 바람직하게는 추가의 산란 층의 물질과 동일하고/하거나;
- 바람직하게는 광물 유리로 제조된 기판의 제1 (제조된) 산란 표면은 광 추출 층의 일부를 형성하거나, 또는 심지어 광 추출 층이고, 부분적으로 구조화된 층의 조성은 유리체 물질, 바람직하게는 에나멜을 포함한다 (특히 이로 이루어진다).
본 발명에 따른 에나멜 층 (부분적으로 구조화된 층 및/또는 추가의 산란 층)은 바람직하게는 유리 프릿을 전형적으로 유기 매질과 혼합하여 (임의로 산란 입자를 함유하는) 페이스트를 형성하고, 이를 바람직하게는 스크린 인쇄에 의해 제1 광물 유리 표면 상에 침착시킨 후 베이킹하는 방법에 의해 수득된다.
에나멜로 제조된 추가의 산란 층의 경우, 기공은 바람직하게는 베이킹 동안에, 예를 들어 매질로부터 유기 화합물 제거에 의해 형성된다. 기공은 바람직하게는 폐쇄되고 연결되지 않는다.
에나멜 고굴절률 산란 층 및 산란 층 상에 위치하는 고굴절률 에나멜 층은 선행 기술에 공지되어 있고, 예를 들어 EP 2 178 343 및 WO 2011/089343에 기재되어 있다. 고굴절률 조성은 특허 WO 2010/084922 및 WO 2010/084925에 기재되어 있다.
바람직하게는 산란 입자를 함유하지 않는, 굴절률 n3의 에나멜로 제조된 부분적으로 구조화된 층은 높은 산화비스무트 함량, 예를 들어 적어도 40 중량% 및 보다 더 우수하게는 적어도 55 중량% 및 바람직하게는 최대 85 중량%의 산화비스무트 함량을 함유할 수 있다. 바람직하게는 520℃ 미만 및 보다 더 우수하게는 500℃ 이하 또는 심지어 490℃ 이하, 및 특히 적어도 450℃의 유리 전이 온도 Tg를 갖는 에나멜이 선택될 것이다. Tg는 시차 주사 열량측정 (DLC)으로 측정된다. 에나멜을 형성하기 위한 베이킹 온도는 Tg 초과이지만, 유리 기판을 연화하지 않아야 한다. 바람직하게는, 베이킹 온도는, 특히 Tg가 500℃ 이하인 경우에, 600℃ 미만 및 심지어, 570℃ 미만이다.
바람직하게는 산란 입자 및 임의로 기공을 함유하는 추가의 산란 층은 (또한) (산란) 에나멜로 제조될 수 있다. 바람직하게는, 600℃ 미만 및 보다 더 우수하게는 550℃ 이하, 또는 심지어 500℃ 이하의 유리 전이 온도 Tg를 갖는 에나멜이 선택될 것이다. 산란 에나멜은 적어도 1.7의 고굴절률을 가질 수 있고, 높은 산화비스무트 함량, 예를 들어 적어도 40 중량% 및 보다 더 우수하게는 적어도 55 중량% 및 바람직하게는 최대 85%의 산화비스무트 함량을 가질 수 있다. Tg는 시차 주사 열량측정 (DLC)에 의해 측정된다. 에나멜을 형성하기 위한 베이킹 온도는 Tg 초과이지만, 유리 기판을 연화하지 않아야 한다. 바람직하게는, 특히 Tg가 500℃ 이하인 경우에, 베이킹 온도는 600℃ 미만 및 심지어, 570℃ 미만이다.
제1 표면은 광을 산란할 정도로 충분히 거칠 수 있다. OLED의 유기 층에 의해 방출되는 광을 추출하도록 의도된 거친 계면은 공지되어 있고, 예를 들어 특허 출원 WO 2010/112786, WO 02/37568 및 WO 2011/089343에 기재되어 있다. 기판의 제1 표면의 조도는 임의의 적절한 공지된 수단에 의해, 예를 들어 산 에칭 (플루오린화수소산), 샌드블라스팅 또는 마모에 의해 수득될 수 있다. (제조된) 산란 기판의 제1 표면의 텍스처는 백색광에 적용하기 위해 바람직하게는 비주기적이고, 특히 랜덤이다.
기판의 조도는 평균 진폭을 정량화하는, 프로파일의 산술 평균 편차인 널리 공지된 조도 파라미터 Ra를 특징으로 한다. Ra는 표준 ISO4287에 따라 정의되고 원자력 현미경검사에 의해 측정될 수 있다. 전형적으로 Ra는 마이크로미터 크기이고, 바람직하게는 5 μm 미만 및 심지어 3 μm 미만이다.
형용사 "산란"이 산란 제1 면 및/또는 추가의 산란 층을 정성화하는데 사용되는 경우에, 바람직하게는, 헤이즈 (글레이징 기판 및 광 추출 층 및 임의로 부분적으로 구조화된 층으로 구성된 어셈블리의 헤이즈)가 적어도 60%, 보다 더 우수하게는 70% 및 심지어 80% 또는 90%임을 이해할 것이다. 때때로 "광막"으로도 불리는 헤이즈는 헤이즈 미터, 예컨대 빅(BYK)에 의해 판매되는 것 및 표준 ASTM D1003에서 정의된 프로토콜을 사용하여 측정된다.
기판이 산란 기능성 (즉, 거친 산란 제1 표면)을 갖지 않는 경우에 기판은 5% 미만, 보다 더 우수하게는 2% 미만 및 심지어 1% 미만의 헤이즈를 갖는 것이 바람직하다.
더욱이, 하기가 바람직하다:
- 기판 및 광 추출 층으로 구성된 어셈블리가 적어도 40%, 심지어 50%의 광 투과율 TL, 및 바람직하게는 최대 5%, 심지어 3%의 흡수를 갖는 것; 및
- 심지어, 기판/광 추출 층 (바람직하게는 유리체 물질/에나멜로 제조됨)/부분적으로 구조화된 층 (바람직하게는 유리체 물질, 보다 더 우수하게는 에나멜로 제조되고, 광 추출 층 바로 위에 위치함) 어셈블리가 적어도 40%, 심지어 50%의 TL, 및 바람직하게는 최대 5%, 심지어 3%의 흡수를 갖는 것.
본 발명에 따른 부분적으로 구조화된 층은 큰 면적, 예를 들어 0.005 m2 이상 또는 심지어 0.5 m2 이상 또는 1 m2 이상의 면적에 걸쳐서 연장될 수 있다. 본 발명에 따른 그리드는 큰 면적, 예를 들어 0.02 m2 이상 또는 심지어 0.5 m2 이상 또는 1 m2 이상의 면적에 걸쳐서 연장될 수 있다.
전형적으로, 알칼리 금속에 대한 장벽으로서 작용하는 층이 첨가될 수 있다:
- 광물 유리 기판의 제1 표면 (상기 표면은 산란성으로 제조되거나 또는 편평한, 아마도 연마된 표면임) 및 추가의 산란 층 사이에 첨가될 수 있고/거나;
- 광물 유리 기판의 제1 표면 (상기 표면은 산란성으로 제조되거나 또는 통상적인 편평한 연마된 표면임) 및 바람직하게는 전기 절연성인 부분적으로 구조화된 층 사이에 첨가될 수 있다.
예를 들어 물리 증착 (PVD)에 의해 침착되는 이러한 층의 표면은 일반적으로 그 아래의 표면인 기판의 표면과 등각이고, 따라서 그것은 평탄화 역할을 하지 않는다(또는 적은 평탄화 역할을 한다).
알칼리 금속에 대한 장벽으로서 또는 에칭 동안에 보호 층으로서 작용하는 층은 질화규소, 산탄화규소, 산질화규소, 산탄질화규소, 실리카, 알루미나, 산화티타늄, 산화주석, 질화알루미늄, 질화티탄 또는 Ti(Zr)O를 기재로 할 수 있고, 예를 들어 100 nm 이하 또는 심지어 30 nm 이하 및 바람직하게는 3 nm 이상 또는 심지어 5 nm 이상의 두께를 가질 수 있다. 이는 다층에 관한 문제일 수 있다.
기판이 플라스틱으로 제조되는 경우에 (그의 표면이 편평하든 산란성으로 되든), 수분 장벽 층이 기판에 첨가될 수 있다. 장벽 층은 질화규소, 산탄화규소, 산질화규소, 산탄질화규소, 실리카, 알루미나, 산화티타늄, 산화주석, 질화알루미늄, 또는 질화티탄을 기재로 할 수 있고, 예를 들어 10 nm 이하 및 바람직하게는 3 nm 이상 또는 심지어 5 nm 이상의 두께를 가질 수 있다. 이는 다층에 관한 문제일 수 있다.
본 발명에서, 모든 굴절률은 550 nm에서 정의된다.
본 발명에 따른 전기 전도성 캐리어는 배면-발광 유기 발광 장치 또는 전면- 및 배면-발광 유기 발광 장치에 사용될 수 있다.
본 발명에서, 각각의 및 모든 유전 층은 도핑될 수 있다. 용어 "도핑"은 통상적으로 층에서의 금속 원소의 10 중량% 미만의 양의 원소의 존재를 의미하는 것으로 이해된다. 금속 산화물 또는 질화물은 특히 0.5 내지 5%까지 도핑될 수 있다. 본 발명에 따른 임의의 금속 산화물 층은 이러한 층이 도핑되든지 되지 않든지 여부와는 독립적으로 단순 산화물 또는 혼합 산화물일 수 있다.
본 발명에서, 층 또는 코팅 (1개 이상의 층을 포함함)이 또 다른 침착물 바로 아래에 또는 바로 위에 침착된다고 명시되는 경우에 의미하는 것은 이들 두 침착물 사이에 어떠한 다른 층이 개재될 수 없다는 것이다.
전기 전도성 캐리어는 비-전기 전도성 필드 및 금속 그리드를 바람직하게는 직접적으로 피복하며, 전기 전도성 코팅을 포함할 수 있으며, 상기 전기 전도성 코팅은 특히 500 nm 이하의 두께 e5, 20 Ω.cm 미만, 심지어 10 Ω.cm 미만 또는 1 Ω.cm 미만 및 심지어 10-1 Ω.cm 미만 및 금속 그리드의 비저항 초과의 비저항 ρ5, 및 적어도 1.55, 보다 더 우수하게는 적어도 1.6 및 심지어 보다 더 우수하게는 적어도 1.7의 주어진 굴절률 n5를 갖는다.
비저항은 바람직하게는 스트랜드간 거리에 의존하여 조정된다. 비저항은 B에 반비례한다.
예를 들어, B = 1000 μm 및 e5 = 100 nm인 경우에 바람직하게는 0.1 Ω.cm 미만의 비저항이 사용될 것이다. 300 μm의 B 및 e5 = 100 nm인 경우에 1 Ω.cm 미만의 비저항이 바람직하다.
본 발명에 따른 전기 전도성 코팅은 보다 우수한 전류 분포에 기여한다.
전기 전도성 코팅의 표면은 바람직하게는 OLED의 유기 층과 접촉하도록 의도될 수 있다: 특히 정공 주입 층 (HIL) 및/또는 정공 수송 층 (HTL), 또는, HIL 또는 HTL의 일부를 형성하기 위해, 또는 HTL 또는 HIL의 역할을 하도록.
게다가, 전기 전도성 코팅의 (외부) 표면은 전형적으로 0.1 mm 초과의 매우 큰 규모의 파동을 나타낼 수 있다. 더욱이, 기판은 만곡될 수 있다.
전기 전도성 코팅은 다층보다는, 바람직하게는 단층이다.
코팅의 표면은, 특히 증착에 의해 수득된 경우에, 그리드의 표면 조도를 재현할 수 있다. 코팅은 중심 구역 위의 상측 표면으로부터 후퇴될 수 있다.
코팅은, 예를 들어, 4.5 eV 또는 보다 바람직하게는 5 eV 또는 그 초과의 일 함수 W를 가질 수 있는 일 함수 매칭 층을 함유할 수 있다.
따라서, 전기 전도성 코팅은 특히 일 함수를 매칭시키기 위한 1.7 내지 2.3에 포함되는 굴절률 na를 갖는 바람직하게는 150 nm 미만의 두께의 광물 층을 포함할 수 있고 (또는 바람직하게는 이로 이루어질 수 있고), 상기 층, 바람직하게는 코팅의 마지막 층 (즉, 기판으로부터 가장 먼 층)은 단순 또는 혼합 투명 전기 전도성 산화물을 기재로 한다:
- 특히, 임의로 도핑되는 하기 금속 산화물 중 1종 이상을 기재로 한다: 산화주석, 산화인듐, 산화아연, 산화몰리브데넘 MoO3, 산화텅스텐 WO3, 산화바나듐 V2O5;
- (바람직하게는) ITO 층, 또는 예를 들어 주석 산화주석아연 SnZnO를 기재로 하거나 또는 산화인듐아연 (IZO)을 기재로 하거나, 또는 산화인듐주석아연 (ITZO)을 기재로 하는 (특히 무정형) 층.
바람직하게는, 산화아연을 기재로 하는 층은 알루미늄 및/또는 갈륨으로 도핑된다 (AZO 또는 GZO).
ZnO 산화물로 제조된 층은 바람직하게는 Al로 도핑 (AZO) 및/또는 Ga로 도핑 (GZO)되며, Zn+Al 또는 Zn+Ga 또는 Zn+Ga+Al 또는 Zn+ 바람직하게는 B, Sc 또는 Sb 또는 심지어 Y, F, V, Si, Ge, Ti, Zr, Hf 및 심지어 In으로부터 선택되는 다른 도펀트의 중량 기준 백분율의 합은 금속의 총 중량의 적어도 90% 및 보다 더 우수하게는 적어도 95% 및 심지어 적어도 97%이다.
본 발명에 따른 AZO 층에서는 알루미늄 및 아연의 중량 백분율의 합에 대한 알루미늄의 중량 백분율, 다시 말해서 Al/(Al+Zn)이 10% 미만 및 바람직하게는 5% 이하인 것이 바람직할 수 있다.
이를 달성하기 위해, 산화알루미늄 및 산화아연의 세라믹 표적을 산화아연 및 산화알루미늄의 중량 백분율의 합에 대한 산화알루미늄의 중량 백분율, 전형적으로 Al2O3/(Al2O3 + ZnO)이 14% 미만 및 바람직하게는 7% 이하이도록 사용하는 것인 가능하고 바람직하다.
본 발명에 따른 GZO 층에서는 아연 및 갈륨의 중량 백분율의 합에 대한 갈륨의 중량 백분율, 다시 말해서 Ga/(Ga+Zn)이 10% 미만 및 바람직하게는 5% 이하인 것이 바람직할 수 있다.
이를 달성하기 위해, 산화아연 및 산화갈륨의 세라믹 표적을 산화아연 및 산화갈륨의 중량 백분율의 합에 대한 산화갈륨의 중량 백분율, 전형적으로 Ga2O3/(Ga2O3 + ZnO)이 11% 미만 및 바람직하게는 5% 이하이도록 사용하는 것이 가능하고 바람직하다.
산화주석아연 (SnZnO)을 기재로 하여 선택된 층에서, 금속의 총 중량 중 Sn의 백분율은 바람직하게는 20 내지 90% (및 바람직하게는 Zn의 경우에 80 내지 10%) 및 특히 30 내지 80% (및 바람직하게는 Zn의 경우에 70 내지 20%)의 범위일 것이며, Sn/(Sn+Zn) 중량비는 바람직하게는 20 내지 90% 및 특히 30 내지 80%의 범위이다.
바람직하게는 ITO로 제조되거나 또는 산화아연을 기재로 하는 광물 층은, 바람직하게는 60 nm 이하, 50 nm 이하 또는 40 nm 이하 또는 심지어 30 nm 이하 및 심지어 10 nm 이하의 두께를 갖고, 10-1 Ω.cm 미만의 비저항을 갖는다. 바람직하게는, 물리 증착에 의해 및 특히 마그네트론 스퍼터링에 의해 침착되는, ITO 및 ZnO (AZO, GZO, AGZO) 또는 심지어 MoO3, WO3 또는 V2O5로부터 선택되는 층이 선택된다.
표현 "산화인듐주석" (또는 심지어 "주석-도핑된 산화인듐" 또는 용어 "ITO")은 바람직하게는 혼합 산화물, 또는 산화인듐(III) (In2O3) 및 산화주석(IV) (SnO2)으로부터 바람직하게는 제1 산화물의 경우에 70 내지 95% 및 제2 산화물의 경우에 5 내지 20%에 포함되는 중량 비율로 수득된 혼합물을 의미하는 것으로 이해될 것이다. 대표적 중량 비율은 약 10 중량%의 SnO2에 대해 약 90 중량%의 In2O3이다.
전기 전도성 코팅은 1.7 내지 2.3에 포함되는 굴절률 na의 광물 층으로 이루어질 수 있고, 그러면 이는 n5와 동일하다.
전기 전도성 코팅 또는 적어도 (코팅의) 마지막 층, 즉 기판으로부터 가장 먼 층은 서브마이크로미터-크기의 두께 e'5 및 적어도 1.55 및 보다 더 우수하게는 1.6의 굴절률 nb의 1종 이상의 전도성 중합체로 제조된 유기 층을 포함하거나 또는 이로 이루어질 수 있고, 이러한 중합체 층은 아마도 유기 발광 시스템에서 정공 수송 층 (HTL) 또는 정공 주입 층 (HIL)의 역할을 할 것이다.
전기 전도성 코팅은 1.7 내지 2.3에 포함되는 굴절률 nb의 유기 층으로 이루어질 수 있으며, 그러면 이는 n5와 동일하다.
예를 들어, 이는 폴리티오펜 부류, 예컨대 PEDOT, 즉 폴리(3,4-에틸렌 디옥시티오펜) 또는 PEDOT/PSS, 즉 폴리(스티렌술포네이트)와 혼합된 폴리(3,4-에틸렌 디옥시티오펜)으로부터의 1종 이상의 전도성 중합체의 층에 관한 문제일 수 있다.
상업적 PEDOT 또는 PEDOT:PSS로서는 헤라우스(Heraeus)에서 판매하는 하기 제품을 언급할 수 있다:
- 10-2 Ω.cm 미만의 ρ의 클레비오스(Clevios)™ FET; 또는
- 약 10 Ω.cm 미만의 ρ의 클레비오스™ HIL 1.1.
(전기) 전도성 중합체는 전극의 일부를 형성하고, 또한 임의로 정공 주입 층 (HIL)의 역할을 한다.
전기 전도성 코팅은 다층일 수 있고, 상기 언급된 광물 층 (이는 특히 마지막 층임) 또는 상기 언급된 유기 층 (이는 특히 마지막 층임) 아래에 (바람직하게는 바로 아래에), 금속 그리드 (단층 또는 다층 그리드) 바로 위에 제1 층을 포함하고, 상기 제1 층은 200 nm 미만의 두께 e'5 및 1.7 내지 2.3에 포함되는 굴절률 n'5의 투명 전기 전도성 산화물로 제조되며, n'5-n3의 절대값의 차이는 바람직하게는 0.1 미만이고, 이러한 층은 특히 하기로부터 선택된다:
- 바람직하게는, 특히 알루미늄 및/또는 갈륨으로 도핑된 산화아연 (AZO 또는 GZO), 또는 임의로 또는 ITZO를 기재로 하는 층; 및/또는
- 바람직하게는 100 nm 미만의 두께를 갖는, 예를 들어 산화주석아연 SnZnO를 기재로 하거나, 또는 산화인듐아연 (IZO로 표시)을 기재로 하거나, 또는 산화인듐주석아연 (ITZO로 표시)을 기재로 하는 (특히 무정형) 층.
AZO 또는 GZO 층은 예를 들어 광물 층, 특히 ITO 층의 두께가 50 nm 미만으로 감소되는 것을 허용할 수 있다.
또한, 전기 전도성 캐리어는 캐리어가 그리드의 침착 지점과 분리된 전기 전도성 코팅의 침착 지점에 수송되는 것을 허용하기 위해, 예를 들어 산화물 또는 질화물, 또는 중합체 층으로 제조된 일시적인 (제거가능한) 보호 층, 예를 들어 광물 층을 포함할 수 있다.
기판은 편평하거나 또는 만곡될 수 있고, 게다가 강성, 가요성 또는 준가요성일 수 있다.
그의 주면은 직사각형, 정사각형 또는 심지어 어떠한 다른 모양 (둥근형, 타원형, 다각형 등)일 수 있다. 이러한 기판은, 예를 들어 0.02 m2 초과 또는 심지어 0.5 m2 초과 또는 1 m2 초과의 면적을 갖는 크기로 클 수 있고, 하부 전극은 실질적으로 모든 이러한 면적 (구조화 구역 제외)을 차지할 수 있다.
기판은 광물 물질 또는 플라스틱 물질 예컨대 폴리카르보네이트 PC, 폴리메틸 메타크릴레이트 PMMA 또는 심지어 PET, 폴리비닐 부티랄 PVB, 폴리우레탄 PU, 폴리테트라플루오로에틸렌 PTFE 등으로 제조된 실질적으로 투명한 기판일 수 있다.
기판은 바람직하게는 광물 유리, 특히 플로트 방법에 의해 수득된 소다-석회-실리카 유리로 제조되며, 플로트 방법은 용융 주석 조에 용융 유리를 붓는 것으로 이루어진다. 기판은 바람직하게는 무색이고, (단독으로는) 표준 EN 410:1998에 정의한 바와 같이 적어도 80%, 심지어 90%의 광 투과율을 갖는다.
유리하게는, 기판은 OLED에 의해 방출되는 파장(들)에서 2.5 m-1 미만, 바람직하게는 0.7 m-1 미만의 흡수 계수를 갖는 유리로 제조될 수 있다. 예를 들어, 0.05% 미만의 Fe III 또는 Fe2O3을 함유하는 소다-석회-실리카 유리, 특히 쌩-고벵 글래스(Saint-Gobain Glass)로부터의 디아망(Diamant) 유리, 필킹톤(Pilkington)으로부터의 옵티화이트(Optiwhite) 유리, 및 쇼트(Schott)로부터의 B270 유리가 선택될 것이다. 문헌 WO 04/025334에 기재된 임의의 대단히-맑은 유리 조성물이 선택될 수 있다.
글레이징 기판의 두께는 적어도 0.1 mm일 수 있고, 바람직하게는 0.1 내지 6 mm, 특히 0.3 내지 3 mm에 걸치는 범위 내에 있다.
게다가, 상기 정의된 바와 같은 캐리어는 임의로 정공 수송 층 HTL 또는 정공 주입 층 HIL을 포함하는, 전기 전도성 코팅 상에 (바람직하게는, 전기 전도성 코팅 바로 위에) 침착되는 유기 발광 시스템을 추가로 포함할 수 있다.
또한, 본 발명은 상기 정의된 바와 같은 캐리어를 포함하며, 금속 그리드를 갖는 전극은 유기 발광 물질(들)로 제조된 발광 층으로 특히 피복되는 하부 전극, 즉 기판과 가장 가까운 전극으로 불리는 것, 일반적으로 애노드를 형성하고, 상기 발광 층은 상부 전극, 일반적으로 캐소드에 피복되는 것인 유기 발광 장치에 관한 것이다.
상부 전극을 위해, 예를 들어 Ag, Al, Pd, Cu, Pd, Pt, In, Mo, Au로 제조된 (반사, 반-반사 등) 금속 층을 사용할 수 있다.
OLED 장치는 단색광, 특히 청색광 및/또는 녹색광 및/또는 적색광을 생성할 수 있거나, 또는 백색광을 생성하기에 적합할 수 있다.
백색광 생성을 위한 가능한 다수의 방법이 존재한다: 화합물 (적색, 녹색, 청색 방출)을 단일 층에서 블렌딩할 수 있음; 3종의 유기 구조 (적색, 녹색, 청색 방출) 또는 2종의 유기 구조 (황색 및 청색)를 전극의 면 상에 스태킹할 수 있음; 일련의 3종의 인접하는 유기 구조 (적색, 녹색, 청색 방출)를 사용할 수 있음; 및/또는 단일 색을 방출하는 유기 구조를 전극의 면 상에 위치시킬 수 있는 한편, 적합한 인광체를 다른 면 상에 위치시킴.
OLED 장치는 복수의 인접하는 유기 발광 시스템을 포함할 수 있으며, 각각은 백색광을 방출하거나 또는 연속으로 3종의, 적색광, 녹색광 및 청색광을 방출하고, 이러한 시스템은 예를 들어 연속으로 연결된다.
각각의 열은 예를 들어 주어진 색을 방출할 수 있다.
일반적으로, OLED는 사용되는 유기 물질에 따라 2개의 큰 부류로 나뉜다.
발광 층이 소분자로부터 형성되는 경우에, 장치는 소분자 유기 발광 다이오드 (SM-OLED)로 불린다. 얇은 층의 유기 발광 물질은 증발된 분자, 예컨대 예를 들어 착물 AlQ3 (트리스(8-히드록시퀴놀린)알루미늄), DPVBi (4,4'-(디페닐비닐렌)비페닐), DMQA (디메틸 퀴나크리돈) 또는 DCM (4-(디시아노메틸렌)-2-메틸-6-(4-디메틸아미노스티릴)-4H-피란)으로 이루어진다. 방출 층은 예를 들어 fac-트리스(2-페닐피리딘)이리듐 (Ir(ppy)3)으로 도핑된 4,4',4"-트리(N-카르바졸릴)트리페닐아민 (TCTA)의 층일 수 있다.
일반적으로, SM-OLED의 구조는 HIL (정공 주입 층), HTL (정공 수송 층), 방출 층 및 ETL (전자 수송 층)의 스택으로 이루어진다.
유기 발광 스택의 예는 예를 들어 문헌 US 6 645 645에 기재되어 있다.
유기 발광 층이 중합체인 경우에는, 중합체 발광 다이오드 (PLED)로 일컫는다.
바람직하게는, 전기 전도성 코팅은 하기 OLED 제조 단계에 대해 내성이다:
- 200℃에서 1시간 동안에 대해 내성임;
- pH 13 (세정액)에 대해 내성임;
- 1.5 내지 2에 포함되는 pH에 대해 내성임 (특히 OLED 시스템을 침착시키기 전에, 전기 전도성 코팅을 위해 중합체를 침착시키는 경우에); 및,
- 층간박리 내성임 (스카치 테이프 시험).
또한, 광 추출 수단은 기판의 외부면 상에, 즉 그리드 전극을 담지하는 제1 주면과 대향할 면 상에 위치할 수 있다. 이는 마이크로렌즈 또는 마이크로피라미드의 어레이, 예컨대 문헌 [Japanese Journal of Applied Physics, Vol. 46, No. 7A, pages 4125-4137(2007)]에 기재된 것, 또는 심지어, 사틴 마감, 예를 들어 플루오린화수소산으로 에칭함으로써 수득된 사틴 마감에 관한 문제일 수 있다.
마지막으로, 본 발명은 상기 정의된 바와 같은 전기 전도성 캐리어를 제조하는 방법에 관한 것이며, 하기 단계:
- 기판을 제공하는 단계로서,
- 바람직하게는 기판의 산란 제1 표면에 의해 형성되고/거나 기판의 제1 표면 상의 (바람직하게는 바로 위에 위치함) 추가의 산란 층에 의해 형성된 광 추출 층; 및
- 광 추출 층 상의, 바람직하게는 산란 입자를 함유하지 않는 상기 유리체 물질을 포함하고, 임의로 기공-유형 요소를 0.5% 미만, 바람직하게는 0.2% 미만 및 특히 0.1% 미만의 부피 농도로 함유하는, 상기 굴절률 n3을 갖는 조성물로 제조된 고굴절률 층으로 불리는 층으로서, 상기 고굴절률 층은 바람직하게는 광 추출 층을 평탄화하는 것인 층
을 포함하는 기판을 제공하는 단계;
- 고굴절률 층에 캐비티로 불리는 블라인드 애퍼처를 형성하여, 따라서 부분적으로 구조화된 층을 형성하는 단계로서,
- 고굴절률 층 상에, 주어진 배열의 관통 애퍼처 (선 및/또는 메쉬)를 함유하는 불연속 마스킹 층 (예를 들어, 레지스트, 특히 포지티브 또는 네가티브 포토레지스트의 층)을 생성하는 것; 및
- 마스킹 층 내 관통 애퍼처를 통해 고굴절률 층을 습식-에칭하며, 관통 애퍼처는 특히 플레어되고 (기판과 대향하는 방향으로 더 벌어짐), 마스킹 층의 플랭크는 캐비티의 플랭크에 대해 돌출되어 따라서 캐비티와 대면하는 마스킹 층의 내부 표면으로 불리는 표면부를 정의하고, 애퍼처의 폭 W0은 상측 표면과 같은 레벨인 캐비티의 폭 Wc보다 작은 것임
을 포함하는 단계; 및
- 금속 그리드 (비-전기 전도성 필드의 상측 표면으로 불리는 표면과 금속 그리드의 표면 사이의 분리간격 H를 가짐)를 형성하는 단계로서,
- 바람직하게는 캐비티를 부분적으로 충전하는 그리드의 제1 금속에 대한 무전해 습식 침착이며, 상기 침착은 바람직하게는 금속 그리드에 대한 유일한 침착이고, 상기 제1 금속은 캐비티의 저부 바로 위에 또는 심지어 캐비티의 전부 또는 일부를 피복하는 유전성 (비-금속) 하층 (결속 하층 등) 상에 침착되고, 이러한 제1 금속은 캐비티의 저부 상에, 캐비티의 플랭크 상에 및 전적으로 마스킹 층의 내부 표면 상에 침착되어, 따라서 스트랜드의 측부 구역을 형성하며, 이들 구역은 상측 표면과 수평을 이루고 (애퍼처와 대면하는) 스트랜드의 중심 구역보다 덜 거친 스트랜드의 측부 구역을 형성하는 것;
- 및 (바람직하게는 습식 및 심지어 초음파 보조 방법을 사용하여) 마스킹 층을 제거하며, 마스킹 층을 제거하는 것은 바람직하게는 그리드 표면 상에 적어도 10 nm 높이의 돌출부를 생성하지 않는 것
을 포함하는 단계
를 상기 순서로 포함한다.
에칭은 습식 에칭 방법을 사용해서 수행된다. 캐비티의 깊이는 용액의 농도, 용액 유형, 에칭 작업의 길이, 및 용액의 온도에 의해 조절된다. 그러면, 바람직하게는 (포토)레지스트인 마스킹 층은 에칭 용액에 대해 내성이다.
캐비티는 기판과 대향하는 방향으로 플레어되는 (기판으로부터의 거리에 따라 더 벌어짐) 플랭크를 갖는다. 이들은 컵-형상 또는 심지어 반구 (유형) 단면을 가질 수 있다.
산 용액은 특히 유리체 물질 (바람직하게는 에나멜)로 제조된 부분적으로 구조화된 층과 함께 사용될 수 있고, 바람직하게는 마스킹 층은 (포토)레지스트 및 특히 포지티브 포토레지스트이다.
습식 특히 산 용액을 사용하여 수득된 에칭은 (특히 산) 에칭 용액이 모든 방향에서 공격한다 (절단한다)는 점에서 수직적 및 측부적이다. 에칭 프로파일은 컵-형상 또는 반구 유형일 수 있다.
다음에, 임의적인 결속 층이 제1 금속 전에 침착된다.
유리하게는, 습식 침착 (바람직하게는 금속 그리드에 대한 유일한 침착)은 은도금일 수 있고, 바람직하게는 그리드는 단일 층이며, 제1 금속 (은을 기재로 함)은 심지어 캐비티의 저부 바로 위에 침착된다.
대안적으로, 금속 그리드의 형성은 제1 금속 상의 또는 제1 금속 아래의 그리드의 제2 금속의 또 다른 침착을 포함한다.
다른 침착이 습식 침착 (예컨대 은도금) 후에 수행되는 경우에, 이는 은의 전기도금일 수 있다. 다른 침착이 습식 침착 (예컨대 은도금) 전에 수행되는 경우에, 이는 은의 캐소드 스퍼터링일 수 있다. 그리드가 주어진 금속, 예컨대 바람직하게는 은의 2종의 별개의 침착 방법 (캐소드 스퍼터링 및 은도금, 은도금 및 전기도금)을 사용하여 수득되는 경우에, 은 층의 특성은 상이할 수 있고, 이들은 특히 식별가능한 계면을 가질 수 있다.
은도금 단계에 사용되는 용액은 은 염, 은 이온을 환원시키기 위한 작용제 및 심지어 킬레이트화제를 함유할 수 있다. 은도금 단계를 수행하기 위해, 거울 제조 분야에서 널리 사용되는, 예를 들어 문헌 [chapter 17 of the text "Electroless Plating - Fundamentals and Applications", edited by Mallory, Glenn O.; Hajdu, Juan B. (1990) William Andrew Publishing/Noyes]에 기재된 다양한 통상적인 작업 방식이 이용될 수 있다.
바람직한 실시양태에서, 은도금 단계는 광 추출 층, 부분적으로 구조화된 층 및 관통 애퍼처-함유 마스킹 층 (바람직하게는 (포토)레지스트)을 포함하는 기판을 1종의 수용액이 금속 염, 예를 들어 질산은을 함유하고 다른 수용액이 금속 이온 (Ag+ 이온) 환원제, 예를 들어 나트륨, 칼륨, 알데히드, 알콜 또는 당을 함유하는 2종의 수용액의 혼합물과 (조 내에서의 침지에 의해 또는 용액의 분무에 의해) 접촉시키는 것을 포함한다.
가장 통상적으로 사용되는 환원제는 로쉘 염 (타르타르산나트륨칼륨 KNaC4H4O6·4H2O), 글루코스, 글루콘산나트륨 및 포름알데히드이다.
은도금 단계는, 접촉시키기 전에, 바람직하게는 주석 염으로의 처리를 포함하는 증감 단계 (캐비티의 표면을 증감시키기 위해) 및/또는 바람직하게는 팔라듐 염으로의 처리를 포함하는 활성화 단계 (캐비티의 표면을 활성화시키기 위해)를 포함한다. 이들 처리의 기능은 본질적으로 후속 금속화 (은에 의한)를 촉진시키는 것 및 (캐비티 내에) 형성되는 은 금속 층의 부착을 증가시키는 것이다. 이들 증감 및 활성화 단계의 상세한 설명에 관해서, 독자는 특허 출원 US 2001/033935를 참조할 수 있다.
보다 정확하게는, 은도금 작업은 광 추출 층, 부분적으로 구조화된 층, 및 바람직하게는 (포토)레지스트로 제조된 관통 애퍼처-함유 마스킹 층을 포함하는 기판을 하기 3종 용액 중 1종을 각각 함유하는 트로프에 하기 순서로 침지시킴으로써 수행할 수 있다:
- SnCl2의 제1의 바람직하게는 교반되는 (증감) 수용액 (바람직하게는 5분 미만, 예를 들어 0.5 내지 3분 동안), 이어서 물 (증류수)로 헹굼;
- PdCl2의 제2의 바람직하게는 교반되는 (활성화) 수용액 (바람직하게는 5분 미만, 예를 들어 0.5 내지 3분 동안) , 이어서 물(증류수)로 헹굼; 및
- 은 염 용액, 바람직하게는 질산은 용액, 및 은 환원제 용액, 바람직하게는 나트륨 글루코네이트 용액의 혼합물인 제3의 바람직하게는 교반되는 용액 (바람직하게는 15분 미만 및 심지어 5분 미만, 예를 들어 0.5 내지 3분 동안), 이어서 물 (증류수)로 헹굼.
그 다음, 이와 같이 은도금되고 코팅된 기판을 마지막 조로부터 제거하고 물 (증류수)로 헹군다.
또 다른 실시양태는 광 추출 층, 부분적으로 구조화된 층, 및 바람직하게는 (포토)레지스트인 관통 애퍼처-함유 마스킹 층을 포함하는 기판을 침지시키는 대신에, 3종의 상기 용액을 상기와 동일한 순서로 분무하는 것으로 이루어진다.
마스킹 층 (예를 들어 바람직하게는 레지스트 층 및 보다 더 우수하게는 포토레지스트 층)은 바람직하게는 습식 공정을 사용하여 및 특히 용매 (아세톤 등)의 초음파 조에서 제거된다.
고굴절률 층은 바람직하게는 에나멜을 포함하며 (보다 더 우수하게는 이로 이루어지며), 층은 특히 제1 유리-프릿-기재 조성물로부터 수득된다. 바람직하게는, 추가의 산란 층은 아마도 제1 조성물과 특히 동일한 또 다른 유리-프릿-기재 조성물로부터 수득된 산란 요소를 함유하는 에나멜을 포함한다 (보다 더 우수하게는 이로 이루어진다).
유리체 물질을 포함하는 고굴절률 층은 바람직하게는 하기 방법에 의해 수득된 에나멜이다:
- 굴절률 n3의 유리 프릿을 평탄화 페이스트로 불리는 페이스트를 형성하기 위해 바람직하게는 산란 입자의 추가 없이 유기 매질과 혼합함;
- 상기 페이스트를 예를 들어 스크린 인쇄에 의해 침착시킴;
- 바람직하게는 (산란 표면의) 광물 유리 시트 바로 위에 또는 (산란 표면의) 광물 유리 시트 위의 광물 장벽 층 상에 또는 심지어 추가의 산란 층 상에; 및
- 어셈블리를 베이킹함.
유리체 물질을 포함하는 추가의 산란 층은 바람직하게는 하기 방법에 의해 수득된 에나멜이다:
- 유리 프릿을 산란 페이스트로 불리는 페이스트를 형성하기 위해 유기 매질 및 바람직하게는 산란 입자와 혼합함;
- 상기 페이스트를 바람직하게는 (편평한 및 연마 또는 텍스처화 및 산란) 광물 유리 시트 바로 위에, 또는 광물 유리 시트 위의 광물 장벽 층 상에 침착시킴; 및
- 어셈블리를 베이킹함.
추가의 산란 층은 평탄화 페이스트를 침착시키기 전에 산란 페이스트를 베이킹함으로써 형성될 수 있거나, 또는 페이스트 둘 다를 함께 베이킹할 수 있다 (하나 적은 베이킹 단계).
하나의 구성에서는, 산란 페이스트 및 평탄화 페이스트가 동일한 조성, 특히 동일한 유리 프릿을 가지고, 산란 입자의 존재 또는 부재에서만 상이하다.
유기 매질은 전형적으로 알콜, 글리콜, 및 테르피네올의 에스테르로부터 선택된다. 매질의 중량 기준 비율은 바람직하게는 10 내지 50%에 걸치는 범위에 포함된다.
(산란 및/또는 평탄화) 페이스트는 특히 스크린 인쇄, 롤 코팅, 딥 코팅, 나이프 코팅, 분무, 스핀 코팅, 유동 코팅 또는 심지어 슬롯 다이 코팅에 의해 침착될 수 있다.
스크린 인쇄의 경우에, 텍스타일 또는 금속 메쉬를 갖는 스크린, 유동 코팅 도구 및 닥터 블레이드가 바람직하게는 사용되며, 두께는 스크린의 메쉬 및 그의 장력의 선택에 의해, 유리 시트 (또는 추가의 산란 층)와 스크린 사이의 거리의 선택에 의해, 및 닥터 블레이드의 압력 및 이동 속도에 의해 제어된다. 침착물은 전형적으로 매질의 성질에 의존하여 적외선 또는 자외 방사선 하에 100 내지 150℃의 온도에서 건조된다.
통상적으로, 유리 프릿 (70 - 80 중량%)은 20 - 30 중량%의 유기 매질 (에틸 셀룰로스 및 유기 용매)와 혼합된다.
페이스트는, 예를 들어 페이스트를 응고시키기 위해, 120 내지 200℃에 걸치는 범위의 온도에서의 열 처리에 적용될 수 있다. 그 다음, 페이스트는 유기 매질을 제거하기 위해 350 - 440℃에 걸치는 열 처리에 적용될 수 있다. 에나멜을 형성하기 위한 베이킹은 Tg 초과에서, 전형적으로 600℃ 미만 및 바람직하게는 570℃ 미만의 온도에서 일어난다.
상측 표면 및 그리드는 전기 전도성 코팅이 침착되기 전 또는 침착된 후에 연마될 수 있다.
게다가 방법은 (레지스트, 특히 포토레지스트) 마스킹 층 - 1종 이상의 그리드 물질로 피복됨 -을 제거한 후, 그리드 바로 위에 및 부분적으로 구조화된 층 상에 (바로 위에) 단층 또는 다층 전기 전도성 코팅을 침착시키는 단계를 포함할 수 있다:
- 물리적 증착에 의해, 특히, 캐소드 스퍼터링에 의해, SnZnO 또는 AZO의 임의적인 제1 침착 및 ITO, 또는 (도핑된) ZnO 또는 심지어 MoO3, WO3 또는 V2O5를 기재로 하는 침착물의 제2 또는 마지막 또는 바람직하게는 유일한 침착으로; 및/또는
- 습식 가공, 예를 들어 (전기) 전도성 중합체의 침착, 바람직하게는 단층 전기 전도성 코팅의 단일 침착에 의해.
모든 침착 작업이 습식 침착 작업인 것이 바람직할 수 있다.
방법은 전기 전도성 코팅의 침착 전에, 전극을 바람직하게는 5분 내지 120분 및 특히 15 내지 90분에 포함되는 길이의 시간 동안 180℃ 초과, 바람직하게는 250℃ 내지 450℃ 및 특히 250℃ 내지 350℃의 온도까지 (전극을) 가열하는 단계를 포함할 수 있다.
및/또는, 방법은 광물 층, 바람직하게는 ITO 층 또는 (도핑된) ZnO를 기재로 하는 층으로 이루어진 전기 전도성 코팅의 침착 후에 가열 단계를 포함할 수 있으며, 이러한 가열은 바람직하게는 5분 내지 120분 및 특히 15분 내지 90분에 포함되는 길이의 시간 동안 180℃ 초과의 온도, 바람직하게는 250℃ 내지 450℃ 및 특히 250℃ 내지 350℃에 포함되는 온도까지이다.
이러한 가열은 그리드의 R스퀘어를 개선시키는 것 및/또는 ITO 광물 층의 흡수를 저하시키는 것을 가능하게 한다.
본 발명은 이제 비제한적인 실시예 및 도면을 사용하여 보다 더 상세하게 기재될 것이다.
- 도 1은 본 발명의 제1 실시양태에 따른 전기 전도성 OLED 캐리어의 개략적인 횡단면도이고;
- 도 1a는 도 1의 상세도이고;
도 1b는 도 1의 캐리어에 사용된 그리드의 개략적인 상면도를 예시하고, 도 1c는 이러한 그리드의 변형의 개략적인 상면도이고;
- 도 1d는 상측 표면 및 그리드의 스트랜드를 제시하는, 본 발명의 실시예 번호 1에 따른 전기 전도성 OLED 캐리어 (전기 전도성 코팅 없음)의 주사 전자 현미경사진이고;
- 도 1e는 실시예 번호 1로 제조된 OLED 및 비교 OLED의 외부 양자 효율을 HTL 두께의 함수로서 제시하고;
- 도 1f는 제1 비교 실시예에서 상측 표면 및 그리드의 스트랜드를 제시하는 전기 전도성 OLED 캐리어 (전기 전도성 코팅 없음)의 주사 전자 현미경사진이고;
- 도 1g는 출원인에 의해 제조된 제2 비교 실시예에서 상측 표면 및 그리드의 스트랜드를 제시하는 전기 전도성 OLED 캐리어 (전기 전도성 코팅 없음)의 주사 전자 현미경사진이고;
- 도 1h는 출원인에 의해 제조된 제2 비교 실시예의 스트랜드와 함께, 부분적으로 구조화된 층의 캐비티를 통한 단면의 개략적인 상세도이고;
- 도 2는 본 발명의 제2 실시양태에 따른 전기 전도성 OLED 캐리어의 개략적인 횡단면도이고;
- 도 3a 내지 3g는 도 1의 전기 전도성 캐리어의 제조 방법의 개략도이고;
- 도 4는 부분적으로 구조화된 층의 캐비티를 통한 단면의 주사 전자 현미경사진이다.
명확성을 위해, 제시된 대상의 다양한 요소는 일정한 비율이 아님을 알 것이다.
개략적인 도 1은 배면-발광 유기 발광 장치 (OLED)를 위한 전기 전도성 및 산란 캐리어(100)의 횡단면도를 제시한다.
이러한 캐리어(100)는 제1 표면으로 불리는 제1 주면(11)을 갖는 - 편평하거나 또는 광을 산란하기 위해 심지어 텍스처화된 - 1.3 내지 1.6의 굴절률 ns를 갖는 유기 유리 또는 바람직하게는 광물 유리로 제조된 편평한 또는 만곡된 글레이징 기판(1)을 포함하며, 기판으로부터의 거리에 따라 하기 순서로 하기를 담지한다:
- 광물 유리가 사용되는 경우에 임의적인 알칼리-금속 장벽 층 (제시되지 않음), 또는 유기 유리가 사용되는 경우에 수분 장벽 층, 예컨대 질화규소 또는 Ti(Zr)Ox;
- 산란 요소를 함유하는 추가의 산란 층에 의해 형성된 전기 절연성 바람직하게는 광물 광 추출 층(41)으로서, 바람직하게는, 1.7 내지 2.3, 바람직하게는 1.80 내지 2.10 및 특히 1.85 내지 2.00의 굴절률 n4의 고굴절률 유리체 물질로 제조되며, 이들 유리체 물질, 예컨대 에나멜은 산란 요소 예컨대 산란 입자(4') 및 기공(4") (또는 이들 2종 중 1종의 변이체로서)을 함유하는 것이고, 주어진 및 바람직하게는 마이크로미터 크기의 두께 e4 및 심지어 최대 30μm의 두께인 층;
- 바람직하게는 마이크로미터 크기 및 심지어 최대 20μm의 두께 e3의 고굴절률 유리체 물질 및 바람직하게는 에나멜로 제조되며, 고굴절률 유리체 물질에는 산란 입자가 첨가되지 않은, 1.7 내지 2.3, 바람직하게는 1.80 내지 2.10, 및 특히 1.85 내지 2.00의 굴절률 n3의 고굴절률 전기 절연성인 부분적으로 구조화된 층(3)으로서, 추가의 산란 층의 표면을 피복하고 하기를 포함하는 층(3):
- 주어진 (바람직하게는 마이크로미터 크기) 두께 e'3의, 여기서 추가의 산란 층 바로 위에 위치하는, 하측 영역으로 불리는 영역(30)으로서, 추가의 산란 층의 표면을 덮는 (연속적, 비-텍스처화) 영역(30); 및
- 돌출부 및 함몰부로 구조화되며, 돌출부가 편평한 상측 표면(31')을 정의하고, 캐비티 또는 함몰부가 저부(32') (하측 표면을 정의함) 및 플랭크(32) 에 의해 경계지워지고, 캐비티가 바람직하게는 최대 1500 nm 및 200 nm 초과의, 중앙에서 측정된 높이 ec를 갖고, 캐비티가 주어진 균일한 또는 불균일한 배열 (개별 밴드, 메쉬 등)로 연장되고, 상측 표면이 국부적으로 편평한 것인 구조화된 영역(31);
- 금속 그리드로 불리는 그리드(20)로 배열된 층을 포함하는 전극(2)으로서, 상기 그리드는 금속(들), 바람직하게는 은 단층으로 제조되고, 그리드는 여기서 캐비티 내에 앵커링되는 스트랜드 - 다시 말해서, 트랙 - (20)으로부터 형성되는 단층이고, 스트랜드는 50 μm 미만, 보다 더 우수하게는 30 μm 이하 (및 적어도 1 μm)의 폭 A를 가지며 5000 μm 이하의 거리 B로 이격되고, 상기 그리드는 적어도 100 nm 및 바람직하게는 1500 nm 미만의 스트랜드 표면의 중앙에서 정의된 두께 e2를 갖고, 그리드는 20 Ω/□ 미만, 및 심지어 10 Ω/□ 미만 또는 5 Ω/□ 미만의 시트 저항을 갖는 전극; 및
- 예를 들어 약 10-1 옴.cm의 저항률 ρ1 및 약 100 nm 이상의 두께의, 그리드(2) 상의 및 상측 표면(31') 상의 바람직하게는 ITO (또는 AZO 또는 GZO, AGZO)로 제조된 광물 층으로 또는 고굴절률 전도성 중합체 층 예컨대 습식 공정에 의해 침착된 PEDOT:PSS 층인 변이체로서 이루어진, 100 nm 이하 및 보다 더 우수하게는 60 nm 이하의 두께 e5, 20 Ω.cm 미만 및 금속 그리드의 저항률 초과의 저항률 ρ5 및 적어도 1.55의 주어진 굴절률 n5의, 바람직하게는 단층인 전기 전도성 코팅(5).
캐비티를 특징화하기 위해, 도 1a (도 1의 상세도)에 제시된 바와 같이, Ac는 캐비티의 저부에서의 폭으로 정의되고, Bc는 2개의 인접 캐비티 저부 사이의 거리로 정의된다. ec는 캐비티의 저부의 중심으로부터 측정되는 높이이다.
캐비티는 부분적으로 구조화된 층의 형성 동안 층을 습식 에칭하는 방법의 결과로서 경사진 플랭크를 가지며, 세부사항은 하기에 주어진다.
플랭크는 플레어되고 (이들은 기판으로부터의 거리에 따라 더 벌어짐), X와 Y 사이의 수평 거리 L은 X가 플랭크의 가장 높은 지점이고 Y가 캐비티의 저부의 말단에 있는 지점이도록 정의된다. ec보다 큰 L이 수득되며, L≤2ec 및 심지어 L≤1.4ec이다.
캐비티의 중심에서 상측 표면(31')과 금속 그리드(2)의 표면의 분리간격 H는 100 nm 초과 및 보다 더 우수하게는 150 nm 초과이다.
스트랜드는 은도금 침착으로 인해 거친 중심 구역(21) 및 폭 L1의 평활한 측부 구역(22, 22')을 갖는다. 따라서 중심 구역의 폭 Ac는 A-2L1과 동일하다.
ITO 코팅(5)는 마그네트론 캐소드 스퍼터링에 의해 침착되며, 그의 표면은 바로 아래의 표면 (부분적으로 구조화된 층, 측부 구역, 중심 구역의 표면)에 등각이다.
부분적으로 구조화된 층(3)은 국부적으로 편평하고, 산란 입자를 전혀 함유하지 않는다. 부분적으로 구조화된 층은 바람직하게는 전혀 기공을 함유하지 않거나, 또는 표면 상에 개방된 적어도 몇개의 기공을 함유한다. 최소한 부분적으로 구조화된 층은 광을 산란하고/거나 너무 큰 표면 조도를 국부적으로 생성하기 쉬운 기공을 전혀 함유하지 않는다.
OLED 장치를 제조하기 위해, 단일- 또는 다중- (탠덤 등) 접합 유기 발광 시스템 및 반사성 (또는 반-반사성) 특히 금속, 예를 들어 은- 또는 알루미늄-기재, 상부 전극을 이어서 첨가한다.
도 1b는 도 1의 캐리어(100)에 사용되는 그리드의 개략적인 상면도이다. 그리드(2)는 상측 표면과 같은 레벨인 폭 A 및 상측 표면과 같은 레벨인 거리 B의 별개의 선형 스트랜드(20)로 형성된다 (따라서 개별 캐비티에서 선형 트로프를 형성함). 패턴간 거리 B는 인접 스트랜드 사이의 최대 거리에 상응한다.
도 1c는 폐쇄된 메쉬, 또는 예를 들어 벌집-형상 또는 임의의 다른 기하학적 (정사각형 등) 또는 비-기하학적 형상인 패턴을 형성하는 상호연결된 스트랜드(20)를 갖는 그리드 변이체이다. 패턴간 거리 B는 메쉬의 2개 지점 사이의 최대 거리에 상응한다.
제1 실시양태에서, 도 1에 관련하여, 하기 특색이 선택되었다.
유리(1)는 편평하고, 1% 미만의 헤이즈를 갖고, 맑은 소다-석회-실리카 유리, 예를 들어 플로트 유리로 제조되고, 약 1.5의 굴절률, 예를 들어 0.7 mm의 두께, 및 적어도 90%의 TL을 가졌다.
10 μm인 두께 e4의 추가의 산란 층(4)는 500℃ 미만의 Tg의 비스무트가 풍부한 (예를 들어 적어도 55 중량% 및 바람직하게는 85 중량% 미만) 유리 기질로 구성된 TiO2 (평균 직경 400 nm), 또는 변형체로서 SiO2 (평균 직경 300 nm)의 산란 입자를 TiO2 입자의 경우에 약 5x108개 입자/mm3 및 SiO2 입자의 경우에 약 2x106개 입자/mm3의 입자 밀도로 함유하는 고굴절률 에나멜 (λ = 550 nm에서 n4 = 1.95)이었다.
산란 층(4) 바로 위에 침착되는 부분적으로 구조화된 층(3)은 9 내지 12 μm, 예를 들어 10 μm의 두께 e3으로, 산란 입자의 첨가 없이 동일한 비스무트-풍부 매트릭스 (λ = 550 nm에서 n3 = 1.95)로 구성되었다.
두께 ec는 500 nm였다. 에나멜 층(3)의 캐비티는 상기 상세하게 기재된 바와 같이 산 에칭에 의해 수득되었다.
부분적으로 구조화된 층(3)은 국부적으로 편평하였다. 상측 표면(31')의 조도는 1 nm 미만의 Ra에 의해 정의되었다.
Tg 초과의 베이크 (및 심지어 유기 매질을 제거하기 위한 것)는 일단 예를 들어 유리 프릿을 기재로 하는 페이스트가 침착된 후 (임의적인 건조 작업 후) 및 산란 입자 없이 동일한 유리 프릿 페이스트가 산란 입자가 침착된 후에 수행되었다.
유리(1), 산란 층(4) 및 부분적으로 구조화된 층(3)으로 구성된 어셈블리의 TL은 57%이고, 헤이즈는 85%이고, 흡착은 2% 미만이었다.
그리드(2)는 은도금에 의해 캐비티 바로 위에 침착되는 은 단층이다. 은은 부분적으로 캐비티를 충전하며, e2는 약 200 nm이다. 따라서 H는 300 nm이다. 메쉬인 그리드의 패턴은 육각형이다. 폭 A는 12 μm이고, 최대 거리 B는 560 μm이다. 피복률 T는 4.5%이다.
은 층을 약 200 nm의 두께 e2로 하기 작업 방식을 사용하여 부분적으로 구조화된 층(3)에 침착시켰다:
- 하기 은도금 용액을 희석하였다 (독도르.-잉. 슈미트, 게엠베하(DR.-ING. SCHMITT, GMBH), 독일 64807 디에부르크 디젤스트라쎄 16)에 의해 제공되는 희석될 용액):
o 250 cm3 플라스크 내 미라플렉스(Miraflex)®1200 (SnCl2의 용액) (1번 용액) 100μl;
o 250 cm3 플라스크 내 미라플렉스® PD (PdCl2의 용액) (2번 용액) 200μl;
o 250 cm3 플라스크 내 미라플렉스®RV (환원제 글루콘산나트륨의 용액) (3번 용액) 15 ml; 및
o 250 cm3 플라스크 내 미라플렉스®S (질산은 용액) (4번 용액) 15 ml;
- 기판 (에나멜 층(4, 3)을 가짐)을 트레이에 위치시키고, 그 위에 1번 용액의 내용물을 붓고, 1분 동안 교반한 후, 증류수로 헹굼;
- 기판 (에나멜 층(4, 3)을 가짐)을 제2 트레이에 위치시키고, 그 위에 2번 용액의 내용물을 붓고, 1분 동안 교반한 후, 증류수로 헹굼;
- 기판 (에나멜 층(4, 3)을 가짐)을 마지막 트레이에 위치시키고, 그 위에 3번 용액 및 4번 용액의 내용물을 붓고, 2분 동안 교반한 후, 증류수로 헹군다.
전기 전도성 코팅(5)은 약 2의 굴절률 및 10-1 Ω.cm 미만의 저항률 ρ5의 산화인듐주석 ITO의 50 nm 두께의 층으로 이루어졌다.
ITO를 산화인듐 (90 중량%) 및 산화주석 (10 중량%)으로 제조된 세라믹 표적을 사용하여 2x10-3 mbar의 압력에서 O2/(Ar + O2) 1%의 아르곤 및 산소의 혼합물 하에서 마그네트론 스퍼터링에 의해 침착시켰다.
600℃에서 20분 동안 어닐링 후에 통상적인 4-포인트 프로브 방법에 의해 측정된 어셈블리의 R스퀘어는 대략 2.5 옴/스퀘어였다.
도 1d는 전기 전도성 코팅의 침착 이전의 부분적으로 구조화된 층에서의 은 그리드(2)의 원자 현미경사진이며, 이는 부분적으로 구조화된 에나멜 층(3)의 상측 표면(31) 및 중심 구역(21)이 더 거친, 편평한 측부 구역(22)을 갖는 그리드의 스트랜드(20)를 제시한다. 캐비티의 플랭크(32)를 또한 볼 수 있다.
도 1e는 공기에서 측정되는 외부 양자 효율 EQE공기의 의존성을 실시예 번호 1에 따라 제조된 OLED (곡선 8) 및 비교 OLED (곡선 8')의 HTL의 두께의 함수로서 제시한다.
비교 OLED는 동일한 유리 및 동일한 추가의 산란 층을 사용하여 출원인에 의해 제조되었고, 상기 추가의 산란 층 상에는 부분적으로 구조화된 층으로서 동일한 두께 및 동일한 물질의 구조화되지 않은 층이 얹혀졌고, 전극으로서 50 nm의 두께 및 100 옴/스퀘어의 R스퀘어의 코팅(5)과 동일한 ITO 층을 가졌으며 - 상기 R스퀘어 값은 따라서 실시예 번호 1의 OLED의 것보다 훨씬 더 높다.
발광 시스템은 하기를 포함한다:
- 가변 두께 (약 200 내지 600 nm)의 HTL;
- 10 nm 두께의 전자 차단 층 (EBL);
- 오렌지색에서 방출하는 10 nm 두께의 층;
- 청색에서 방출하는 25 nm 두께의 층;
- 10 nm 두께의 정공 차단 층(HBL); 및
- 40 nm 두께의 전자 수송 층 (ETL).
캐소드는 100 nm 두께의 알루미늄 층이었다.
EQE공기는 적분구 내부에서 측정하였다. 본 발명에 따른 OLED의 EQE공기는 만족스러웠고 (11% 내지 12%), 비교 OLED의 것과 거의 동일하였다. 약 5%의 차이는 은 그리드에 의한 표면 차폐 (4.5%의 피복률 T)로 인한 것이었다. 대조적으로, 비교 애노드의 보다 낮은 Rsq 때문에, 실시예 번호 1에서 제조된 OLED는 비교 OLED의 것보다 약 20% 높은 발광 효능을 갖는다. 더욱이, 실시예 번호 1에서 제조된 OLED는 유리 시트 (광 추출 층 없음) 및 ITO를 기재로 하는 전극으로 제조된 OLED보다 더 높은 EQE공기를 가지며, 이의 EQE공기는 약 7.5 내지 8%이다.
도 1f는 은도금에 의해 수득된 그리드(2')의 스트랜드(20')의 주사 전자 현미경사진이지만, 그의 중심 구역(21)은 본 출원인에 의해 비교 실시예로 제조된 예인 부분적으로 구조화된 에나멜 층(3)의 상측 표면(31')과 100 nm 미만으로 수평을 이룬다.
약 50 nm 높이의 돌출부(23) (여기서 연속적)는 평활한 측부 표면(22)의 내부 에지 및 거친 중심 표면(21)의 외부 에지를 따라 나타나는 것으로 관찰되었다. 이들 돌출부(23)는 누설 전류를 발생한다.
도 1g는 은도금 대신에 마그네트론 캐소드 스퍼터링에 의해 수득된 그리드(2")의 스트랜드(20")의 상단을 제시하고 층(3)의 상측 표면(31)을 제시하는 주사 전자 현미경사진이다. 은은 은으로 제조된 표적으로 8x10-3 mbar의 압력에서 아르곤 하에 마그네트론 캐소드 스퍼터링에 의해 침착된다.
마스킹 층에 의한 섀도잉 때문에, 스트랜드의 측부 구역(22a)는 컵-형상이다. 이들 컵은 누설 전류를 발생한다.
따라서, 도 1h는 이러한 유형의 은으로 제조된 그리드(2")의 스트랜드(20")로서 부분적으로 구조화된 층(3)의 캐비티 내에 있는 스트랜드의 프로파일의 개략적인 횡단면 상세도를 제시한다. 측부 구역(22a 및 22b)는 누설 전류를 발생하는 형태에서의 틈을 생성한다.
도 2는 본 발명의 제2 실시양태에서의 배면-방출 유기 발광 장치 (OLED)를 위한 전기 전도성 캐리어(2000)를 통한 단면도를 개략적으로 제시한다.
캐리어(100)에 대한 변형만이 하기에 상세하게 기재된다.
광 추출 층(42)은 유리의 제1 표면에 의해 형성되며, 상기 표면은 거친 산란 표면이다. 따라서, 부분적으로 구조화된 층(3)은 유리의 산란 제1 표면 바로 위에 위치한다.
제2 실시양태에서, 도 2와 관련하여, 하기 특색이 선택되었다.
제1 산란 표면(11)의 조도(42)는 유리를, 예를 들어 플루오린화수소산을 사용하여 에칭함으로써 수득하였다. 거친 기판의 예는 쌩-고벵 캄파니 라 베네치아나(Saint-Gobain company La Veneciana)에 의해 제조된 사티노보(Satinovo)® 메이트(Mate)로 불리는 유리이다. 에칭된 기판의 돌출부는 예를 들어 실질적으로 피라미드-형상이고 랜덤하게 분포되며, 광을 등방성으로 산란한다.
하기 표는 조도 파라미터 Ra, Rz 및 헤이즈를 제공한다.
Figure pct00001
고굴절률의 부분적으로 구조화된 층(3)의 경우, 선택된 에나멜은 20 μm의 두께 e3으로 실시예 1의 층에 대해 기재된 바와 같도록 선택된다.
대안적으로, 특허 출원 WO 2014/048927의 실시예 1 내지 5에 기재된 바와 같이 마모에 의해 수득된 산란 표면이 선택될 수 있다.
도 3a 내지 3g는 산 에칭에 의해 부분적으로 구조화된 층을 제조하고 은도금에 의해 은 그리드를 제조하는 방법의 개략도 (일정 비율 아님)이다 - 도 1과 관련하여.
도 3a에 예시된 제1 단계는 기판 상에 산란 입자를 함유하는 광물 물질로 제조된 추가의 산란 층에 의해 형성된 광 추출 층(4)으로 코팅된 유리(1)로 출발하여 하기로 이루어진다.
- 광 추출 층 상에, 상기 굴절률 n3을 갖는 유리체 물질 (바람직하게는 에나멜)을 포함하는 고굴절률 층(3a)을 형성하는 것; 및
- 층(3a)에 액체 마스킹 물질, 여기서는 포지티브 포토레지스트인 통상적인 AZ1505 레지스트의 층(60)을 적용하는 것.
그 다음, 포토레지스트를 대류 오븐에서 20분 동안 100℃에서 베이킹한다. 포토레지스트의 두께는 800 nm이다.
도 3b에서 예시된 제2 단계는 포토레지스트 패턴을 발생하는 것으로 이루어진다. 이를 실행하기 위해, 불연속부(71)를 함유하는 포토리소그래피 마스크(70)를 레지스트(60)에 적용하고, 레지스트(60)를, 개별 (평행) 스트립에서, 불균일한 또는 균일한 배열로 배열되거나 또는 메쉬를 위해 상호연결된 관통 애퍼처 배열이 되도록 의도된 구역에서 불연속부를 통해 Hg 램프를 사용하여 20 mW/cm2의 UV (365 nm에서)로 조사한다.
도 3c에 예시된 제3 단계는 포토레지스트(60)에 관통 애퍼처를 생성하는 것으로 이루어진다. 조사된 구역을 테트라메틸 암모늄 히드록시드 (TMAH)를 기재로 하는 특정 현상 용액 중의 용해에 의해 제거하고, 탈이온수로 헹구며, 따라서 포토레지스트를 통한 관통 애퍼처를 형성한다. 관통 애퍼처의 경계짓는 포토레지스트의 플랭크(61)는 경사지고 유리로부터의 거리에 따라 플레어된다. 따라서, 포토레지스트(60)의 외부 또는 상부 표면(63)과 같은 레벨이고, 각각의 관통 애퍼처의 폭은 상측 표면(31')과 같은 레벨인 폭 W0보다 크다.
대안적으로, 네가티브 포토레지스트 및 역 포토리소그래피 마스크 (조사되지 않은 구역을 제거하여 애퍼처를 형성함)를 사용할 수 있다.
도 3d에 예시된 제4 단계는 연속적인 고굴절률 유전 층(3a) 예컨대 에나멜로 제조된 층에, 캐비티를 생성하는 것으로 이루어진다. 부분적으로 구조화된 층은 바람직하게는 건식 에칭보다는 습식 에칭에 의해, 예를 들어 실온에서 산 에칭에 의해 형성된다. 따라서, 선택된 레지스트(60)는 pH 2.1의 아세트산인 에칭 용액에 대해 내성이다. 그러면, 에치 깊이는 에치의 길이에 의해 여기서는 35 nm.min-1로 제어된다. 에치는, 경사지고, 만곡되고, 유리(1)로부터의 거리에 따라 플레어된 플랭크(32)를 갖는 깊이 ec의 캐비티를 형성한다.
여기서는 산인 에칭 용액은 모든 방향에서: 수직으로 및 측부로 공격 (에칭)한다.
에칭 프로파일은 컵-형상이다. 각각의 캐비티는 폭 W0보다 더 큰 폭 Wc를 가져, 포지티브 포토레지스트의 표면부(62, 62')를 캐비티와 대면하는 상측 표면에 대해 돌출되도록 하며, 이들 부분은 내부 표면으로 지칭된다. 내부 표면(62, 62')을 L과 실질적으로 동일한 폭 L0을 갖는다. 캐비티의 저부(32')는 편평하다.
도 4는 부분적으로 구조화된 에나멜 층(3), 및 만곡된 플랭크(32) 및 저부(32')를 갖는 캐비티의 부분 횡단면도를 제시하는 SEM 현미경사진이다.
도 3e에 예시된 제5 단계는 습식 및 보다 정확하게는 무전해 침착 기술을 사용하여 및 따라서 바람직하게는 은도금에 의해 금속 그리드(2)를 침착시키는 것으로 이루어진다. 침착은 캐비티를 부분적으로 충전하기 위해 캐비티의 포토레지스트(60) (산 에칭에 대해 내성) 내 애퍼처(61)를 통해 수행된다. 은은 캐비티의 저부 상에, 캐비티의 플랭크 상에, 포토레지스트의 내부 표면(62, 62') 상에, 포토레지스트의 플랭크 상에 (및 층(3)의 상측 표면으로부터 부재) 및 상부 표면 상에 또는 불연속적 외부 표면(63)으로 불리는 표면 상에 침착된다.
보다 정확하게는, 은도금은 각각의 캐비티를 부분적으로 충전하고 저부 상에, 플랭크 상에 및 전적으로 마스킹 층의 내부 표면(62, 62') 상에 침착되어, 따라서 상측 표면과 수평을 이루고 관통 애퍼처와 대면하는 중심 스트랜드 구역(24)보다 덜 거친 측부 스트랜드 구역(23, 23')을 형성한다. 각각의 측부 구역(22, 23')의 폭 L1은 대략 L0+e2이다.
중심 구역 및 편평한 측부 구역의 조도 파라미터의 예는 두께 e2의 함수로서, 하기 표에 수록되었다.
Figure pct00002
도 3f에 예시된 제6 단계는 아세톤 용매 및 초음파와 함께 습식 가공을 사용하여 포토레지스트를 제거하는 것으로 이루어진다.
도 3g에 예시된 제7 단계는 ITO, 또는 AZO, GZO 또는 AGZO로 제조된 전기 전도성 코팅(5)를 캐소드 스퍼터링에 의해 침착시키는 것으로 이루어진다. 대안적으로 이는 이들 물질 또는 심지어 전도성 중합체의 습식 침착에 관한 문제이다.

Claims (25)

  1. 전기 전도성 OLED 캐리어(100 내지 200)이며,
    - 제1 표면으로 불리는 제1 주표면(11)을 갖는, 1.3 내지 1.6의 굴절률 n1의 유기 또는 광물 유리 글레이징 기판(1); 및
    - 제1 표면(11)과 동일한 측 상에 글레이징 기판에 의해 담지된 전극으로서, 상기 전극은 금속 그리드로 불리는 그리드(2)에 배열된 층을 포함하며, 상기 그리드는 20 Ω/□ 미만의 시트 저항을 갖는 금속(들)으로 제조되고 적어도 100 nm의 두께 e2를 갖고, 그리드는 스트랜드(20)로부터 형성되며, 스트랜드는 50 μm 이하의 폭 A를 갖고 5000 μm 이하의 스트랜드간 거리 B로 분리되고, 스트랜드는 1.65 초과의 굴절률의 복수의 전기 절연성 비-전기 전도성 필드(31)에 의해 분리되는 것인 전극
    을 상기 순서로 포함하고,
    캐리어는 제1 표면(11)과 동일한 측 상에
    - 금속 그리드(2) 아래의 전기 절연성 광 추출 층(41 내지 42); 및
    - 두께에서 부분적으로 구조화된 전기 절연성 층(3)으로서, 주어진 조성 및 1.7 내지 2.3의 굴절률 n3을 가지며, 광 추출 층 상에 위치하는 층(3)
    을 포함하고, 상기 부분적으로 구조화된 층은
    - 금속 그리드를 함유하는 캐비티를 갖도록 구조화된, 광 추출 층으로부터 가장 멀리 위치하는 영역(31)으로서, 비-전기 전도성 필드를 함유하는 영역(31); 및
    - 금속 그리드 아래에 및 광 추출 층 상에 위치하는, 하측 영역으로 불리는 또 다른 영역(30)
    으로부터 형성되고,
    그리드는 비-전기 전도성 필드(31)의 상측 표면(31')으로 불리는 표면으로부터 후퇴되어 있고 상측 표면(31')과 금속 그리드(2)의 표면 사이의 분리간격 H는 100 nm 초과이며, H는 스트랜드의 표면의 중앙과 상측 표면 사이에서 측정되고, 스트랜드(2)는 그의 길이를 따라 상측 표면(31')과 수평을 이루는 측부 구역(22, 22') 사이의 중심 구역(21)을 갖는 것을 특징으로 하는,
    전기 전도성 OLED 캐리어(100 내지 200).
  2. 제1항에 있어서, H가 150 nm 초과 및 바람직하게는 500 nm 미만인 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200).
  3. 제1항 또는 제2항에 있어서, 스트랜드(20)의 표면에는 측부 구역(22, 22')의 내부 에지를 따라 10 nm 초과 높이의 돌출부가 없는 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200).
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 금속 그리드(2, 20)가 무전해 침착에 의해 및 바람직하게는 은도금에 의해 수득되는 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200).
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 중심 구역(21)의 표면 조도가 측부 구역(22, 22')의 표면 조도보다 더 높고, 측부 구역(22, 22')의 Rq 조도 파라미터가 최대 5 nm인 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200).
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 측부 구역(22, 22')이 폭 L1을 가지며, L1은 캐비티의 높이 ec보다 크고, L1≤2ec인 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200).
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 바람직하게는 은으로 제조된 금속 그리드(2, 20)가 25% 미만 또는 10% 미만 및 심지어 6% 미만의 피복률 T를 갖는 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200).
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 금속 그리드(2, 20)의 두께 e2가 1500 nm 미만, 바람직하게는 100 nm 내지 1000 nm에 걸치는 범위 및 특히 200nm 내지 800 nm에 걸치는 범위이고, 폭 A가 30 μm 미만 및 바람직하게는 1.5 μm 내지 20 μm에 걸치는 범위인 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200).
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 금속 그리드(20)의 1종 이상의 물질이 은, 구리, 니켈 및 이들 금속을 기재로 하는 합금으로 형성된 군으로부터 선택되고, 바람직하게는 은을 기재로 하는 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200).
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 200 nm 초과의 높이 ec의 캐비티(32, 32')가, ec 초과의 수평 거리 L 및 L≤2ec로, 글레이징 기판으로부터의 거리에 따라 더 벌어지는 플레어된 플랭크(32)에 의해 경계지워지는 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200).
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 구조화된 영역(31), 및 바람직하게는 하측 영역(30)이 어떠한 산란 입자도 함유하지 않는 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200).
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 부분적으로 구조화된 층(3)이 유리체 물질, 바람직하게는 에나멜로 제조된 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200).
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 기판(1)이 바람직하게는 광물 유리로 제조되고, 광 추출 층이 추가의 산란 층(41)을 포함하며, 상기 추가의 산란 층의 구성요소가 유리체 물질, 바람직하게는 에나멜, 및 산란 요소(4', 4")를 포함하고, 부분적으로 구조화된 층(3)의 조성이 유리체 물질, 바람직하게는 에나멜을 포함하며, 부분적으로 구조화된 층의 조성이 특히 추가의 산란 층의 물질의 조성과 동일한 것, 및/또는 바람직하게는 광물 유리로 제조된 기판의 산란 제1 표면(42)이 광 추출 층의 일부를 형성하거나 또는 심지어 광 추출 층이고, 부분적으로 구조화된 층(3)의 조성이 유리체 물질, 바람직하게는 에나멜을 포함하는 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200).
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 전기 전도성 코팅(5)이 상측 표면(31') 및 바람직하게는 은으로 제조된 금속 그리드(2)를 바람직하게는 직접적으로 피복하며, 이러한 전기 전도성 코팅은 특히 500 nm 이하의 두께 e5, 20 Ω.cm 미만 및 금속 그리드의 저항률 초과의 저항률 ρ5, 및 적어도 1.55의 굴절률 n5를 갖는 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200).
  15. 제14항에 있어서, 전기 전도성 코팅(5)이 1.7 내지 2.3에 포함되는 굴절률 na의 광물 층을 포함하며, 상기 층은 바람직하게는 150 nm 미만의 두께이고 바람직하게는 산화인듐주석 또는 산화아연을 기재로 하는 투명한 전기 전도성 산화물로 제조된 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200).
  16. 제14항 또는 제15항에 있어서, 전기 전도성 코팅이, 적어도 기판으로부터 가장 먼 마지막 층으로서, 적어도 1.55의 굴절률 nb의 전기 전도성 중합체(들) 예컨대 PEDOT 또는 PEDOT:PSS로 제조된 서브마이크로미터 크기의 두께의 유기 층을 포함하는 것을 특징으로 하는, 장치에 따른 전기 전도성 캐리어.
  17. 제14항 또는 제15항에 있어서, 임의로 정공 수송 층 HTL 또는 정공 주입 층 HIL을 포함한, 전기 전도성 코팅(5) 상에 침착된 유기 발광 시스템을 포함하는 것을 특징으로 하는, 전기 전도성 캐리어.
  18. 제1항 내지 제17항 중 어느 한 항에 따른 전기 전도성 캐리어(100 내지 200)를 포함하며, 금속 그리드를 갖는 전극이 기판과 가장 가까운 하부 전극으로 불리는 전극을 형성하는 것인 유기 발광 장치.
  19. - 기판을 제공하는 단계로서,
    - 바람직하게는 기판의 산란 제1 표면에 의해 형성되고/거나 기판의 제1 표면 상의 추가의 산란 층에 의해 형성된 광 추출 층(4); 및
    - 광 추출 층 상의, 바람직하게는 산란 입자를 함유하지 않는, 굴절률 n3의 조성물로 제조된 고굴절률 층(3a)으로 불리는 층으로서, 상기 고굴절률 층(3a)은 바람직하게는 광 추출 층을 평탄화하는 것인 층
    을 포함하는 기판을 제공하는 단계;
    - 고굴절률 층(3a)에 캐비티를 형성하여, 따라서 부분적으로 구조화된 층(3)을 형성하는 단계로서,
    - 고굴절률 층(3a) 상에, 플랭크를 갖는 주어진 배열의 관통 애퍼처를 함유하는 불연속 마스킹 층을 생성하는 것; 및
    - 마스킹 층 내 관통 애퍼처를 통해 고굴절률 층(3a)을 습식 에칭하며, 마스킹 층의 플랭크는 캐비티의 플랭크에 대해 돌출되어 따라서 캐비티와 대면하는 마스킹 층의 내부 표면(62, 62')으로 불리는 표면부를 정의하는 것
    을 포함하는 캐비티-형성 단계; 및
    - 금속 그리드(2)를 형성하는 단계로서, 그리드-형성 단계는 캐비티를 그리드의 제1 금속의 바람직하게는 무전해 습식 침착에 의해 부분적으로 충전하는 것을 포함하며, 이러한 제1 금속은 캐비티의 저부 상에, 캐비티의 플랭크 상에 및 전적으로 마스킹 층(60)의 내부 표면(62, 62')에 상에 침착되어, 따라서 스트랜드(22, 22')의 측부 구역을 형성하며, 이들 구역은 상측 표면과 수평을 이루고 스트랜드의 중심 구역(21)보다 덜 거친 것인 단계; 및
    - 마스킹 층을 제거하는 단계
    를 상기 순서로 포함하는, 제1항 내지 제17항 중 어느 한 항에 따른 전기 전도성 캐리어(100 내지 200)를 제조하는 방법.
  20. 제19항에 있어서, 마스킹 층을 제거하는 것이 금속 그리드의 표면 상에 적어도 10 nm의 높이의 돌출부를 생성하지 않는 것을 특징으로 하는, 전기 전도성 캐리어(100 및 200)를 제조하는 방법.
  21. 제19항 또는 제20항에 있어서, 습식 침착이 은도금이고, 바람직하게는 그리드(2)가 단층인 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200)를 제조하는 방법.
  22. 제19항 내지 제21항 중 어느 한 항에 있어서, 마스킹 층(60)이 포토레지스트인 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200)를 제조하는 방법.
  23. 제19항 내지 제22항 중 어느 한 항에 있어서, 마스킹 층을 제거한 후에, ITO 또는 도핑된 산화아연을 기재로 하는 전기 전도성 코팅(5)의 캐소드 스퍼터링에 의한 침착, 또는 중합 전기 전도성 코팅의 습식 침착을 포함하는 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200)를 제조하는 방법.
  24. 제19항 내지 제23항 중 어느 한 항에 있어서, 고굴절률 층(30)이 특히 제1 유리-프릿-기재 조성물로부터 수득된 에나멜을 포함하고, 바람직하게는 추가의 산란 층이, 산란 입자를 포함한다는 점을 제외하고는 바람직하게는 제1 조성물과 동일한 제2 유리-프릿-기재 조성물로부터 수득된 에나멜을 포함하는 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200)를 제조하는 방법.
  25. 제19항 내지 제24항 중 어느 한 항에 있어서, 전기 전도성 코팅을 침착시키기 전에, 바람직하게는 5분 내지 120분, 특히 15 내지 90분에 포함되는 길이의 시간 동안 180℃ 초과, 바람직하게는 250℃ 내지 450℃, 특히 250℃ 내지 350℃에 포함되는 온도까지 가열하는 단계를 포함하는 것, 및/또는 광물 층, 바람직하게는 ITO 층을 침착시켜 전기 전도성 코팅을 형성하고, 바람직하게는 5분 내지 120분, 특히 15 내지 90분에 포함되는 길이의 시간 동안 180℃ 초과, 바람직하게는 250℃ 내지 450℃, 특히 250℃ 내지 350℃에 포함되는 온도까지 후속 가열하는 것을 포함하는 것을 특징으로 하는, 전기 전도성 캐리어(100 내지 200)를 제조하는 방법.
KR1020177004076A 2014-07-17 2015-07-09 전기 전도성 oled 캐리어, 그를 포함하는 oled, 및 그의 제조법 KR20170045210A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1456880 2014-07-17
FR1456880A FR3023979B1 (fr) 2014-07-17 2014-07-17 Support electroconducteur pour oled, oled l'incorporant, et sa fabrication.
PCT/FR2015/051895 WO2016009132A1 (fr) 2014-07-17 2015-07-09 Support electroconducteur pour oled, oled l'incorporant, et sa fabrication

Publications (1)

Publication Number Publication Date
KR20170045210A true KR20170045210A (ko) 2017-04-26

Family

ID=51485776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177004076A KR20170045210A (ko) 2014-07-17 2015-07-09 전기 전도성 oled 캐리어, 그를 포함하는 oled, 및 그의 제조법

Country Status (11)

Country Link
US (1) US9786849B2 (ko)
EP (1) EP3170214B1 (ko)
JP (1) JP2017521836A (ko)
KR (1) KR20170045210A (ko)
CN (1) CN106537625B (ko)
ES (1) ES2702713T3 (ko)
FR (1) FR3023979B1 (ko)
MY (1) MY179583A (ko)
RU (1) RU2690730C2 (ko)
TW (1) TW201614891A (ko)
WO (1) WO2016009132A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3023979B1 (fr) * 2014-07-17 2016-07-29 Saint Gobain Support electroconducteur pour oled, oled l'incorporant, et sa fabrication.
US11691909B2 (en) * 2016-11-30 2023-07-04 Corning Incorporated Textured glass for light extraction enhancement of OLED lighting
CN109429428B (zh) * 2017-08-29 2020-12-15 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN110112319B (zh) * 2019-05-27 2022-04-19 京东方科技集团股份有限公司 发光单元及其制造方法、显示装置
DE102019129832A1 (de) * 2019-11-05 2021-05-06 Heliatek Gmbh Optoelektronisches Bauelement, sowie Verfahren zur Kontaktierung eines optoelektronischen Bauelements
WO2021097756A1 (en) * 2019-11-21 2021-05-27 Texas Instruments Incorporated Packaged electronic device with low resistance backside contact
DE102021121491A1 (de) * 2020-09-03 2022-03-03 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Komponententrägerstruktur, verbindbar durch elektrisch leitendes verbindungsmedium in aussparung mit hohlraum mit oberflächenprofil
CN114171416B (zh) * 2022-02-14 2022-06-03 浙江里阳半导体有限公司 一种tvs芯片及其玻璃钝化方法、制造方法
CN116998253A (zh) * 2022-02-28 2023-11-03 京东方科技集团股份有限公司 导电网格的制备方法、薄膜传感器及其制备方法
CN115074799B (zh) * 2022-07-21 2024-04-26 日铭电脑配件(上海)有限公司 一种阳极氧化阴极板及其制备方法和应用

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0266870A (ja) * 1988-08-31 1990-03-06 Matsushita Electric Ind Co Ltd 薄膜el素子及びその製造方法
GB9409538D0 (en) * 1994-05-12 1994-06-29 Glaverbel Forming a silver coating on a vitreous substrate
TW364275B (en) * 1996-03-12 1999-07-11 Idemitsu Kosan Co Organic electroluminescent element and organic electroluminescent display device
US6645645B1 (en) 2000-05-30 2003-11-11 The Trustees Of Princeton University Phosphorescent organic light emitting devices
WO2002037568A1 (en) 2000-11-02 2002-05-10 3M Innovative Properties Company Brightness and contrast enhancement of direct view emissive displays
FR2844364B1 (fr) 2002-09-11 2004-12-17 Saint Gobain Substrat diffusant
US6965197B2 (en) 2002-10-01 2005-11-15 Eastman Kodak Company Organic light-emitting device having enhanced light extraction efficiency
US20070013293A1 (en) * 2005-07-12 2007-01-18 Eastman Kodak Company OLED device having spacers
FR2892594B1 (fr) * 2005-10-21 2007-12-07 Saint Gobain Structure lumineuse comportant au moins une diode electroluminescente, sa fabrication et ses applications
US20070170846A1 (en) * 2006-01-23 2007-07-26 Choi Dong-Soo Organic light emitting display and method of fabricating the same
JP5207163B2 (ja) * 2007-03-30 2013-06-12 Nltテクノロジー株式会社 埋込配線の形成方法、表示装置用基板及び当該基板を有する表示装置
JP5577012B2 (ja) * 2007-05-03 2014-08-20 株式会社カネカ 多層基板およびその製造方法
KR100889677B1 (ko) * 2007-06-19 2009-03-19 삼성모바일디스플레이주식회사 유기 전계 발광표시장치 및 그의 제조방법
CN101766052B (zh) 2007-07-27 2012-07-18 旭硝子株式会社 透光性基板、其制造方法、有机led元件及其制造方法
FR2924274B1 (fr) * 2007-11-22 2012-11-30 Saint Gobain Substrat porteur d'une electrode, dispositif electroluminescent organique l'incorporant, et sa fabrication
WO2009116531A1 (ja) * 2008-03-18 2009-09-24 旭硝子株式会社 電子デバイス用基板、有機led素子用積層体及びその製造方法、有機led素子及びその製造方法
JP5383219B2 (ja) 2009-01-23 2014-01-08 三菱重工業株式会社 レーザ溶接装置およびレーザ溶接方法
KR101653431B1 (ko) 2009-01-26 2016-09-01 아사히 가라스 가부시키가이샤 유리 조성물 및 기판 상에 그것을 구비하는 부재
KR20110113177A (ko) 2009-01-26 2011-10-14 아사히 가라스 가부시키가이샤 유기 led 소자의 산란층용 유리 및 유기 led 소자
FR2944145B1 (fr) 2009-04-02 2011-08-26 Saint Gobain Procede de fabrication d'une structure a surface texturee pour dispositif a diode electroluminescente organique et structure a surface texturee
US10581020B2 (en) * 2011-02-08 2020-03-03 Vitro Flat Glass Llc Light extracting substrate for organic light emitting diode
TW201123961A (en) * 2009-12-28 2011-07-01 Au Optronics Corp Organic light emitting diode (OLED) display device
FR2955575B1 (fr) * 2010-01-22 2012-02-24 Saint Gobain Substrat verrier revetu d'une couche haut indice sous un revetement electrode et dispositif electroluminescent organique comportant un tel substrat.
KR101818033B1 (ko) * 2011-11-01 2018-01-16 한국전자통신연구원 플렉시블 전극 기판의 제조방법
ES2548048T3 (es) 2012-09-28 2015-10-13 Saint-Gobain Glass France Método de para producir un sustrato OLED difusor transparente
KR101421024B1 (ko) * 2012-10-11 2014-07-22 코닝정밀소재 주식회사 유기발광소자용 금속산화물 박막 기판 및 그 제조방법
JP2014096334A (ja) * 2012-11-12 2014-05-22 Panasonic Corp 有機エレクトロルミネッセンス素子
FR3003084B1 (fr) * 2013-03-08 2015-02-27 Saint Gobain Support electroconducteur pour oled, oled l'incorporant, et sa fabrication
FR3023979B1 (fr) * 2014-07-17 2016-07-29 Saint Gobain Support electroconducteur pour oled, oled l'incorporant, et sa fabrication.

Also Published As

Publication number Publication date
FR3023979B1 (fr) 2016-07-29
ES2702713T3 (es) 2019-03-05
JP2017521836A (ja) 2017-08-03
RU2690730C2 (ru) 2019-06-05
US20170207401A1 (en) 2017-07-20
WO2016009132A1 (fr) 2016-01-21
CN106537625A (zh) 2017-03-22
RU2017105085A (ru) 2018-08-17
US9786849B2 (en) 2017-10-10
EP3170214A1 (fr) 2017-05-24
TW201614891A (en) 2016-04-16
EP3170214B1 (fr) 2018-09-19
CN106537625B (zh) 2019-08-13
RU2017105085A3 (ko) 2018-12-14
FR3023979A1 (fr) 2016-01-22
MY179583A (en) 2020-11-11

Similar Documents

Publication Publication Date Title
KR20170045210A (ko) 전기 전도성 oled 캐리어, 그를 포함하는 oled, 및 그의 제조법
JP6542677B2 (ja) Oled用導電性支持体、これを組み込んだoled、及びその製造
JP5742838B2 (ja) 有機led素子、透光性基板、および有機led素子の製造方法
JP6630269B2 (ja) 発光装置用積層体及びその作製方法
TW200947783A (en) Substrate bearing an electrode, organic light-emitting device incorporating it, and its manufacture
CN1897318A (zh) 具有反射层的高亮度发光二极管制造方法
KR101493601B1 (ko) 발광 디바이스용 적층체 및 그의 제조 방법
US20160079560A1 (en) Electroconductive Support, OLED Incorporating It, and Manufacture of Same
US20140191266A1 (en) Light emitting device and method of manufacturing the light emitting device
KR20130106832A (ko) 유기 발광 다이오드 소자의 지지체, 이러한 유기 발광 다이오드 소자 및 그의 제조 방법
KR20140128321A (ko) Oled용 투명 지지 전극
KR20160145596A (ko) Oled를 위한 지지된 투명 전극
JP2019083094A (ja) 電極構造体、それを含む光学素子、ディスプレイ、有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンスディスプレイ