KR20160130290A - 집적 안테나를 갖는 다중층 패키지 - Google Patents

집적 안테나를 갖는 다중층 패키지 Download PDF

Info

Publication number
KR20160130290A
KR20160130290A KR1020167027611A KR20167027611A KR20160130290A KR 20160130290 A KR20160130290 A KR 20160130290A KR 1020167027611 A KR1020167027611 A KR 1020167027611A KR 20167027611 A KR20167027611 A KR 20167027611A KR 20160130290 A KR20160130290 A KR 20160130290A
Authority
KR
South Korea
Prior art keywords
layer
package assembly
integrated circuit
antenna
metal
Prior art date
Application number
KR1020167027611A
Other languages
English (en)
Other versions
KR101894227B1 (ko
Inventor
텔레스퍼 캄가잉
아델 에이 엘셔비니
토레이 더블유 프랭크
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160130290A publication Critical patent/KR20160130290A/ko
Application granted granted Critical
Publication of KR101894227B1 publication Critical patent/KR101894227B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)

Abstract

본 발명의 실시예는 안테나를 갖는 다중층 패키지와 연관된 기법 및 구성을 기술한다. 일 실시예에서 집적 회로(IC) 패키지 어셈블리는 제1 측면, 및 상기 제1 측면에 대향하여 배치된 제2 측면을 갖는 제1 층과, 상기 제1 층의 상기 제1 측면에 접속된 제2 층과, 상기 제2 층에 접속된 하나 이상의 안테나 요소와, 상기 제1 층의 상기 제2 측면에 접속된 제3 층을 포함하며, 상기 제1 층은 상기 제2 층 및 상기 제3 층의 인장 탄성률보다 높은 인장 탄성률을 갖는 보강층이다. 다른 실시예가 기술되고 및/또는 청구될 수 있다.

Description

집적 안테나를 갖는 다중층 패키지{MULTI-LAYER PACKAGE WITH INTEGRATED ANTENNA}
본 발명의 실시예는 전반적으로 집적 회로(IC) 어셈블리에 대한 재료의 분야에 관한 것으로, 보다 구체적으로, 안테나를 갖는 다중층 패키지에 관한 것이다.
저 손실 패키지 기판 상에서의 고 성능 무선 라디오(예를 들어, 밀리미터파 무선)의 통합은 각종 과제를 제기한다. 예를 들어, 두꺼운 유전체층은 통합 안테나가 넓은 주파수 대역(예를 들어, 7GHz 내지 60GHz)을 커버하도록 안테나와 같은 방사선 요소와 기본 접지면 사이에서 사용될 수 있으며, 이로 인해 매우 두꺼운(ultra-thick) 패키지 기판이 초래될 수 있다. 각종 저 손실 기판 재료는 통합 무선 라디오의 주파수에서 더 나은 전기적 성능을 제공할 수 있지만, 이러한 저 손실 기판 재료는 안테나 통합을 위해 매우 두꺼운 층으로서 처리되기 위해 더 유연성을 가질 수 있고 충분한 기계적인 안정성을 갖지 않을 수 있다. 예를 들어, 유연성 있는 재료는 패키지 왜곡에 더 민감할 수 있다. 따라서, 현재의 해결책은또한 더 고가의 재료일 수 있는, 예를 들어, 저온 동시 소성 세라믹(low temperature co-fired ceramic : LTCC)과 같은 더 강성의 재료를 이용할 수 있다. 몇몇 경우에서, 기판 재료의 기계적인 강성을 증가시키는 재료는 표면 거칠기(surface roughness)를 증가시킬 수 있고, 이는 더 높은 주파수에서 증가된 도전체 손실을 야기할 수 있다. 더 낮은 손실 및 표면 거칠기에 의해 더 얇고 및/또는 더 저가인 구조적으로 강성의 구성이 바람직할 수 있다.
실시예는 첨부 도면과 함께 후술하는 상세한 설명에 의해 용이하게 이해될 것이다. 이 설명을 용이하게 하기 위해, 동일한 참조 부호는 동일한 구성 요소를 표시한다. 실시예는 첨부 도면에서 예시를 위한 것이며 제한을 위한 것은 아니다.
도 1은 몇몇 실시예에 따른 예시적인 집적 회로(IC) 어셈블리의 횡단면을 개략적으로 도시하고,
도 2는 몇몇 실시예에 따른 다중층 패키지 어셈블리의 횡단면을 개략적으로 도시하고,
도 3은 몇몇 실시예에 따른 다이에 접속된 다중층 패키지 어셈블리의 횡단면을 개략적으로 도시하고,
도 4는 몇몇 실시예에 따른 다중층 패키지 어셈블리를 제조하는 방법에 대한 흐름을 개략적으로 도시하고,
도 5는 몇몇 실시예에 따른 다른 다중층 패키지 어셈블리의 횡단면을 개략적으로 도시하고,
도 6은 몇몇 실시예에 따른 다른 다중층 패키지 어셈블리의 횡단면을 개략적으로 도시하고,
도 7은 몇몇 실시예에 따른 코팅된 프리프레그 코어의 횡단면을 개략적으로 도시하고,
도 8은 몇몇 실시예에 따른 각종 제조 스테이지 동안 다중층 패키지 어셈블리의 횡단면을 개략적으로 도시하고,
도 9는 몇몇 실시예에 따라 본 명세서에서 기술된 바와 같은 다중층 패키지 어셈블리를 포함하는 컴퓨팅 디바이스를 개략적으로 도시한다.
본 발명의 실시예는 안테나를 갖는 다중층 패키지 및 연관된 기법과 구성을 기술한다. 후술하는 설명에서, 예시적인 구현예의 각종 양태는 당 분야에서 통상의 지식을 가진 자에게 그 작업의 본질을 전달하기 위해 당업자에 의해 통상적으로 채용되는 용어를 이용하여 기술될 것이다. 그러나, 당 분야에서 통상의 지식을 가진 자에게는 본 발명의 실시예가 기술된 양태 중 단지 몇몇 양태와 함께 실시될 수 있음이 명백해질 것이다. 설명을 위해, 예시적인 구현예의 완전한 이해를 제공하기 위해 특정의 숫자, 재료, 및 구성이 개시되어 있다. 그러나, 당 분야에서 통상의 지식을 가진 자에게는 본 발명의 실시예가 특정의 세부 사항 없이 실시될 수 있음이 명백해질 것이다. 다른 예에서, 잘 알려진 특징은 예시적인 구현예를 모호하게 하지 않기 위해 생략되거나 또는 단순화되어 있다.
후술하는 상세한 설명에서, 그 일부분을 형성하는 첨부 도면에 대한 참조가 행해지며, 명세서 전반에 걸쳐 동일한 참조 부호는 동일한 부분을 나타내고, 본 발명의 청구 대상이 실시될 수 있는 실시예를 예시하기 위해 도시되어 있다. 본 발명의 범위로부터 벗어나지 않고 다른 실시예가 이용될 수 있고 구조적 또는 논리적 변경이 행해질 수 있음이 이해될 것이다. 따라서, 후술하는 상세한 설명은 제한적인 의미로서 취해져서는 안 되고, 실시예의 범위는 첨부되는 특허청구범위 및 그 균등예에 의해 정의된다.
본 발명을 위해, 어구 "A 및/또는 B"는 (A), (B), 또는 (A 및 B)를 의미한다. 본 발명을 위해, 어구 "A, B 및/또는 C"는 (A), (B), (C), 또는 (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.
본 명세서의 설명은 상부/하부, 내부/외부, 위/아래 등과 같은 관점에 근거를 둔 설명을 사용할 수 있다. 이러한 설명은 단지 설명을 용이하게 하기 위해 사용되고 본 명세서에서 기술된 실시예의 적용을 임의의 특정한 방향으로 제한하고자 하는 것은 아니다.
본 명세서의 설명은 "실시예에서", 또는 "실시예들에서"란 어구를 사용할 수 있으며, 이들은 하나 이상의 동일하거나 상이한 실시예를 각각 지칭할 수 있다. 또한, 본 발명의 실시예와 관련하여 사용되는 바와 같이, "포함하는", "구비하는", "갖는" 등의 용어는 동의어이다.
"에 접속"이란 용어는 그 파생물과 함께 본 명세서에서 사용될 수 있다. "접속"은 이하의 내용 중 하나 이상을 의미할 수 있다. "접속"은 2 이상의 구성요소들이 직접적으로 물리적 또는 전기적 접촉하고 있는 것을 의미할 수 있다. 그러나, "접속"은 2 이상의 구성요소들이 서로 간에 간접적으로 접촉하고 있되, 또한 서로 간에 공동 동작하거나 상호 작용하는 것을 또한 의미할 수 있고, 서로 간에 접속되도록 하는 구성요소들 간에 하나 이상의 다른 구성요소들이 접속되거나 연결되는 것을 의미할 수 있다.
각종 실시예에서, "제2 피쳐 상에 형성되거나, 증착되거나, 또는 달리 배치되는 제1 피쳐"란 어구는 제1 피쳐가 제2 피쳐 위에 형성되거나, 증착되거나, 또는 배치되고, 제1 피쳐의 적어도 일부분이 제2 피쳐의 적어도 일부분과 직접 접촉하거나(예를 들어, 직접적인 물리적 및/또는 전기적 접촉) 또는 간접 접촉하는(예를 들어, 제1 피쳐와 제2 피쳐 사이의 하나 이상의 다른 피쳐를 가짐) 것을 의미할 수 있다.
본 명세서에서 사용되는 바와 같이, "모듈"이란 용어는 ASIC(Application Specific Integrated Circuit), 전자 회로, SoC(system-on-chip), 하나 이상의 소프트웨어 또는 펌웨어 프로그램을 실행하는 프로세서(공유, 전용, 또는 그룹) 및/또는 메모리(공유, 전용, 또는 그룹), 결합 논리 회로, 및/또는 기술된 기능을 제공하는 다른 적절한 컴포넌트의 일부분이거나, 또는 이들을 포함하는 것을 지칭할 수 있다.
도 1은 몇몇 실시예에 따른 예시적인 집적 회로(IC) 어셈블리(100)의 횡단면도를 개략적으로 도시한다. 몇몇 실시예에서, IC 어셈블리(100)는 패키지 어셈블리(121)(때때로 "패키지 기판"이라 지칭됨)에 전기적으로 및/또는 물리적으로 접속된 하나 이상의 다이(이하 "다이"(102))를 포함할 수 있다. 몇몇 실시예에서, 패키지 어셈블리(121)는 보여지는 바와 같이, 회로 보드(122)에 전기적으로 또한 접속될 수 있다.
다이(102)는 CMOS(complementary metal-oxide-semiconductor) 디바이스를 형성하는 것과 관련하여 사용된 박막 증착, 리소그래피, 에칭 등과 같은 반도체 제조 기법을 이용하여 반도체 재료(예를 들어, 실리콘)로 이루어지는 별개의 제품을 나타낼 수 있다. 몇몇 실시예에서, 다이(102)는 무선 주파수(RF) 다이를 포함하거나, 혹은 그의 일부분일 수 있다. 다른 실시예에서, 다이는 프로세서, 메모리, SoC, 혹은 ASIC을 포함하거나, 혹은 그의 일부분일 수 있다.
몇몇 실시예에서, 언더필 재료(108)("인캡슐런트(encapsulant)"라 때때로 지칭됨)는 다이(102) 및 패키지 어셈블리(121)의 접착을 촉진시키고 및/또는 피쳐를 보호하도록 다이(102)와 패키지 어셈블리(121) 사이에 배치될 수 있다. 언더필 재료(108)는 보여지는 바와 같이, 전기적으로 절연성 재료로 구성될 수 있고 다이(102) 및/또는 다이 레벨 인터커넥트 구조(106)의 적어도 일부를 캡슐화할 수 있다. 몇몇 실시예에서, 언더필 재료(108)는 다이 레벨 인터커넥트 구조(106)와 직접적으로 접촉한다.
다이(102)는 도시된 바와 같이, 예를 들어, 플립 칩 구성에서 패키지 어셈블리(121)와 직접 접촉하는 것을 포함하는 폭넓은 범위의 적절한 구성에 따라 패키지 어셈블리(121)에 부착될 수 있다. 플립 칩 구성에서, 활성 회로를 포함하는 다이(102)의 활성면 S1은 다이(102)를 패키지 어셈블리(121)에 전기적으로 또한 접속할 수 있는 범프, 필러, 또는 다른 적절한 구조와 같은 다이 레벨 인터커넥트 구조(106)를 이용하여 패키지 어셈블리(121)의 표면에 부착된다. 보여지는 바와 같이, 다이(102)의 활성면 S1은 트랜지스터 디바이스를 포함할 수 있고, 비활성면 S2는 활성면 S1에 대향하여 배치될 수 있다.
다이(102)는 일반적으로 반도체 기판(102a), 하나 이상의 디바이스 층(이하 "디바이스층(102b)"), 및 하나 이상의 인터커넥트층(이하 "인터커넥트층(102c)")을 포함할 수 있다. 반도체 기판(102a)은 몇몇 실시예에서, 예를 들어, 실리콘과 같은 벌크 반도체 재료로 실질적으로 구성될 수 있다. 디바이스층(102b)은 트랜지스터 디바이스와 같은 활성 디바이스가 반도체 기판(102a) 상에 형성되는 영역을 나타낼 수 있다. 디바이스층(102b)은, 예를 들어, 트랜지스터 디바이스의 채널 바디 및/또는 소스/드레인 영역과 같은 구조를 포함할 수 있다. 인터커넥트층(102c)은 디바이스층(102b) 내의 활성 디바이스로 혹은 활성 디바이스로부터 전기 신호를 라우팅하도록 구성되는 인터커넥트 구조를 포함할 수 있다. 예를 들어, 인터커넥트층(102c)은 전기 라우팅 및/또는 컨택트를 제공하도록 트렌치 및/또는 비아를 포함할 수 있다.
몇몇 실시예에서, 다이 레벨 인터커넥트 구조(106)는 다이(102)와 다른 전기 디바이스 사이에서 전기 신호를 라우팅하도록 구성될 수 있다. 전기 신호는, 예를 들어, 다이(102)의 동작과 관련하여 사용되는 입/출력(I/O) 신호 및/또는 전력/접지 신호를 포함할 수 있다.
몇몇 실시예에서, 패키지 어셈블리(121)는 본 명세서에서 기술된 바와 같은 무선 통신을 위해 통합 컴포넌트를 갖는 다중층 패키지 어셈블리를 포함할 수 있다. 무선 통신은, 예를 들어, 휴대용 디바이스들 간의 짧은 범위의 무선 데이터 전송 및/또는 피어(peer) 디바이스들 간의 무선 디스플레이 혹은 고속 무선 통신을 포함할 수 있다. 예를 들어, 몇몇 실시예에서, 패키지 어셈블리(121)는 도 2 내지 도 9와 관련하여 기술된 바와 같은 다중층 패키지 어셈블리일 수 있다.
패키지 어셈블리(121)는 다이(102)로 혹은 다이(102)로부터 전기 신호를 라우팅하도록 구성되는, 예를 들어, 트레이스, 패드, 스루 홀, 비아 또는 라인과 같은 전기 라우팅 피쳐(도 1에 도시되지 않음)를 포함할 수 있다. 예를 들어, 패키지 어셈블리(121)는 패키지 어셈블리 내에서 통합되는 무선 통신을 위해 다이(102)와 컴포넌트 사이에서, 또는 다이(102)와 회로 보드(122) 사이에서, 혹은 다이(102)와 패키지 어셈블리(121)에 접속된 다른 전기 컴포넌트(예를 들어, 무선 통신을 위한 다른 다이, 인터포우저, 인테페이스, 컴포넌트 등) 사이에서 전기 신호를 라우팅하도록 구성될 수 있다.
회로 보드(122)는 에폭시 라미네이트와 같은 전기 절연성 재료로 구성된 PCB(printed circuit board)일 수 있다. 예를 들어, 회로 보드(122)는, 예를 들어, 폴리테트라플루오로에틸렌, FR-4(Flame Retardant 4), FR-1, 코튼 페이퍼와 같은 페놀 코튼 페이퍼 재료(phenolic cotton paper materials), 및 CEM-1이나 CEM-3과 같은 에폭시 재료, 또는 에폭시 수지 프리프레그 재료를 이용하여 함께 라미네이트되는 조립 글래스 재료와 같은 재료로 구성되는 전기 절연층을 포함할 수 있다. 트레이스, 트렌치 또는 비아와 같은 인터커넥트 구조(도시되지 않음)는 회로 보드(122)를 통해 다이(102)의 전기 신호를 라우팅하도록 전기 절연층을 통해 형성될 수 있다. 회로 보드(122)는 다른 실시예에서 다른 적절한 재료로 구성될 수 있다. 몇몇 실시예에서, 회로 보드(122)는 마더보드이다(예를 들어, 도 9의 마더보드(902)).
예를 들어, 솔더 볼(112)과 같은 패키지 레벨 인터커넥트는 패키지 어셈블리(121)와 회로 보드(122) 사이의 전기 신호를 또한 라우팅하도록 구성되는 대응하는 솔더 접합부를 형성하기 위해 패키지 어셈블리(121) 및/또는 회로 보드(122)에 접속될 수 있다. 다른 실시예에서 회로 보드(122)에 패키지 어셈블리(121)를 물리적으로 및/또는 전기적으로 접속하는 다른 적절한 기법이 사용될 수 있다.
IC 어셈블리(100)는, 예를 들어, 플립 칩 및/또는 와이어 본딩, 인터포우저, SIP(system-in-package) 및/또는 PoP(package-on-package) 구성을 포함하는 다중칩 패키지 구성의 적절한 결합을 포함하는 다른 실시예에서 폭넓은 다른 적절한 구성을 포함할 수 있다. 몇몇 실시예에서 IC 어셈블리(100)의 다이(102)와 다른 컴포넌트 사이에서 전기 신호를 라우팅하기 위한 다른 적절한 기법이 사용될 수 있다.
도 2는 몇몇 실시예에 따른 다중층 패키지 어셈블리(200)의 횡단면을 개략적으로 도시한다. 각종 실시예에 따르면, 다중층 패키지 어셈블리(200)는, 예를 들어, 보강 부분 D2, D3과 같은 하나 이상의 보강 부분을 포함할 수 있다. 다중층 패키지 어셈블리(200)는 다른 실시예에서 도시된 것보다 많거나 적은 보강 부분을 포함할 수 있다.
보강 부분 D2, D3의 각각은 보여지는 바와 같이, 제2 층(226)에 접속된 제1 측면 및 제3 층(228)에 접속된 제2 측면을 갖는 제1 층(224)을 포함할 수 있다. 제1 층(224)은 다중층 패키지 어셈블리(200)의 단단함을 증가시키도록 보강층으로서 작용할 수 있다. 제1 층(224)은 제2 층(226) 및 제3 층(228)보다 구조적으로 강성일 수 있다(예를 들어, 더 높은 인장 탄성률(tensile modulus)을 가짐). 보강층(예를 들어, 제1 층(224))을 포함하면 다중층 패키지 어셈블리(200)의 왜곡(예를 들어, 입력 왜곡 및 동적 왜곡)을 감소시킬 수 있다.
예를 들어, 몇몇 실시예에서, 제1 층(224)은, 예를 들어, 프리프레그 재료와 같은 저 손실 유전체 특성을 갖는 코어와 같은 재료 또는, 예를 들어, 글래스(예를 들어, 필러, 의류, 섬유 등)를 갖는 액정 폴리머(LCP)와 같은 LCP 파생물, PEEK(polyether ether ketone), 또는, 예를 들어, ABF(Ajinomoto Build-up Film)의 에폭시 기반 재료와 같은 빌드업(build-up)층 재료로 구성될 수 있고, 이는 몇몇 실시예에서 다른 강화 재료로 보강될 수 있다. 제1 층(224)은 다른 실시예에서 다른 적절한 저 손실 보강 재료로 구성될 수 있다. 몇몇 실시예에서, 제1 층(224)은 RF 애플리케이션을 위한 저 손실 재료를 제공하도록 4보다 낮은 유전 상수 k를 갖고 약 0.005보다 낮은 손실 탄젠트 소비 인자를 가질 수 있다. 제1 층(224)은 다른 실시예에서 유전 상수 k 및 손실 탄젠트 소비 인자에 대해 다른 범위의 값을 가질 수 있다.
몇몇 실시예에서, 제1 층(224)은 제2 층(226) 및 제3 층(228)의 열 팽창 계수(CTE)보다 낮은 CTE를 가질 수 있다. 보강층(예를 들어, 제1 층(224))을 포함하면 보강층을 갖지 않는 패키지 어셈블리에 대해 Z 방향으로 스택의 CTE를 감소시키고 LCP와 같은 저 손실 재료를 이용하여 다중층 패키지 어셈블리(200)의 어셈블리를 용이하게 할 수 있고, 이는 통상적으로 열적으로 불안정할 수 있다.
몇몇 실시예에서, 제2 층(226) 및 제3 층(228)은 제1 층(224)보다 낮은 보강 재료를 갖거나, 혹은 보강 재료를 갖지 않는 재료(예를 들어, 글래스를 갖지 않는 LCP), 예를 들어, LCP 또는 ABF(예를 들어, ABF GY13)와 같은 저 손실 유전체 재료로 구성될 수 있다. 제2 층(226) 및 제3 층(228)은 제1 층(224)의 인장 탄성률보다 낮은 인장 탄성률을 가질 수 있다. 몇몇 실시예에서, 제2 층(226) 및 제3 층(228)은 몇몇 실시예에서 동일한 재료 조성물을 가질 수 있다. 제2 층(226) 및 제3 층(228)은 다른 실시예에서 다른 적절한 저 손실 유전체 재료로 구성될 수 있다.
몇몇 실시예에서, 제2 층(226) 및 제3 층(228)은 제1 층(224)의 표면 거칠기보다 낮은 표면 거칠기를 갖는다. 예를 들어, 제2 층(226) 및 제3 층(228)은 보강 부분 D2, D3의 표면 거칠기를 감소시키도록 제1 층(224)의 보강 재료의 양 측면 상에 라미네이트될 수 있다. 더 낮은 표면 거칠기는 다중층 패키지 어셈블리(200)의 도전체 손실을 감소시킬 수 있다. 제1 층(224)의 더 거친 보강 재료 상에서의 직접적인 금속 도금은 더 높은 도전체 손실을 초래할 수 있고 안테나 및/또는 신호 트레이스의 성능에 유해할 수 있는 한편, 제2 층(226) 및/또는 제3 층(228)의 더 완만한 표면 상에서의 직접적인 금속 도금은 더 낮은 도전체 손실을 초래할 수 있다.
제2 층(226) 및 제3 층(228)은 제1 층(224)의 두께 이하인 두께를 각각 가질 수 있다. 예를 들어, 일 실시예에서, 보강 부분 D2의 제1 층(224)은 약 50 마이크론의 두께를 가질 수 있고, 보강 부분 D2의 제2 층(226)은 약 50 마이크론의 두께를 가질 수 있고, 보강 부분 D2의 제3 층(228)은 약 50 마이크론의 두께를 가질 수 있다. 실시예에서, 보강 부분 D3의 제1 층(224)은 약 50 마이크론의 두께를 가질 수 있고, 보강 부분 D3의 제2 층(226)은 약 25 마이크론의 두께를 가질 수 있고, 보강 부분 D3의 제3 층(228)은 약 25 마이크론의 두께를 가질 수 있다. 몇몇 실시예에서, 제2 층(226) 및 제3 층(228)은 4보다 낮은 유전 상수 k를 갖고 약 0.005보다 낮은 손실 탄젠트 소비 인자를 가질 수 있다. 다른 실시예에서 제2 층(226) 및 제3 층(228)은 유전 상수 k 및 저 손실 탄젠트 소비를 위해 다른 두께를 갖거나 및/또는 다른 범위의 값을 가질 수 있다.
몇몇 실시예에서, 하나 이상의 추가층(230)은 보강 부분 D2, D3 중 하나의 제3 층(228)에 접속될 수 있다. 몇몇 실시예에서 하나 이상의 추가층(230)은 제2 층(226) 및/또는 제3 층(228)과 동일한 재료 조성물을 가질 수 있다. 일 실시예에서, 하나 이상의 추가층(230)은 약 50 마이크론의 두께를 가질 수 있다. 다른 실시예에서 하나 이상의 추가층(230)은 다른 적절한 두께를 가질 수 있고 및/또는 다른 적절한 재료로 구성될 수 있다.
각종 실시예에 따르면, 다중층 패키지 어셈블리(200)는 다중층 패키지 어셈블리(200)는 무선 통신을 용이하게 하고 및/또는 전기 신호를 라우팅하도록 구성되는 하나 이상의 전기 도전성 피쳐를 포함할 수 있다. 몇몇 실시예에서, 하나 이상의 전기 도전성 피쳐는, 예를 들어, 제1 금속층(M1), 제2 금속층(M2), 제3 금속층(M3) 및 제4 금속층(M4)과 같은 금속층을 포함할 수 있다. 금속층 M1, M2, M3 및 M4는 다중층 패키지 어셈블리(200)의 회로를 제공하도록 선택적으로 증착되거나 패터닝될 수 있다. 금속층 M1, M2, M3 및 M4의 각각은 도금 공정을 이용하여, 예를 들어, 구리(Cu)를 증착하는 것을 포함하는 임의의 적절한 공정에 의해 형성될 수 있다. 다른 실시예에서 다른 금속 및/또는 증착 기법이 사용될 수 있다. 추가적으로, 다중층 패키지 어셈블리(200)는 다른 실시예에서 도시된 것보다 많거나 적은 금속층을 포함할 수 있다.
몇몇 실시예에서, 금속층은 보강 부분 D2, D3의 제2 층(226) 및 제3 층(228) 상에만 형성되고 제1 층(224) 상에 형성되지 않는다. 제2 층(226) 및 제3 층(228)은 제1 층(224)보다 평탄할 수 있고 더 평탄한 층상에 금속층 M1, M2, M3 및 M4를 형성하는 것은 다중층 패키지 어셈블리(200) 내의 도전체 손실을 감소시킬 수 있다. 몇몇 실시예에서, 보여지는 바와 같이, 제1 층(224)은 수평 방향으로 연장하는 평면을 정의하고, 수평 방향으로 전기 신호를 라우팅하기 위해 (예를 들어, 라인(234)의) 어떠한 도금 금속 피쳐도 제1 층(224) 상에 직접 배치되지 않는다.
몇몇 실시예에서, 하나 이상의 전기 라우팅 피쳐는 도전성 요소들 간의 전기 신호를 라우팅하도록 다중층 패키지 어셈블리(200)에서 형성될 수 있다. 예를 들어, 전기 라우팅 피쳐는 수직 방향으로 전기 신호를 라우팅하도록 라인(234), 하나 이상의 비아(236) 및/또는 도금 스루 홀(PTH)(238)을 포함할 수 있다. 비아(236) 및/또는 PTH(238)는 보여지는 바와 같이, 제1 층(224), 제2 층(226) 및 제3 층(228)을 통해 연장할 수 있다. 몇몇 실시예에서 라인(234)은 비선형 형상 또는 기하구조로 구성될 수 있다. 몇몇 실시예에서, 라인(234)의 각각은 약 15 마이크론의 두께를 가질 수 있다. 라인(234)은 다른 실시예에서 다른 적절한 두께를 가질 수 있다. 전기 라우팅 피쳐는, 예를 들어, 레이저 드릴링된 스루 홀(LTH) 등을 포함하는 다른 실시예에서 다른 적절한 피쳐를 포함할 수 있다.
각종 실시예에 따르면, 보강 부분 D2, D3은, 예를 들어, 하나 이상의 안테나 요소와 같은 무선 통신 디바이스의 컴포넌트를 통합하는 다중층 패키지 어셈블리(200)의 일부일 수 있다. 안테나 요소는, 예를 들어, 보강 부분 D2의 제2 층(226) 상에 형성되는 금속층 M1 내의 라인(234) 및/또는 보강 부분 D2의 제3 층(228) 상에 형성되는 금속층 M2 내의 라인(234)의 도금 금속 피쳐를 포함할 수 있다.
몇몇 실시예에서, 다중층 패키지 어셈블리(200)는 다중층 또는 단일층의 안테나의 컴포넌트를 포함할 수 있다. 다중층 안테나는 단일층 안테나에 비해 더 넓은 주파수 대역폭을 가질 수 있다. 다중층 안테나는 몇몇 실시예에서 용량성 결합 안테나를 포함할 수 있다. 예를 들어, 금속층 M1 내의 라인(234)은 제1 용량성 요소를 포함할 수 있고 금속층 M2 내의 라인(234)은 제3 층(228) 상에 형성된 제2 용량성 요소를 포함할 수 있다. 제1 용량성 요소 및 제2 용량성 요소는 각각 적층된 패치 중 하나의 패치일 수 있고, 패치의 각각은 더 넓은 주파수 대역폭을 갖는 안테나를 제공할 수 있는 오프셋 주파수에서 공진하도록 구성된다. 몇몇 실시예에서, 금속층 M1 및/또는 M2 내의 라인(234)의 도금 금속 피쳐는 밀리미터(mm)파 스탠드얼론 및/또는 위상 어레이 안테나 모듈에 대한 광대역 안테나 요소일 수 있다.
몇몇 실시예에서, 금속층 M2의 라인(234)은 안테나층을 제공하고 및/또는, 예를 들어, 전력 전달, 제어 신호, 클록, 리셋 등과 같은 저주파(LF) 신호에 대해 라우팅하도록 구성될 수 있다. 금속층 M3의 라인(234)은 무선 주파수(RF) 접지면을 제공하고 및/또는 LF 신호에 대해 라우팅하도록 구성될 수 있다. 몇몇 실시예에서, 금속층 M4의 라인(234)은 RF 및/또는 LF 신호를 라우팅하도록 구성될 수 있다. 라인(234)은 다른 실시예에서 다른 전기 신호를 라우팅하도록 구성될 수 있다. 다중층 패키지 어셈블리(200)는 다른 실시예에서 무선 통신을 위한 다른 컴포넌트를 포함할 수 있다.
몇몇 실시예에서, 다중층 패키지 어셈블리(200)의 금속층 M1 및/또는 M2의 (예를 들어, 안테나 요소를 포함하는) 안테나층과 RF 접지면 사이에 거리가 제공된다. 예를 들어, 가장 근접한 안테나층과 RF 접지면 사이에서 적어도 λ/4의 거리를 제공하도록 구성될 수 있고, 여기서 λ는 안테나 요소에 의해 무선 통신을 위해 사용되는 주파수 대역의 파장이다. 몇몇 실시예에서, λ/4는 약 5/4 mm이다. 안테나층과 RF 접지면 사이의 최소 거리는 다른 실시예에서 다른 값을 가질 수 있다. 예를 들어, 저 프로파일 시스템을 실현하기 위해, 접지면과 가장 근접한 안테나층 간의 분리는 대략 λ/25이거나 심지어 그 미만일 수 있다.
각종 실시예에 따르면, 다중층 패키지 어셈블리(200)는 다중층 패키지 어셈블리(200)의 최외측면 상에 형성된 하나 이상의 솔더 마스크층을 포함할 수 있다. 하나 이상의 솔더 마스크층(242)은, 보여지는 바와 같이, 예를 들어, 금속층 M1 및/또는 금속층 M4의 라인과 같은 다중층 패키지 어셈블리(200)의 전기 도전성 피쳐에 결합된 패드(240)들 간의 전기 접속부(예를 들어, 솔더 범프, 필러, 또는 볼)를 형성하게 하는 개구부를 가질 수 있다. 패드(240)는, 예를 들어, 다이(예를 들어, 도 1의 다이(102)) 또는 다른 전기 어셈블리를 수신하도록 구성될 수 있다. 몇몇 실시예에서, 하나 이상의 솔더 마스크층(242)은 다중층 패키지 어셈블리의 무선 통신의 주파수에서 손실을 감소시키기 위해, 예를 들어, LCP 또는 유사한 재료와 같은 저 손실 유전체 재료로 구성될 수 있다. 일 실시예에서, 하나 이상의 솔더 마스크층(242)은 약 25 마이크론의 두께를 각각 가질 수 있다. 하나 이상의 솔더 마스크층(242)은 다른 적절한 두께를 가질 수 있고 및/또는 다른 실시예에서, 예를 들어, 솔더 레지스트 재료와 같은 다른 적절한 재료로 구성될 수 있다.
도 3은 몇몇 실시예에 따른 다이(102)에 접속된 다중층 패키지 어셈블리(200)의 횡단면을 개략적으로 도시한다. 각종 실시예에 따르면, 다중층 패키지 어셈블리(300)는 다중층 패키지 어셈블리(200)와 관련하여 기술된 실시예와 부합할 수 있고 혹은 그 반대일 수 있다.
몇몇 실시예에서, 다중층 패키지 어셈블리(300)는 다중층 안테나 위상 어레이 모듈을 나타낼 수 있다. 예를 들어, 금속층 M1 및 금속층 M2의 라인(234)은 다중층 안테나의 안테나 요소일 수 있다. 금속층 M3의 라인(234)은 안테나 접지면(예를 들어, RF 접지면)일 수 있고 금속층 M4의 라인(234)은 RF 라우팅을 제공할 수 있다.
몇몇 실시예에 따르면, 다이(102)는 보여지는 바와 같이, 다중층 패키지 어셈블리(300)에 접속될 수 있다. 몇몇 실시예에서, 다이(102)는, 예를 들어, 약 60 GHz의 주파수에서 무선 통신을 위해 구성된 RF 다이를 나타낼 수 있다. 다이(102)는 하나 이상의 다이 레벨 인터커넥트 구조(106)를 이용하여 금속층 M4의 라인(234)에 접속될 수 있다. 몇몇 실시예에서, 다이 레벨 인터커넥트 구조(106)는 금속층 M4의 라인(234)에 전기적으로 접속되는 패드(예를 들어, 도 2의 패드(240))에 접속될 수 있다.
몇몇 실시예에서, 예를 들어, 솔더 볼(112)과 같은 하나 이상의 패키지 레벨 인터커넥트는 다른 전기 어셈블리(예를 들어, 도 1의 회로 보드(122))와의 다중층 패키지 어셈블리(300)의 접속을 용이하게 하도록 다중층 패키지 어셈블리(300)에 접속될 수 있다. 다른 적절한 패키지 레벨 인터커넥트는 다중층 패키지 어셈블리(300)를 다른 전기 어셈블리에 접속하도록 사용될 수 있다.
도 4는 몇몇 실시예에 따른 다중층 패키지 어셈블리(예를 들어, 도 2 또는 도 3의 다중층 패키지 어셈블리(200 또는 300))를 제조하는 방법(400)에 대해 개략적으로 도시하는 흐름도이다. 방법(400)은 도 2 및 도 3과 관련하여 기술된 기법에 부합할 수 있고 혹은 그 반대가 될 수 있다.
(402)에서, 방법(400)은 하나 이상의 보강층을 제공하는 것을 포함할 수 있다. 하나 이상의 보강층은 일반적으로 도 2 및 도 3의 보강 부분 D2, D3의 제1 층(224)과 관련하여 기술된 실시예와 부합할 수 있다.
(404)에서, 방법(400)은 보강층의 대향하는 측면에 유전체층(예를 들어, 제2 층(226) 및 제3 층(228))을 접속함으로써 다중층 패키지 어셈블리의 보강 부분(도 2 또는 도 3의 보강 부분 D2 또는 D3)을 형성하는 것을 포함할 수 있다. 몇몇 실시예에서, 유전체층은 라미네이션 공정을 이용하여 보강층에 접속될 수 있고, 이 라미네이션 공정은 몇몇 실시예에서 동시에 수행될 수 있다. 각종 실시예에 따르면, 복수의 보강 부분(예를 들어, 도 2 및 도 3의 보강 부분 D2 및 D3)은 (402 및 404)와 관련하여 기술된 동작을 수행함으로써 형성될 수 있다. 보강층은 유전체층의 인장 탄성률보다 높은 인장 탄성률을 가질 수 있다.
(406)에서, 방법(400)은 보강 부분 상에서 및/또는 보강 부분을 통해 전기 도전성 피쳐를 형성하는 것을 포함할 수 있다. 예를 들어, 몇몇 실시예에서, 하나 이상의 개구부는 하나 이상의 대응하는 PTH에 대해 제1 보강 부분(예를 들어, 도 2 또는 도 3의 D3)을 통해 형성(예를 들어, 드릴링)될 수 있다. 하나 이상의 개구부는 보강 부분의 유전체층 및 보강층을 통해 연장할 수 있다. 금속은 보강 부분의 대향면 상에서 금속층(예를 들어, 금속층 M2 및 금속층 M3)을 형성하도록 하나 이상의 PTH를 도금하기 위한 도금 공정에 의해 증착될 수 있다. 금속층은 몇몇 실시예에서 제1 보강 부분의 유전체층 상에 직접 형성될 수 있다. 몇몇 실시예에서, 하나 이상의 금속층은 하나 이상의 안테나 요소를 포함할 수 있다. 따라서, 몇몇 실시예에서 (406)에서 동작은 하나 이상의 안테나 요소를 형성하는 것을 포함할 수 있다.
(408)에서, 방법(400)은 다른 유전체층(예를 들어, 도 2 또는 도 3의 하나 이상의 추가층(230)) 및/또는 다른 보강 부분(예를 들어, 도 2 또는 도 3의 보강 부분 D2)에 보강 부분을 접속하는 것을 포함할 수 있다. 예를 들어, 몇몇 실시예에서, 제1 보강 부분(예를 들어, 도 2 또는 도 3의 D3)은 몇몇 실시예에서 동시에 수행될 수 있는 라미네이션 공정을 이용하여 제2 보강 부분(예를 들어, 도 2 또는 도 3의 보강 부분 D2) 및 하나 이상의 유전체층(예를 들어, 하나 이상의 추가층(230))에 접속될 수 있다.
(410)에서, 방법(400)은 (408)에서 보강 부분이 다른 보강 부분에 접속되는 경우에, 방법(400)은 다른 보강 부분 상에서 및/또는 다른 보강 부분을 통해 전기 도전성 피쳐를 형성하는 것을 포함할 수 있다. 예를 들어, 몇몇 실시예에서, 하나 이상의 개구부는 하나 이상의 대응하는 비아에 대해 다른 보강 부분(예를 들어, 제2 보강 부분)을 통해 형성(예를 들어, 드릴링)될 수 있다. 하나 이상의 개구부는 제2 보강 부분의 유전체층 및 보강층을 통해 연장할 수 있다. 금속은 함께 접속된 제1 보강 부분 및 제2 보강 부분을 포함하는 구조의 대향면 상에서 금속층(예를 들어, 금속층 M1 및 금속층 M4)을 형성하도록 비아를 도금하기 위한 도금 공정에 의해 증착될 수 있다. 예를 들어, 금속층은 제1 보강 부분의 최외측 유전체층 상에 직접 형성될 수 있고 다른 금속층은 제2 보강 부분의 최외측 유전체층 상에 형성될 수 있다. 몇몇 실시예에서, 하나 이상의 금속층은 하나 이상의 안테나 요소를 포함할 수 있다. 따라서, 몇몇 실시예에서 (410)에서 동작은 하나 이상의 안테나 요소를 형성하는 것을 포함할 수 있다. 몇몇 실시예에서, 금속은 하나 이상의 안테나 요소를 형성하도록 사용되는 동일한 금속 증착 공정 동안 하나 이상의 개구부를 채우도록 증착될 수 있다.
(412)에서, 방법(400)은 하나 이상의 솔더 마스크층(예를 들어, 도 2 또는 도 3의 솔더 마스크층(242))을 형성하는 것을 포함할 수 있다. 솔더 마스크층은 (410)에서 형성된 구조의 최외층 상에 형성될 수 있다. 일 실시예에서, 솔더 마스크층은 보강 구조의 유전체층(예를 들어, 도 2의 제2 층(226)) 상에 형성될 수 있다. 몇몇 실시예에서, 솔더 마스크층은 라미네이션 공정을 이용하여 보강 부분(들)에 접속되는 사전 절단(pre-cut) 구조를 포함한다. 패드(예를 들어, 도 2의 패드(240))는 최외측 금속층(예를 들어, 도 2의 금속층 M1) 상에 형성될 수 있고 개구부는 다른 전기 디바이스에 다중층 패키지 어셈블리를 접속하는 대응하는 접속 지점을 제공하기 위한 패드를 노출시키도록 형성될 수 있다. 패드를 형성하는 것은 몇몇 실시예에서, 예를 들어, 금(Au) 표면 마감 공정 또는 다른 적절한 금속 마감 공정을 포함하는 표면 마감 공정을 포함할 수 있다. 예를 들어, 몇몇 실시예에서 하나 이상의 다이는 패드를 이용하여 다중층 패키지 어셈블리에 접속될 수 있다.
본 발명의 실시예는 무선 시그널링과 호환가능한 유전체 특성을 갖는 코어와 유사한 재료를 이용하여 다중층 패키지 어셈블리에서 두꺼운 유전체층의 단단함을 증가시키는 기법을 기술할 수 있다. 두꺼운 유전체층(예를 들어, 보강 부분)은 더 낮은 표면 거칠기를 가질 수 있고 이로 인해 더 낮은 도전체 손실로 이어질 수 있다. 하나 이상의 보강 유전체층은 무선 통신을 위해 안테나 요소와 통합될 수 있다. 몇몇 실시예에서, 본 발명은 mm파 주파수에서 향상된 전기적 특성을 모든 LCP 다중층 패키지 어셈블리에 제공하는 기법을 기술한다. 보강 부분은 Z 방향으로 다중층 패키지 어셈블리의 CTE를 감소시킬 수 있고 열적으로 불안정한 LCP와 같은 재료를 이용하여 어셈블리를 용이하게 할 수 있다. 보강 부분은 다중층 패키지 어셈블리의 입력 왜곡 및/또는 동적 왜곡을 감소시킬 수 있다. 몇몇 실시예에서, 다중층 패키지 어셈블리는 비대칭층 빌드업 및/또는 복수의 보강 부분을 가질 수 있고, 이는 통상적인 코어 기판에 비해 다수의 층을 감소시킬 수 있다(예를 들어, 안테나 사양을 충족하도록 인-시츄(in-situ) 라미네이트될 수 있음).
도 5는 몇몇 실시예에 따른 다른 다중층 패키지 어셈블리(500)의 횡단면을 개략적으로 도시한다. 각종 실시예에 따르면, 다중층 패키지 어셈블리(500)의 컴포넌트는 도 2 및 도 3의 다중층 패키지 어셈블리(200 및 300)의 컴포넌트와 관련하여 기술된 실시예와 부합할 수 있다. 다중층 패키지 어셈블리(500)는 보여지는 바와 같이, 금속층 M4, M5 및 M6의 라인(234)을 더 포함한다.
몇몇 실시예에서, 다중층 패키지 어셈블리(500)는 보여지는 바와 같이, 함께 접속된 보강 부분 D2, D3을 포함할 수 있다. 실시예에서, 보강 부분 D2, D3의 각각은 더 평탄한 유전체층(예를 들어, 제2 층(226) 및 제3 층(228))으로 코팅된 프리프레그 코어를 포함하는 코팅된 프리프레그 코어(예를 들어, 도 7의 코팅된 프리프레그 코어(700))를 나타낼 수 있다.
금속층 M1의 라인(234)은 보강 부분 D2의 제2 층(226) 상에 형성된 하나 이상의 안테나 요소를 나타낼 수 있다. 일 실시예에서, 라인(234)은 단일층 안테나의 피쳐를 나타낼 수 있다. 제1 층(224)은, 예를 들어, 프리프레그 재료와 같은 코어 재료로 구성될 수 있다. 금속층 M3의 라인(234)은 보강 부분 D3의 제3 층(228) 상에 형성된 안테나 접지면을 나타낼 수 있다. 보강 부분 D2, D3은 하나 이상의 안테나 요소 및 안테나 접지면과 같은 방사선 피쳐들 간의 구분을 제공할 수 있다.
금속층 M2의 라인(234)은 RF 라우팅층을 나타낼 수 있다. 몇몇 실시예에서, RF 라우팅층은 보여지는 바와 같이, 보강 부분 D3의 제3 층(228) 상에 형성될 수 있다. 이러한 구성은 대칭형 스택에 대해 다중층 패키지 어셈블리(500)의 원하는 두께를 제공하도록 형성된 다수의 유전체층을 감소시키게 하는 비대칭형 스택을 제공할 수 있다.
금속층 M1, M2, M3의 라인(234)은 동일하거나 상이한 재료로 구성될 수 있다. 다중층 패키지 어셈블리(500)는 다른 실시예에서 도시된 것보다 많거나 적은 보강 부분 및/또는 추가층(230)을 포함할 수 있다.
도 6은 몇몇 실시예에 따른 다른 다중층 패키지 어셈블리(600)의 횡단면을 개략적으로 도시한다. 다중층 패키지 어셈블리(600)는 다중층 패키지 어셈블리(500)와 관련하여 기술된 실시예에 부합할 수 있다. 다중층 패키지 어셈블리(600)는 다른 보강 부분 D4 및 금속층 M7의 라인(234)을 더 포함할 수 있다.
몇몇 실시예에서, 다중층 패키지 어셈블리(600)는 보여지는 바와 같이, 함께 접속된 복수의 보강 부분 D2, D3, D4을 포함할 수 있다. 금속층 M1 및 M2의 라인(234)은 몇몇 실시예에서 다중층 안테나의 용량성 결합 안테나 요소(660)를 나타낼 수 있다. 금속층 M1 및 M2의 안테나 요소는 보여지는 바와 같이, 보강 부분 D2의 대향하는 측면 상에 형성될 수 있다.
금속층 M3의 라인(234)은 안테나 접지면을 나타낼 수 있고 금속층 M4의 라인(234)은 RF 라우팅층을 나타낼 수 있다. 이러한 구성은 대칭형 스택에 대해 다중층 패키지 어셈블리(600)의 원하는 두께를 제공하도록 형성된 다수의 유전체층을 감소시키게 하는 비대칭형 스택을 제공할 수 있다.
금속층 M1, M2, M3, M4의 라인(234)은 동일하거나 상이한 재료로 구성될 수 있다. 다중층 패키지 어셈블리(600)는 다른 실시예에서 도시된 것보다 많거나 적은 보강 부분 및/또는 추가층(230)을 포함할 수 있다.
도 7은 몇몇 실시예에 따른 코팅된 프리프레그 코어(700)의 횡단면을 개략적으로 도시한다. 몇몇 실시예에서, 코팅된 프리프레그 코어(700)는 본 명세서에서 기술된 다중층 패키지 어셈블리의 보강 부분(예를 들어, D2, D3, D4) 중 하나를 나타낼 수 있다.
코팅된 프리프레그 코어(700)는 보여지는 바와 같이, 프리프레그 코어(724), 및 그 프리프레그 코어(724)의 대향하는 측면에 접속된 소프트 유전체층(726, 728)을 포함할 수 있다. 프리프레그 코어(724)는 도 2의 제1 층(224)과 관련하여 기술된 실시예에 부합할 수 있고, 유전체층(726)은 도 2의 제2 층(226)과 관련하여 기술된 실시예에 부합할 수 있고, 유전체층(728)은 도 2의 제3 층(228)과 관련하여 기술된 실시예에 부합할 수 있다. 몇몇 실시예에서, 코팅된 프리프레그 코어(700)는 다중층 패키지 어셈블리의 다른 보강 부분 또는 층에 코팅된 프리프레그 코어(700)를 접속하기 이전에 형성될 수 있다.
도 8은 몇몇 실시예에 따른 각종 제조 스테이지 동안 다중층 패키지 어셈블리의 횡단면을 개략적으로 도시한다. 도 8의 다중층 패키지 어셈블리의 구조는 도 5에 표시된 것과 유사한 마킹을 가질 수 있고 달리 표시되지 않는 한, 유사한 구조를 나타내기 위한 것이다. 도 8의 다중층 패키지 어셈블리의 구조 각각에 대한 참조 부호는 명확성을 위해 도시되어 있지 않다.
다중층 패키지 어셈블리(800a)는 보여지는 바와 같이, 임시 필름 또는 캐리어를 제공하는 것에 후속하는 것으로 도시된다. 임시 필름은 몇몇 실시예에서, 도 5의 하나 이상의 추가층(230)과 유사한 조성물을 갖는 유전체층일 수 있다.
다중층 패키지 어셈블리(800b)는 다중층 패키지 어셈블리(800a)에 후속하여 임시 필름 상에 하나 이상의 패드(예를 들어, 도 2의 패드(240))를 형성하는 것을 나타낼 수 있다. 하나 이상의 패드는 임의의 적절한 기법을 이용하여 하나 이상의 금속을 증착함으로써 형성될 수 있다. 몇몇 실시예에서, 하나 이상의 패드를 형성하는 것은 금, 니켈, 팔라듐 및/또는 유기 납땜 보존제(organic solderability preservative : OSP)가 패드의 적어도 일부를 형성하도록 증착될 수 있는 표면 마감 공정을 포함할 수 있다.
다중층 패키지 어셈블리(800c)는 다중층 패키지 어셈블리(800b)에 후속하여, 보여지는 바와 같이, 임시 필름 상에 솔더 레지스트층(예를 들어, 도 5의 하나 이상의 솔더 마스크층(242))을 형성하고 패드를 노출시키도록 개구부를 형성하는 것을 나타낼 수 있다. 솔더 레지스트층 및 개구부는 임의의 적절한 기법을 이용하여 형성될 수 있다.
다중층 패키지 어셈블리(800d)는 다중층 패키지 어셈블리(800c)에 후속하여, 보여지는 바와 같이, 금속층과 패드 사이의 개구부를 채우도록 솔더 레지스트층 및 비아 상에 금속층(예를 들어, 도 5의 금속층 M6)을 형성하는 것을 나타낼 수 있다. 몇몇 실시예에서, 금속층은 다중층 패키지 어셈블리(800d)의 최종 도전층일 수 있다. 금속층은, 예를 들어, 도금 공정을 포함하는 임의의 적절한 기법에 따라 형성될 수 있다.
다중층 패키지 어셈블리(800e)는 다중층 패키지 어셈블리(800d)에 후속하여, 금속층 상에 유전체층(예를 들어, 도 5의 하나 이상의 추가층)을 형성하고 유전체층 내의 하나 이상의 대응하는 비아에 대해 하나 이상의 개구부를 형성하는 것을 나타낼 수 있다. 몇몇 실시예에서, 유전체층은 라미네이션 공정을 이용하여 금속층에 접속되는 다중층 패키지 어셈블리(800e)의 최종 빌드업층일 수 있다.
다중층 패키지 어셈블리(800f)는 다중층 패키지 어셈블리(800e)에 후속하여, 유전체층 상에 다른 금속층(예를 들어, 도 5의 금속층 M5)을 형성하는 것을 나타낼 수 있다. 다중층 패키지 어셈블리(800g)는 다중층 패키지 어셈블리(800f)에 후속하여, 추가 유전체층 및 금속층을 형성하는 것을 나타낼 수 있다.
다중층 패키지 어셈블리(800h)는 다중층 패키지 어셈블리(800g)에 후속하여, 이미 형성된 유전체층 및 금속층에 보강 부분(예를 들어, 도 5의 보강 부분 D3)을 접속하는 것을 나타낼 수 있다. 몇몇 실시예에서, 보강 부분은 라미네이션 공정을 이용하여 유전체층 및 금속층에 접속되는 코팅된 프리프레그 코어(예를 들어, 도 7의 코팅된 프리프레그 코어(700))일 수 있다.
다중층 패키지 어셈블리(800i)는 다중층 패키지 어셈블리(800h)에 후속하여, 보강 부분 상에 금속층(예를 들어, 도 5의 금속층 M2)을 형성하고 보강 부분을 통해 비아를 형성하는 것을 나타낼 수 있다.
다중층 패키지 어셈블리(800j)는 다중층 패키지 어셈블리(800i)에 후속하여, 보여지는 바와 같이, 다른 보강 부분(예를 들어, 도 5의 보강 부분 D2)을 상부 금속층을 접속하고, 다른 보강 부분 상에 금속층(예를 들어, 도 5의 금속층 M1)을 형성하고, 금속층 상에 솔더 레지스트층(예를 들어, 도 5의 하나 이상의 솔더 레지스트층(242))을 형성하는 것을 나타낼 수 있다.
다중층 패키지 어셈블리(800k)는 다중층 패키지 어셈블리(800j)에 후속하여, 임시 필름 및 캐리어로부터 다중층 패키지 어셈블리를 분리하는 것을 나타낼 수 있다. 분리는, 예를 들어, 열 방출에 의해 혹은 화학적 에칭에 의해 수행될 수 있다.
다중층 패키지 어셈블리(800l)는 다중층 패키지 어셈블리(800k)에 후속하여, 다중층 패키지 어셈블리에 다이를 접속하는 것을 나타낼 수 있다. 다이는 다중층 패키지 어셈블리(800l)에 다이를 전기적으로 접속하도록, 예를 들어, 범프, 필러와 같은 다이 레벨 인터커넥트를 이용하는 것을 포함하는 임의의 적절한 기법을 이용하여 접속될 수 있다.
도 5 내지 도 8과 관련하여 기술된 기법 및 구성은, 예를 들어, 핫 프레싱(hot pressing)과 같은 고온 공정을 통해 기판을 왜곡하지 않고 패키지 제조의 이후 스테이지에서 두꺼운 프리프레그층을 통합하게 할 수 있다. 프리프레그 재료는 스택업(stackup)으로 통합될 때 저온 공정을 가능하게 하도록 소프트 폴리머 기판 재료로 적어도 하나의 측면 상에 코팅될 수 있다. 본 명세서에서 기술된 실시예는 복수의 인접하거나 혹은 인접하지 않는 코어층과 함께 비대칭형 패키지 어셈블리를 구축하게 할 수 있고, 이는 필요로 하는 층의 수를 감소시키고 그에 따라 제조 비용을 감소시킬 수 있다. 폴리머 코팅(예를 들어, 소프트 유전체층(726, 728))의 사용은 폴리머 코팅 상에 배치된 금속 도전체에 대해 도전체 손실을 감소시킬 수 있다. 더 낮은 왜곡은 mm파 능동 안테나 모듈에 대해 다이와 동일한 패키지 상에서 표면 실장 기술(SMT)에 의해 다른 컴포넌트의 어셈블리를 용이하게 할 수 있다.
각종 동작은 청구 대상을 이해함에 있어 가장 도움을 주는 방식으로, 복수의 개별적인 동작으로서 순서대로 기술된다. 그러나, 설명의 순서는 이들 동작이 반드시 순서에 따른다는 것으로 해석되어서는 안 된다.
본 발명의 실시예는 원한다면, 구성할 임의의 적절한 하드웨어 및/또는 소프트웨어를 이용하여 시스템으로 구현될 수 있다. 도 9는 몇몇 실시예에 따라 본 명세서에서 기술된 바와 같은 다중층 패키지 어셈블리(예를 들어, 도 2, 도 3, 도 5 또는 도 6의 다중층 패키지 어셈블리(200, 300, 500 또는 600))를 포함하는 컴퓨팅 디바이스를 개략적으로 도시한다. 컴퓨팅 디바이스(900)는 (예를 들어, 하우징(908)에) 마더보드(902)와 같은 보드를 수용할 수 있다. 마더보드(902)는 프로세서(904) 및 적어도 하나의 통신 칩(906)을 포함하되, 이들로만 제한되지 않는 다수의 컴포넌트를 포함할 수 있다. 프로세서(904)는 마더보드(902)에 물리적으로 및 전기적으로 접속될 수 있다. 몇몇 구현예에서, 적어도 하나의 통신 칩(906)은 마더보드(902)에 물리적으로 및 전기적으로 또한 접속될 수 있다. 또 다른 구현예에서 통신 칩(906)은 프로세서(904)의 일부일 수 있다.
컴퓨팅 디바이스(900)는 그 애플리케이션에 따라, 마더보드(902)에 물리적으로 및 전기적으로 접속되거나 혹은 접속되지 않을 수 있는 다른 컴포넌트를 포함할 수 있다. 이들 다른 컴포넌트는 휘발성 메모리(예를 들어, DRAM), 비휘발성 메모리(예를 들어, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호화 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 콘트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 컴패스, 가이거 카운터(Geiger counter), 가속도계, 자이로스코프, 스피커, 카메라, 및 (하드 디스크 드라이브, CD(compact disk), DVD(digital versatile disk) 등과 같은) 대형 저장 디바이스를 포함하되, 이들로만 제한되지 않는다.
통신 칩(906)은 컴퓨팅 디바이스(900)로의 데이터 전송 및 컴퓨팅 디바이스(900)로부터의 데이터 전송을 위한 무선 통신을 가능하게 한다. "무선"이란 용어 및 그 파생물은 비고체 매체를 통해 변조된 전자기 복사선의 사용을 통해 데이터를 통신할 수 있는 회로, 디바이스, 시스템, 방법, 기법, 통신 채널 등을 기술하는데 사용될 수 있다. 이 용어는 연관된 디바이스가 어떠한 유선도 포함하지 않지만, 몇몇 실시예에서는 그렇지 않을 수도 있음을 암시하는 것만은 아니다. 통신 칩(906)은 WiGig, Wi-Fi(IEEE(Institute for Electrical and Electronic Engineers) 802.11 패밀리), IEEE 802.16 표준(예를 들어, IEEE 802.16-2005 보정안(Amendment)), 임의의 보정안, 업데이트, 및/또는 수정안(진전된 LTE(long term evolution) 프로젝트, UMB(ultra mobile broadband) 프로젝트("3GPP2"라 또한 지칭됨) 등) 등과 함께 LTE 프로젝트를 포함하는 IEEE 표준을 포함하되, 이들로만 제한되지 않는 임의의 다수의 무선 표준 또는 프로토콜을 구현할 수 있다. BWA(broadband wireless access) 네트워크와 호환 가능한 IEEE 802.16은 IEEE 802.16 표준에 대해 순응성 및 상호동작성을 전달하는 제품에 대해 인증 마크인 Worldwide Interoperability for Microwave Access를 나타내는 약자인 WiMAX 네트워크라 통상적으로 지칭된다. 통신 칩(906)은 GSM(Global System for Mobile Communication), GPRS(General Packet Radio Service), UMTS(Universal Mobile Telecommunications System), HSPA(High Speed Packet Access), E-HSPA(Evolved HSPA), 또는 LTE 네트워크에 따라 동작할 수 있다. 통신 칩(906)은 EDGE(Enhanced Data for GSM Evolution), GERAN(GSM EDGE Radio Access Network), UTRAN(Universal Terrestrial Radio Access Network), 또는 E-UTRAN(Evolved UTRAN)에 따라 동작할 수 있다. 통신 칩(906)은 CDMA(Code Division Multiple Access), TDMA(Time Division Multiple Access), DECT(Digital Enhanced Cordless Telecommunications), EV-DO(Evolution-Data Optimized), 그 파생물 뿐만 아니라, 3G, 4G, 5G, 및 그 이상으로서 표시되는 임의의 다른 무선 프로토콜에 따라 동작할 수 있다. 통신 칩(906)은 다른 실시예에서 다른 무선 프로토콜에 따라 동작할 수 있다.
컴퓨팅 디바이스(900)는 복수의 통신 칩(906)을 포함할 수 있다. 예를 들어, 제1 통신 칩(906)은 WiGig, Wi-Fi 및 블루투스와 같은 더 짧은 범위의 무선 통신에 전용될 수 있고, 제2 통신 칩(896)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 등과 같은 더 긴 범위의 무선 통신에 전용될 수 있다.
컴퓨팅 디바이스(900)의 프로세서(904)는 본 명세서에서 기술된 바와 같이 IC 어셈블리(예를 들어, 도 1의 IC 어셈블리(100)) 또는 다중층 패키지 어셈블리(예를 들어, 도 2, 도 3, 도 5 또는 도 6의 다중층 패키지 어셈블리(200, 300, 500 또는 600)) 내에 패키지화될 수 있다. 예를 들어, 도 1의 회로 보드(122)는 마더보드(902)일 수 있고 프로세서(904)는 도 1의 패키지 기판(121) 상에 탑재된 다이(102)일 수 있다. 패키지 기판(121) 및 마다보드(902)는 솔더 볼(112)과 같은 패키지 레벨 인터커넥트를 이용하여 함께 접속될 수 있다. 다른 적절한 구성은 본 명세서에서 기술된 실시예에 따라 구현될 수 있다. "프로세서"란 용어는 전자 데이터를 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하도록 레지스터 및/또는 메모리로부터 전자 데이터를 프로세싱하는 임의의 디바이스 또는 디바이스의 일부를 지칭할 수 있다.
통신 칩(906)은 본 명세서에서 기술된 바와 같이 IC 어셈블리(예를 들어, 도 1의 IC 어셈블리(100)) 또는 다중층 패키지 어셈블리(예를 들어, 도 2, 도 3, 도 5 또는 도 6의 다중층 패키지 어셈블리(200, 300, 500 또는 600)) 내에 패키지화될 수 있는 다이(예를 들어, RF 다이)를 또한 포함할 수 있다. 다른 구현예에서, 컴퓨팅 디바이스(900) 내에 수용된 다른 컴포넌트(예를 들어, 메모리 디바이스 또는 다른 집적 회로 디바이스)는 본 명세서에서 기술된 바와 같이 IC 어셈블리(예를 들어, 도 1의 IC 어셈블리(100)) 또는 다중층 패키지 어셈블리(예를 들어, 도 2, 도 3, 도 5 또는 도 6의 다중층 패키지 어셈블리(200, 300, 500 또는 600)) 내에 패키지화될 수 있는 다이를 포함할 수 있다.
각종 구현예에서, 컴퓨팅 디바이스(900)는 랩탑, 넷북, 노트북, 울트라북 스마트폰, 태블릿, PDA(personal digital assistant), 울트라 모바일 PC, 모바일 폰, 데스크탑 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋탑 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 음악 플레이어, 또는 디지털 비디오 레코더일 수 있다. 컴퓨팅 디바이스(900)는는 몇몇 실시예에서 모바일 컴퓨팅 디바이스일 수 있다. 다른 구현예에서, 컴퓨팅 디바이스(900)는 데이터를 프로세싱하는 임의의 다른 전자 디바이스일 수 있다.
예
각종 실시예에 따르면, 본 발명은 집적 회로(IC) 패키지 어셈블리를 기술한다. IC 패키지 어셈블리의 예 1은 제1 측면, 및 상기 제1 측면에 대향하여 배치된 제2 측면을 갖는 제1 층과, 상기 제1 층의 상기 제1 측면에 접속된 제2 층과, 상기 제2 층에 접속된 하나 이상의 안테나 요소와, 상기 제1 층의 상기 제2 측면에 접속된 제3 층을 포함할 수 있고, 상기 제1 층은 상기 제2 층 및 상기 제3 층의 인장 탄성률(tensile modulus)보다 큰 인장 탄성률을 갖는 보강층(reinforcement layer)이다. 예 2는 예 1의 IC 패키지 어셈블리를 포함할 수 있고, 상기 제2 층 및 상기 제3 층은 동일한 재료 조성물을 갖고, 상기 제2 층 및 상기 제3 층의 표면 거칠기(surface roughness)는 상기 제1 층의 표면 거칠기보다 낮다. 예 3은 예 1의 IC 패키지 어셈블리를 포함할 수 있고, 상기 제1 층은 액정 폴리머(liquid crystal polymer : LCP) 또는 프리프레그(prepreg) 재료를 포함하고, 상기 제2 층 및 상기 제3 층은 액정 폴리머(LCP) 또는 에폭시 기반 재료를 포함한다. 예 4는 예 3의 IC 패키지 어셈블리를 포함할 수 있고, 상기 제1 층은 글래스를 갖는 LCP를 포함하고, 상기 제2 층 및 상기 제3 층은 글래스를 갖지 않는 LCP를 포함한다. 예 5는 예 1의 IC 패키지 어셈블리를 포함할 수 있고, 상기 하나 이상의 안테나 요소는 상기 제2 층 상에 형성된 하나 이상의 도금 금속 피쳐(plated metal features)를 포함한다. 예 6은 예 1의 IC 패키지 어셈블리를 포함할 수 있고, 상기 제3 층의 제1 측면은 상기 제1 층의 상기 제2 측면에 접속되고, 상기 IC 패키지 어셈블리는, 상기 제3 층의 제2 측면 상에 배치된 전기 라우팅 피쳐(electrical routing feature) - 상기 제3 층의 상기 제2 측면은 상기 제3 층의 상기 제1 측면에 대향하여 배치됨 - 와, 상기 전기 라우팅 피쳐 및 상기 하나 이상의 안테나 요소에 접속된 비아 구조 또는 도금 스루 홀(plated-through hole) 구조 - 상기 비아 구조 또는 도금 스루 홀 구조는 상기 제1 층, 상기 제2 층 및 상기 제3 층을 통해 연장됨 - 를 더 포함한다. 예 7은 예 1 내지 예 6 중 어느 한 예의 IC 패키지 어셈블리를 포함할 수 있고, 상기 제1 층은 수평 방향으로 연장하는 평면을 정의하고, 상기 수평 방향으로 전기 신호를 라우팅하는 어떠한 도금 금속 피쳐도 상기 제1 층상에 직접 배치되지 않는다. 예 8은 예 1 내지 예 6 중 어느 한 예의 IC 패키지 어셈블리를 포함할 수 있고, 상기 하나 이상의 안테나 요소는 제1 용량성 요소를 포함하고, 상기 IC 패키지 어셈블리는, 상기 제3 층에 직접 접속된 제2 용량성 요소를 더 포함하고, 상기 제1 용량성 요소 및 상기 제2 용량성 요소는 다중층 용량성 접속 안테나의 컴포넌트이다. 예 9는 예 1 내지 예 6 중 어느 한 예의 IC 패키지 어셈블리를 포함할 수 있고, 제1 측면, 및 상기 제1 측면에 대향하여 배치된 제2 측면을 갖는 제4 층과, 상기 제4 층의 상기 제1 측면에 접속된 제5 층과, 상기 제4 층의 상기 제2 측면에 접속된 제6 층을 더 포함하고, 상기 제4 층은 상기 제5 층 및 상기 제6 층의 인장 탄성률보다 높은 인장 탄성률을 갖는 보강층이고, 상기 제5 층은 상기 제3 층에 접속된다. 예 10은 예 1 내지 예 6 중 어느 한 예의 IC 패키지 어셈블리를 포함할 수 있고, 상기 제3 층에 접속된 안테나 그라운드층과, 상기 안테나 그라운드층에 접속된 무선 주파수(RF) 다이를 더 포함한다.
각종 실시예에 따르면, 본 발명은 다중층 패키지 어셈블리를 제조하는 방법을 기술한다. 예 11의 방법은 제1 측면, 및 상기 제1 측면에 대향하여 배치된 제2 측면을 갖는 제1 층을 제공하는 단계와, 상기 제1 층의 상기 제1 측면에 제2 층을 접속하는 단계와, 상기 제1 층의 상기 제2 측면에 제3 층을 접속하는 단계와, 상기 제2 층 상에서 하나 이상의 안테나 요소를 형성하는 단계를 포함할 수 있으며, 상기 제1 층은 상기 제2 층 및 상기 제3 층의 인장 탄성률보다 높은 인장 탄성률을 갖는 보강층이다. 예 12는 예 11의 방법을 포함할 수 있고, 상기 제2 층을 상기 제1 층의 상기 제1 측면에 접속하는 단계 및 상기 제3 층을 상기 제1 층의 상기 제2 측면에 접속하는 단계는 라미네이션(lamination)에 의해 수행된다. 예 13은 예 11 또는 예 12의 방법을 포함할 수 있고, 상기 하나 이상의 안테나 요소를 형성하는 단계는 상기 제2 층을 금속으로 도금하는 단계를 포함한다. 예 14는 예 13의 방법을 포함할 수 있고, 상기 제1 층, 상기 제2 층 및 상기 제3 층을 통해 비아 또는 도금 스루 홀(PTH)에 대해 개구부를 형성하는 단계를 더 포함한다. 예 15는 예 14의 방법을 포함할 수 있고, 상기 하나 이상의 안테나 요소를 형성하도록 사용되는 동일한 금속 증착 공정 동안 상기 개구부를 채우도록 금속을 증착하는 단계를 더 포함한다. 예 16은 예 14의 방법을 포함할 수 있고, 상기 제2 층 상에 솔더 마스크층을 형성하는 단계를 더 포함한다.
각종 실시예에 따르면, 본 발명은 컴퓨팅 디바이스를 기술한다. 컴퓨팅 디바이스의 예 17은 회로 보드와, 상기 회로 보드와 접속된 집적 회로(IC) 패키지 어셈블리를 포함하고, 상기 IC 패키지 어셈블리는, 제1 측면, 및 상기 제1 측면에 대향하여 배치된 제2 측면을 갖는 제1 층과, 상기 제1 층의 상기 제1 측면에 접속된 제2 층과, 상기 제2 층에 접속된 하나 이상의 안테나 요소와, 상기 제1 층의 상기 제2 측면에 접속된 제3 층을 포함하며, 상기 제1 층은 상기 제2 층 및 상기 제3 층의 인장 탄성률보다 높은 인장 탄성률을 갖는 보강층이다. 예 18은 예 17의 컴퓨팅 디바이스를 포함할 수 있고, 상기 제3 층의 제1 측면은 상기 제1 층의 상기 제2 측면에 접속되고, 상기 IC 패키지 어셈블리는, 상기 제3 층의 제2 측면 상에 배치된 전기 라우팅 피쳐 - 상기 제3 층의 상기 제2 측면은 상기 제3 층의 상기 제1 측면에 대향하여 배치됨 - 와, 상기 전기 라우팅 피쳐 및 상기 하나 이상의 안테나 요소에 접속된 비아 구조 또는 도금 스루 홀 구조 - 상기 비아 구조 또는 도금 스루 홀 구조는 상기 제1 층, 상기 제2 층 및 상기 제3 층을 통해 연장됨 - 를 더 포함한다. 예 19는 예 17 또는 예 18의 컴퓨팅 디바이스를 포함할 수 있고, 상기 제1 층은 수평 방향으로 연장하는 평면을 정의하고, 상기 수평 방향으로 전기 신호를 라우팅하는 어떠한 도금 금속 피쳐도 상기 제1 층 상에 직접 배치되지 않는다. 예 20은 예 17 또는 예 18의 컴퓨팅 디바이스를 포함할 수 있고, 상기 컴퓨팅 디바이스는 상기 회로 보드와 접속되는 디스플레이, 터치스크린 디스플레이, 터치스크린 콘트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 컴패스(compass), 가이거 카운터(Geiger counter), 가속계, 자이로스코프, 스피커, 또는 카메라 중 하나 이상을 포함하는 모바일 컴퓨팅 디바이스이다.
각종 실시예는 상기 접속사 형태 (및)(예를 들어, "및"은 "및/또는"일 수 있음)으로 기술되어 있는 실시예 중 대안적인(또 다른) 실시예를 포함하는 상술한 실시예의 임의의 적절한 조합을 포함할 수 있다. 또한, 몇몇 실시예는 실행될 때 임의의 상술한 실시예의 동작을 발생하는 인스트럭션이 저장된 하나 이상의 제조물(예를 들어, 비일시적인 컴퓨터 판독가능한 매체)을 포함할 수 있다. 또한, 몇몇 실시예는 상술한 실시예의 각종 동작을 수행하는 임의의 적절한 수단을 갖는 장치 또는 시스템을 포함할 수 있다.
요약서에 기술되어 있는 것을 포함하는 본 발명의 예시된 구현예의 상기 설명은 본 발명을 개시된 정확한 형태로 독점적으로 되게 하거나 혹은 제한하고자 하는 것은 아니다. 본 명세서에서 특정의 구현예 및 예이 기술되어 있으나, 당 분야에서 통상의 지식을 가진 자가 인지하는 바와 같이, 각종 균등한 변경예이 본 발명의 범위 내에서 가능하다.
이들 변경예는 상기 상세한 설명의 관점에서 본 발명의 실시예에 대해 행해질 수 있다. 후술하는 특허청구범위에 사용된 용어는 명세서 및 특허청구범위에 개시된 특정의 구현예로 본 발명의 실시예를 제한하는 것으로 해석되어서는 안 된다. 오히려, 본 발명의 범위는 특허청구범위의 수립된 교시에 따라 해석되어야 하는 후술하는 특허청구범위에 의해 전적으로 결정되어야 한다.

Claims (20)

  1. 제1 측면, 및 상기 제1 측면에 대향하여 배치된 제2 측면을 갖는 제1 층과,
    상기 제1 층의 상기 제1 측면에 접속된 제2 층과,
    상기 제2 층에 접속된 하나 이상의 안테나 요소와,
    상기 제1 층의 상기 제2 측면에 접속된 제3 층을 포함하며,
    상기 제1 층은 상기 제2 층 및 상기 제3 층의 인장 탄성률(tensile modulus)보다 큰 인장 탄성률을 갖는 보강층(reinforcement layer)인
    집적 회로(IC) 패키지 어셈블리.
  2. 제 1 항에 있어서,
    상기 제2 층 및 상기 제3 층은 동일한 재료 조성물을 갖고,
    상기 제2 층 및 상기 제3 층의 표면 거칠기(surface roughness)는 상기 제1 층의 표면 거칠기보다 낮은
    집적 회로(IC) 패키지 어셈블리.
  3. 제 1 항에 있어서,
    상기 제1 층은 액정 폴리머(liquid crystal polymer : LCP) 또는 프리프레그(prepreg) 재료를 포함하고,
    상기 제2 층 및 상기 제3 층은 액정 폴리머(LCP) 또는 에폭시 기반 재료를 포함하는
    집적 회로(IC) 패키지 어셈블리.
  4. 제 3 항에 있어서,
    상기 제1 층은 글래스를 갖는 LCP를 포함하고,
    상기 제2 층 및 상기 제3 층은 글래스를 갖지 않는 LCP를 포함하는
    집적 회로(IC) 패키지 어셈블리.
  5. 제 1 항에 있어서,
    상기 하나 이상의 안테나 요소는 상기 제2 층 상에 형성된 하나 이상의 도금 금속 피쳐(plated metal features)를 포함하는
    집적 회로(IC) 패키지 어셈블리.
  6. 제 1 항에 있어서,
    상기 제3 층의 제1 측면은 상기 제1 층의 상기 제2 측면에 접속되고,
    상기 IC 패키지 어셈블리는,
    상기 제3 층의 제2 측면 상에 배치된 전기 라우팅 피쳐(electrical routing feature) - 상기 제3 층의 상기 제2 측면은 상기 제3 층의 상기 제1 측면에 대향하여 배치됨 - 와,
    상기 전기 라우팅 피쳐 및 상기 하나 이상의 안테나 요소에 접속된 비아 구조 또는 도금 스루 홀(plated-through hole) 구조 - 상기 비아 구조 또는 도금 스루 홀 구조는 상기 제1 층, 상기 제2 층 및 상기 제3 층을 통해 연장됨 - 를 더 포함하는
    집적 회로(IC) 패키지 어셈블리.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제1 층은 수평 방향으로 연장하는 평면을 정의하고,
    상기 수평 방향으로 전기 신호를 라우팅하는 어떠한 도금 금속 피쳐도 상기 제1 층상에 직접 배치되지 않는
    집적 회로(IC) 패키지 어셈블리.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 하나 이상의 안테나 요소는 제1 용량성 요소를 포함하고,
    상기 IC 패키지 어셈블리는,
    상기 제3 층에 직접 접속된 제2 용량성 요소를 더 포함하고,
    상기 제1 용량성 요소 및 상기 제2 용량성 요소는 다중층 용량성 접속 안테나의 컴포넌트인
    집적 회로(IC) 패키지 어셈블리.
  9. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    제1 측면, 및 상기 제1 측면에 대향하여 배치된 제2 측면을 갖는 제4 층과,
    상기 제4 층의 상기 제1 측면에 접속된 제5 층과,
    상기 제4 층의 상기 제2 측면에 접속된 제6 층을 더 포함하고,
    상기 제4 층은 상기 제5 층 및 상기 제6 층의 인장 탄성률보다 높은 인장 탄성률을 갖는 보강층이고, 상기 제5 층은 상기 제3 층에 접속되는
    집적 회로(IC) 패키지 어셈블리.
  10. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제3 층에 접속된 안테나 그라운드층과,
    상기 안테나 그라운드층에 접속된 무선 주파수(RF) 다이를 더 포함하는
    집적 회로(IC) 패키지 어셈블리.
  11. 다중층 패키지 어셈블리를 제조하는 방법으로서,
    제1 측면, 및 상기 제1 측면에 대향하여 배치된 제2 측면을 갖는 제1 층을 제공하는 단계와,
    상기 제1 층의 상기 제1 측면에 제2 층을 접속하는 단계와,
    상기 제1 층의 상기 제2 측면에 제3 층을 접속하는 단계와,
    상기 제2 층 상에서 하나 이상의 안테나 요소를 형성하는 단계를 포함하며,
    상기 제1 층은 상기 제2 층 및 상기 제3 층의 인장 탄성률보다 높은 인장 탄성률을 갖는 보강층인
    다중층 패키지 어셈블리 제조 방법.
  12. 제 11 항에 있어서,
    상기 제2 층을 상기 제1 층의 상기 제1 측면에 접속하는 단계 및 상기 제3 층을 상기 제1 층의 상기 제2 측면에 접속하는 단계는 라미네이션(lamination)에 의해 수행되는
    다중층 패키지 어셈블리 제조 방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 하나 이상의 안테나 요소를 형성하는 단계는 상기 제2 층을 금속으로 도금하는 단계를 포함하는
    다중층 패키지 어셈블리 제조 방법.
  14. 제 13 항에 있어서,
    상기 제1 층, 상기 제2 층 및 상기 제3 층을 통해 비아 또는 도금 스루 홀(PTH)에 대해 개구부를 형성하는 단계를 더 포함하는
    다중층 패키지 어셈블리 제조 방법.
  15. 제 14 항에 있어서,
    상기 하나 이상의 안테나 요소를 형성하도록 사용되는 동일한 금속 증착 공정 동안 상기 개구부를 채우도록 금속을 증착하는 단계를 더 포함하는
    다중층 패키지 어셈블리 제조 방법.
  16. 제 14 항에 있어서,
    상기 제2 층 상에 솔더 마스크층을 형성하는 단계를 더 포함하는
    다중층 패키지 어셈블리 제조 방법.
  17. 회로 보드와,
    상기 회로 보드와 접속된 집적 회로(IC) 패키지 어셈블리를 포함하고,
    상기 IC 패키지 어셈블리는,
    제1 측면, 및 상기 제1 측면에 대향하여 배치된 제2 측면을 갖는 제1 층과,
    상기 제1 층의 상기 제1 측면에 접속된 제2 층과,
    상기 제2 층에 접속된 하나 이상의 안테나 요소와,
    상기 제1 층의 상기 제2 측면에 접속된 제3 층을 포함하며,
    상기 제1 층은 상기 제2 층 및 상기 제3 층의 인장 탄성률보다 높은 인장 탄성률을 갖는 보강층인
    컴퓨팅 디바이스.
  18. 제 17 항에 있어서,
    상기 제3 층의 제1 측면은 상기 제1 층의 상기 제2 측면에 접속되고,
    상기 IC 패키지 어셈블리는,
    상기 제3 층의 제2 측면 상에 배치된 전기 라우팅 피쳐 - 상기 제3 층의 상기 제2 측면은 상기 제3 층의 상기 제1 측면에 대향하여 배치됨 - 와,
    상기 전기 라우팅 피쳐 및 상기 하나 이상의 안테나 요소에 접속된 비아 구조 또는 도금 스루 홀 구조 - 상기 비아 구조 또는 도금 스루 홀 구조는 상기 제1 층, 상기 제2 층 및 상기 제3 층을 통해 연장됨 - 를 더 포함하는
    컴퓨팅 디바이스.
  19. 제 17 항 또는 제 18 항에 있어서,
    상기 제1 층은 수평 방향으로 연장하는 평면을 정의하고,
    상기 수평 방향으로 전기 신호를 라우팅하는 어떠한 도금 금속 피쳐도 상기 제1 층 상에 직접 배치되지 않는
    컴퓨팅 디바이스.
  20. 제 17 항 또는 제 18 항에 있어서,
    상기 컴퓨팅 디바이스는 상기 회로 보드와 접속되는 디스플레이, 터치스크린 디스플레이, 터치스크린 콘트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 컴패스(compass), 가이거 카운터(Geiger counter), 가속계, 자이로스코프, 스피커, 또는 카메라 중 하나 이상을 포함하는 모바일 컴퓨팅 디바이스인
    컴퓨팅 디바이스.
KR1020167027611A 2014-05-06 2014-05-06 집적 안테나를 갖는 다중층 패키지 KR101894227B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/036949 WO2015171118A1 (en) 2014-05-06 2014-05-06 Multi-layer package with integrated antenna

Publications (2)

Publication Number Publication Date
KR20160130290A true KR20160130290A (ko) 2016-11-10
KR101894227B1 KR101894227B1 (ko) 2018-09-04

Family

ID=54392788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167027611A KR101894227B1 (ko) 2014-05-06 2014-05-06 집적 안테나를 갖는 다중층 패키지

Country Status (9)

Country Link
US (1) US10128177B2 (ko)
EP (1) EP3140859B1 (ko)
JP (1) JP6513786B2 (ko)
KR (1) KR101894227B1 (ko)
CN (1) CN106463466B (ko)
RU (1) RU2654302C2 (ko)
SG (1) SG11201608264YA (ko)
TW (1) TWI653716B (ko)
WO (1) WO2015171118A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052458A (ko) * 2017-11-08 2019-05-16 삼성전기주식회사 인쇄회로기판
KR20190080699A (ko) 2017-12-28 2019-07-08 삼성전기주식회사 안테나 모듈
KR20190120135A (ko) 2017-12-28 2019-10-23 삼성전기주식회사 안테나 모듈 및 이를 포함하는 전자기기
KR20200067613A (ko) * 2018-12-04 2020-06-12 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 모듈
KR20200067621A (ko) * 2018-12-04 2020-06-12 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 모듈
US11283174B2 (en) 2020-04-14 2022-03-22 Samsung Electro-Mechanics Co., Ltd. Antenna
US11490512B2 (en) 2019-09-11 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and antenna module comprising the same

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575761B (zh) * 2016-04-27 2017-03-21 南茂科技股份有限公司 光電晶片封裝體及光電晶片封裝製程
US10368208B2 (en) 2016-06-12 2019-07-30 Apple Inc. Layers in messaging applications
SG11201811465WA (en) * 2016-06-24 2019-01-30 Agency Science Tech & Res Semiconductor package and method of forming the same
CN106356360B (zh) * 2016-10-24 2019-03-01 华为技术有限公司 一种封装基板及其制作方法、集成电路芯片
KR102610547B1 (ko) * 2017-01-04 2023-12-05 인텔 코포레이션 안테나 어레이를 위한 패키지 아키텍처
EP3602685A4 (en) * 2017-03-27 2020-11-18 INTEL Corporation ANTENNAS INTEGRATED IN A PRINTED CIRCUIT BOARD
US11394103B2 (en) * 2017-07-18 2022-07-19 Samsung Electro-Mechanics Co., Ltd. Antenna module and manufacturing method thereof
US10658281B2 (en) * 2017-09-29 2020-05-19 Intel Corporation Integrated circuit substrate and method of making
CN107706520A (zh) * 2017-10-25 2018-02-16 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
KR102494338B1 (ko) * 2017-11-08 2023-02-01 삼성전기주식회사 안테나 모듈
KR102410799B1 (ko) 2017-11-28 2022-06-21 삼성전자주식회사 밀리미터 웨이브 신호를 송/수신하기 위한 통신 장치 및 그 통신 장치를 포함하는 전자 장치
CN107910320A (zh) * 2017-12-07 2018-04-13 中芯长电半导体（江阴）有限公司 具有天线组件的半导体结构及其制备方法
DE112017008333T5 (de) 2017-12-29 2020-09-10 Intel Corporation Mikroelektronische anordnungen
US10645808B2 (en) * 2018-02-22 2020-05-05 Apple Inc. Devices with radio-frequency printed circuits
US10665537B2 (en) * 2018-03-29 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
TWI668831B (zh) * 2018-04-17 2019-08-11 矽品精密工業股份有限公司 電子裝置與電子封裝件
US11276618B2 (en) * 2018-04-30 2022-03-15 Intel Corporation Bi-layer prepreg for reduced dielectric thickness
CN109037935B (zh) * 2018-07-24 2024-01-30 南通至晟微电子技术有限公司 毫米波低剖面宽带天线
TW202011563A (zh) * 2018-09-12 2020-03-16 矽品精密工業股份有限公司 電子封裝件
TWI683478B (zh) * 2018-09-13 2020-01-21 宏碁股份有限公司 整合Ｗｉ－Ｆｉ及ＥＨＦ之天線模組及行動裝置
CN109830813A (zh) * 2018-12-31 2019-05-31 瑞声科技（南京）有限公司 天线系统及移动终端
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
RU2703831C1 (ru) * 2019-03-01 2019-10-22 Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ Способ электрического и механического соединения плат и интерпозеров в 3D электронных сборках
TWI696255B (zh) * 2019-04-09 2020-06-11 矽品精密工業股份有限公司 電子封裝件及其製法
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
KR102627223B1 (ko) 2019-08-01 2024-01-19 삼성전자주식회사 안테나 모듈 및 이를 포함하는 전자 시스템
US11342307B2 (en) * 2019-10-14 2022-05-24 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
KR102244833B1 (ko) * 2019-12-10 2021-04-27 주식회사 유텔 적층형 lcp 전자소자
US11183232B2 (en) * 2020-02-25 2021-11-23 Micron Technology, Inc. Output buffer circuit with metal option
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US10849227B1 (en) 2020-04-13 2020-11-24 Simmonds Precision Products, Inc. Cascading power bus for circuit card assembly stacks
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11715886B2 (en) * 2020-05-08 2023-08-01 Mobix Labs, Inc. Low-cost, IPD and laminate based antenna array module
US11735804B2 (en) * 2020-05-11 2023-08-22 Qualcomm Incorporated Multi-core broadband PCB antenna
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11756904B2 (en) * 2020-06-08 2023-09-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
KR20220040731A (ko) * 2020-09-24 2022-03-31 삼성전기주식회사 인쇄회로기판
KR102468935B1 (ko) * 2020-11-06 2022-11-23 주식회사 유텔 다층 액정폴리머 적층기판 기반의 송수신모듈
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
JP2022119655A (ja) * 2021-02-04 2022-08-17 イビデン株式会社 配線基板
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
CN118039617A (zh) * 2021-06-30 2024-05-14 华为技术有限公司 天线结构、天线模组、芯片与电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090315797A1 (en) * 2008-06-19 2009-12-24 Ahmadreza Rofougaran Method and system for inter-chip communication via integrated circuit package antennas
US20110147055A1 (en) * 2009-12-17 2011-06-23 Qing Ma Glass core substrate for integrated circuit devices and methods of making the same
US20130193572A1 (en) * 2012-02-01 2013-08-01 Marvell World Trade Ltd. Ball grid array package substrate with through holes and method of forming same
KR20140048563A (ko) * 2012-10-16 2014-04-24 삼성전기주식회사 하이브리드 적층기판, 그 제조방법 및 패키지 기판

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3616403A (en) 1968-10-25 1971-10-26 Ibm Prevention of inversion of p-type semiconductor material during rf sputtering of quartz
JPH0888319A (ja) 1994-09-16 1996-04-02 Toshiba Corp 半導体集積回路
US5892661A (en) * 1996-10-31 1999-04-06 Motorola, Inc. Smartcard and method of making
JPH10310687A (ja) * 1997-05-14 1998-11-24 Ibiden Co Ltd 樹脂複合体および無電解めっき用接着剤
US6556311B1 (en) 1997-05-28 2003-04-29 Hewlett-Packard Development Co., L.P. Luminance-based color resolution enhancement
JP2002312747A (ja) 2001-04-16 2002-10-25 Oji Paper Co Ltd Ｉｃチップ実装体及びその製造方法
JP2003046259A (ja) * 2001-07-27 2003-02-14 Kyocera Corp 多層配線基板
US7227179B2 (en) * 2002-09-30 2007-06-05 World Properties, Inc. Circuit materials, circuits, multi-layer circuits, and methods of manufacture thereof
JP2004111908A (ja) * 2003-05-30 2004-04-08 Tdk Corp 高周波電子部品
WO2005022965A2 (en) * 2003-08-29 2005-03-10 Thermalworks, Inc. Expansion constrained die stack
JP4413174B2 (ja) * 2004-09-01 2010-02-10 三洋電機株式会社 アンテナ一体型回路装置
US20080085572A1 (en) * 2006-10-05 2008-04-10 Advanced Chip Engineering Technology Inc. Semiconductor packaging method by using large panel size
TW200931456A (en) 2008-01-03 2009-07-16 Phoenix Prec Technology Corp Packaging substrate having capacitor embedded therein and method for manufacturing the same
WO2010035627A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8187920B2 (en) * 2009-02-20 2012-05-29 Texas Instruments Incorporated Integrated circuit micro-module
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8217272B2 (en) 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US20120012378A1 (en) 2010-07-14 2012-01-19 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US8759950B2 (en) 2011-05-05 2014-06-24 Intel Corporation Radio- and electromagnetic interference through-silicon vias for stacked-die packages, and methods of making same
ITMI20111416A1 (it) 2011-07-28 2013-01-29 St Microelectronics Srl Circuito integrato dotato di almeno una antenna integrata
US8359389B1 (en) 2011-10-11 2013-01-22 Google Inc. Monitoring application program resource consumption
KR101894387B1 (ko) * 2012-05-22 2018-09-04 해성디에스 주식회사 인쇄회로기판 및 그의 제조 방법
JP5942108B2 (ja) * 2012-06-08 2016-06-29 旭化成株式会社 ポリアミド組成物及びポリアミド組成物を成形した成形体
JP5955215B2 (ja) * 2012-06-29 2016-07-20 京セラ株式会社 アンテナ基板
US8803283B2 (en) 2012-09-27 2014-08-12 Intel Corporation Vertical meander inductor for small core voltage regulators

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090315797A1 (en) * 2008-06-19 2009-12-24 Ahmadreza Rofougaran Method and system for inter-chip communication via integrated circuit package antennas
US20110147055A1 (en) * 2009-12-17 2011-06-23 Qing Ma Glass core substrate for integrated circuit devices and methods of making the same
US20130193572A1 (en) * 2012-02-01 2013-08-01 Marvell World Trade Ltd. Ball grid array package substrate with through holes and method of forming same
KR20140048563A (ko) * 2012-10-16 2014-04-24 삼성전기주식회사 하이브리드 적층기판, 그 제조방법 및 패키지 기판

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052458A (ko) * 2017-11-08 2019-05-16 삼성전기주식회사 인쇄회로기판
KR20190080699A (ko) 2017-12-28 2019-07-08 삼성전기주식회사 안테나 모듈
KR20190120135A (ko) 2017-12-28 2019-10-23 삼성전기주식회사 안테나 모듈 및 이를 포함하는 전자기기
KR20210079262A (ko) 2017-12-28 2021-06-29 삼성전기주식회사 안테나 모듈
US11088468B2 (en) 2017-12-28 2021-08-10 Samsung Electro-Mechanics Co., Ltd. Antenna module
KR20200067613A (ko) * 2018-12-04 2020-06-12 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 모듈
KR20200067621A (ko) * 2018-12-04 2020-06-12 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 모듈
US11122694B2 (en) 2018-12-04 2021-09-14 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and package having the same
US11272613B2 (en) 2018-12-04 2022-03-08 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and package including printed circuit board
US11490512B2 (en) 2019-09-11 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and antenna module comprising the same
US11283174B2 (en) 2020-04-14 2022-03-22 Samsung Electro-Mechanics Co., Ltd. Antenna

Also Published As

Publication number Publication date
CN106463466A (zh) 2017-02-22
JP2017514317A (ja) 2017-06-01
TWI653716B (zh) 2019-03-11
JP6513786B2 (ja) 2019-05-15
TW201543625A (zh) 2015-11-16
SG11201608264YA (en) 2016-10-28
RU2654302C2 (ru) 2018-05-17
RU2016139295A (ru) 2018-04-09
KR101894227B1 (ko) 2018-09-04
WO2015171118A1 (en) 2015-11-12
EP3140859B1 (en) 2022-11-02
US10128177B2 (en) 2018-11-13
CN106463466B (zh) 2019-11-08
EP3140859A1 (en) 2017-03-15
US20160020165A1 (en) 2016-01-21
EP3140859A4 (en) 2018-01-24

Similar Documents

Publication Publication Date Title
KR101894227B1 (ko) 집적 안테나를 갖는 다중층 패키지
US9147638B2 (en) Interconnect structures for embedded bridge
KR102156483B1 (ko) 개선된 인터커넥트 대역폭을 갖는 적층된 반도체 디바이스 패키지
US20180197840A1 (en) Integrated circuit package having wirebonded multi-die stack
US9576909B2 (en) Bumpless die-package interface for bumpless build-up layer (BBUL)
KR101651897B1 (ko) 패키지 조립체, 패키지 기판, 패키지 조립체 제조 방법, 및 패키지 조립체를 포함하는 컴퓨팅 디바이스
KR101862496B1 (ko) 패키지 몸체 내에 배치된 수동 마이크로 전자 디바이스를 갖는 마이크로 전자 패키지, 그 제조 방법 및 그를 포함하는 컴퓨팅 디바이스
EP3295482B1 (en) Package with bi-layered dielectric structure
TWI727947B (zh) 用於堆疊式封裝之帶有凹入式傳導接點的積體電路結構
US10595409B2 (en) Electro-magnetic interference (EMI) shielding techniques and configurations
JP2017535054A (ja) 裏面受動構成要素を有する集積回路ダイ、およびそれに関連する方法
US10535634B2 (en) Multi-layer package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant