KR20160035799A - 반도체 패키지의 멀티 적층체 - Google Patents

반도체 패키지의 멀티 적층체 Download PDF

Info

Publication number
KR20160035799A
KR20160035799A KR1020140127569A KR20140127569A KR20160035799A KR 20160035799 A KR20160035799 A KR 20160035799A KR 1020140127569 A KR1020140127569 A KR 1020140127569A KR 20140127569 A KR20140127569 A KR 20140127569A KR 20160035799 A KR20160035799 A KR 20160035799A
Authority
KR
South Korea
Prior art keywords
substrate
heat
column
heat dissipation
semiconductor package
Prior art date
Application number
KR1020140127569A
Other languages
English (en)
Other versions
KR102222988B1 (ko
Inventor
변재범
권철
윤종윤
공도일
허성철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140127569A priority Critical patent/KR102222988B1/ko
Priority to US14/848,415 priority patent/US9564417B2/en
Publication of KR20160035799A publication Critical patent/KR20160035799A/ko
Application granted granted Critical
Publication of KR102222988B1 publication Critical patent/KR102222988B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Geometry (AREA)

Abstract

반도체 패키지의 멀티 적층체는 수직 방향으로 적층된 복수의 기판들, 복수의 기판들의 각각의 기판 상에 실장된 반도체 패키지들, 복수의 기판들을 공통으로 관통하며, 반도체 패키지들 중 발열 소스로 작용하는 적어도 하나의 반도체 패키지와 수직 방향으로 중첩되는 방열 기둥, 및 방열 기둥의 일단과 열적으로 연결된 열 소산부를 포함한다. 방열 기둥을 각 기판 상에 공통으로 제공하여 열을 효과적으로 방출할 수 있다.

Description

반도체 패키지의 멀티 적층체{MULTI-STACKED STRUCTURE OF SEMICONDUCTOR PACKAGES}
본 발명은 반도체 패키지의 멀티 적층체에 관한 것이다. 보다 상세하게는, 본 발명은 복수의 인쇄회로기판들을 포함하는 반도체 패키지의 멀티 적층체에 관한 것이다.
고집적도, 다기능의 반도체 제품을 구현하기 위해 복수의 반도체 패키지들 또는 인쇄 회로 기판들(Printed Circuit Board: PCB)을 적층하는 패키지 기술이 개발되고 있다.
그러나, 적층되는 상기 반도체 패키지들 또는 인쇄 회로 기판들의 수가 증가할수록 적층 구조물에 누적되는 열이 증가하게 되고 상기 적층 구조물의 구조적 안정성 및 동작 신뢰성을 저하시킬 수 있다.
따라서, 상기 적층 구조물로부터 열을 효과적으로 방출하기 위한 기술 개발이 필요하다.
본 발명의 일 과제는 구조적 안정성 및 동작 신뢰성이 향상된 반도체 패키지의 멀티 적층체를 제공하는 것이다.
본 발명이 해결하고자 하는 과제가 상술한 과제들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 일 과제를 달성하기 위하여, 본 발명의 실시예들에 따른 반도체 패키지의 멀티 적층 구조는 수직 방향으로 적층된 복수의 기판들, 상기 복수의 기판들의 각각의 기판 상에 실장된 반도체 패키지들, 상기 복수의 기판들을 공통으로 관통하며, 상기 반도체 패키지들 중 발열 소스로 작용하는 적어도 하나의 반도체 패키지와 상기 수직 방향으로 중첩되는 방열 기둥, 및 상기 방열 기둥의 일단과 열적으로 연결된 열 소산부를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 방열 기둥은 금속 기둥, 히트 파이프(heat pipe) 또는 열전 냉각기(thermal electric cooler: TEC) 중에서 선택될 수 있다.
예시적인 실시예들에 있어서, 상기 방열 기둥은 상기 반도체 패키지들 중 최대 발열 패키지의 직상에 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 최대 발열 패키지는 상기 복수의 기판들 중 최하부의 기판의 저면 상에 실장될 수 있다.
예시적인 실시예들에 있어서, 상기 반도체 패키지들은 메모리 패키지 및 로직 패키지를 포함하며, 상기 최대 발열 패키지는 로직 패키지를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 각각의 기판은 신호 배선들 및 그라운드 배선들을 포함할 수 있다. 상기 방열 기둥은 상기 그라운드 배선들과 접촉하며, 상기 신호 배선들과는 이격되어 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 방열 기둥은 상기 복수의 기판들 중 최하부의 기판에 포함된 상기 그라운드 배선의 상면 상에 안착될 수 있다.
예시적인 실시예들에 있어서, 상기 반도체 패키지의 멀티 적층체는 상기 방열 기둥의 저면 및 상기 그라운드 배선의 상기 상면 사이에 배치된 열전도성 접착부를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 열전도성 접착부는 열 계면 물질(Thermal Interface Material: TIM)을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 반도체 패키지의 멀티 적층체는 상기 방열 기둥의 측면과 인접한 상기 신호 배선들의 측부에 형성된 절연 패턴을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 반도체 패키지의 멀티 적층체는 상기 방열 기둥의 측면을 감싸는 절연막 패턴을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 반도체 패키지의 멀티 적층체는 상기 복수의 기판들을 수용하는 케이스를 더 포함할 수 있다. 상기 열 소산부는 상기 방열 기둥과 접촉하는 제1 열 전도성 접착부, 상기 케이스와 접촉하는 제2 열 전도성 접착부, 및 상기 제1 열 전도성 접착부 및 상기 제2 열 전도성 접착부 사이에 배치되는 열 소산 플레이트(thermal dissipation plate)를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 방열 기둥은 서로 부분적으로 중첩되어 상기 수직 방향으로 적층되는 복수의 스택 방열 기둥들을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 각각의 기판은 신호 배선들 및 그라운드 배선들을 포함하며, 인접하는 상기 스택 방열 기둥들은 상기 각각의 기판의 상기 그라운드 배선에 의해 서로 연결될 수 있다.
상술한 본 발명의 일 과제를 달성하기 위하여, 본 발명의 실시예들에 따른 반도체 패키지의 멀티 적층체는 수직 방향으로 순차적으로 적층된 제1 기판, 제2 기판 및 제3 기판, 상기 제1 기판, 제2 기판 및 제3 기판에 각각 실장된 복수의 반도체 패키지들, 상기 제1 기판을 관통하며 상기 복수의 반도체 패키지들 중 상기 제2 기판에 실장된 반도체 패키지와 접촉하는 제1 방열 기둥, 및 상기 수직 방향으로 상기 제1 방열 기둥과 중첩되며 상기 제3 기판 및 상기 제2 기판을 관통하는 제2 방열 기둥을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 방열 기둥과 접촉하는 상기 반도체 패키지는 상기 복수의 반도체 패키지들 중 최대 발열 패키지일 수 있다.
예시적인 실시예들에 있어서, 상기 제1 방열 기둥과 접촉하는 상기 반도체 패키지는 상기 제2 기판과 도전 부재를 통해 연결되는 실장 면 및 상기 실장 면과 대향하는 비실장 면을 포함할 수 있다. 상기 제1 발열 기둥의 상면 및 상기 비실장 면 사이에 열전도성 접착부가 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 기판, 상기 제2 기판 및 상기 제3 기판은 각각 내부에 그라운드 배선층 및 신호 배선층을 포함할 수 있다. 상기 제2 방열 기둥은 상기 제2 기판을 부분적으로 관통하며 상기 제2 기판에 포함된 상기 그라운드 배선의 상면 상에 안착될 수 있다.
상술한 본 발명의 일 과제를 달성하기 위하여, 본 발명의 실시예들에 따른 반도체 패키지의 멀티 적층체는 수직 방향으로 적층되며 내부에 회로 배선층이 형성된 복수의 기판들, 상기 복수의 기판들 각각에 실장되는 복수의 반도체 패키지들, 상기 복수의 기판들을 관통하며 지그재그 형태로 서로 중첩되어 적층된 스택 방열 기둥들, 및 상기 스택 방열 기둥들 중 적어도 하나와 열적으로 연결되는 열 소산부를 포함할 수 있다.
예시적인 실시예들에 있어서, 인접하는 상기 스택 방열 기둥들은 상기 회로 배선층에 포함된 그라운드 배선에 의해 서로 병렬 연결될 수 있다.
전술한 본 발명의 예시적인 실시예들에 따르면, 반도체 패키지의 멀티 적층체에 포함된 복수의 기판들을 관통하는 방열 기둥을 형성할 수 있다. 예를 들면, 상기 방열 기둥은 상기 기판들을 공통으로 관통하며 각 기판에서 발생되는 열을 직접적으로 방출할 수 있다.
추가적으로 상기 방열 기둥은 상기 기판의 최대 열 발생지점의 직상에 형성되어 열 방출 효과를 극대화할 수 있다. 또한, 상기 방열 기둥은 상기 기판에 포함된 그라운드 라인과 접촉하며, 시그널 라인들과는 접촉하지 않도록 배치될 수 있다. 따라서, 상기 반도체 패키지의 멀티 적층체의 동작에 영향을 주지 않으면서 열 방출 효과를 극대화할 수 있다.
도 1a 및 도 1b는 예시적인 실시예들에 따른 반도체 패키지의 멀티 적층체들을 설명하기 위한 단면도들이다.
도 2 내지 도 5는 도 1a 및 도 1b의 점선 원으로 표시된 부분을 확대 도시한 단면도들이다.
도 6은 일부 실시예들에 따른 반도체 패키지의 멀티 적층체를 설명하기 위한 단면도이다.
도 7 내지 도 10은 도 6의 점선 원으로 표시된 부분을 확대 도시한 단면도들이다.
도 11은 일부 실시예들에 따른 반도체 패키지의 멀티 적층체를 설명하기 위한 단면도이다.
도 12 내지 도 15는 도 11의 점선 원으로 표시된 부분을 확대 도시한 단면도들이다.
도 16은 일부 실시예들에 따른 반도체 패키지의 멀티 적층체를 설명하기 위한 단면도이다.
도 17은 예시적인 실시예들에 따른 반도체 패키지의 멀티 적층체를 설명하기 위한 단면도이다.
도 18은 도 17의 점선 원으로 표시된 A 부분을 확대 도시한 단면도이다.
도 19는 도 17의 점선 원으로 표시된 B 부분을 확대 도시한 단면도이다.
도 20은 예시적인 실시예들에 따른 정보처리 장치의 개략적인 구성을 나타내는 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
본 발명의 각 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
본 발명에서, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명에 있어서, 각 층(막), 영역, 전극, 패턴 또는 구조물들이 대상체, 기판, 각 층(막), 영역, 전극 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 전극, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 전극, 다른 패턴 또는 다른 구조물들이 대상체나 기판 상에 추가적으로 형성될 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안된다.
즉, 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하에서는 첨부한 도면들을 참조하여 본 발명의 예시적인 실시예들에 대해 상세히 설명한다.
도 1a 및 도 1b는 예시적인 실시예들에 따른 반도체 패키지의 멀티 적층체들을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 상기 반도체 패키지의 멀티 적층체(이하에서는, 멀티 적층체로 지칭한다)는 순차적으로 적층된 제1 적층체, 제2 적층체 및 제3 적층체를 포함할 수 있다. 상기 제1 내지 제3 적층체들은 연결부(375)에 의해 서로 지지되어 적층될 수 있다.
연결부(375)에 의해 서로 일체화된 상기 제1 내지 제3 적층체들은 케이스(380) 내에 수용될 수 있다.
방열 기둥(150)은 상기 제1 내지 제3 적층체들을 관통할 수 있다. 예를 들면, 방열 기둥(150)은 케이스(380)와 열적으로 연결되어 상기 제1 내지 제3 패키지들로부터 발생한 열을 외부로 방출할 수 있다.
상기 제1 적층체, 상기 제2 적층체 및 상기 제3 적층체는 각각 제1 기판(100), 제2 기판(200) 및 제3 기판(300)을 포함할 수 있다. 제1 기판(100), 제2 기판(200) 및 제3 기판(300) 상에는 각각 제1 반도체 패키지(120), 제2 반도체 패키지(210) 및 제3 반도체 패키지(320)가 실장될 수 있다.
예를 들면, 제1 기판(100), 제2 기판(200) 및 제3 기판(300) 상에 각각 제1 도전 부재(110), 제2 도전 부재(210) 및 제3 도전 부재(310)가 배열될 수 있다. 제1 반도체 패키지(120), 제2 반도체 패키지(210) 및 제3 반도체 패키지(320)는 각각 제1 도전 부재(110), 제2 도전 부재(210) 및 제3 도전 부재(310) 상에 배치되어 기판들(100, 200, 300)에 포함된 회로 혹은 배선과 전기적으로 연결될 수 있다.
상기 제1 내지 제3 적층체들은 실질적으로 서로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다. 따라서, 상기 제1 적층체에 포함된 구성 및/또는 구조에 대해 상세히 설명하고, 상기 제2 및 제3 적층체들에 대한 상세한 설명은 생략한다.
한편, 상기 멀티 적층체에 포함되는 상기 적층체들의 적층 개수는 상기 멀티 적층체의 집적도를 고려하여 조절될 수 있다. 예를 들면, 상기 멀티 적층체에는 4개 층 이상의 적층체들이 포함될 수도 있다. 이 경우, 제1 기판(100) 및 제2 기판(200) 사이, 또는 제2 기판 및 제3 기판(300) 사이에는 추가적인 패키지 기판이 배치될 수도 있다.
제1 기판(100)은 예를 들면, 내부에 상기 회로 및 배선이 형성된 인쇄 회로 기판(Printed Circuit Board: PCB)일 수 있다. 예를 들면, 제1 기판(100)은 볼 그리드 어레이(Ball Grid Array: BGA) 기판일 수 있다. 또한, 제1 기판(100)은 경성 인쇄 회로 기판(rigid PCB), 연성 인쇄 회로 기판(flexible PCB) 또는 경-연성 인쇄 회로 기판(Rigid-Flexible PCB)을 포함할 수 있다.
제1 기판(100)은 서로 대향하는 제1 면(100a) 및 제2 면(100b)을 포함할 수 있다. 예시적인 실시예들에 따르면, 제1 면(100a) 및 제2 면(100b) 상에 모두 제1 도전 부재들(110)이 배열되어 제1 반도체 패키지(120)의 실장 개수를 증가시킬 수 있다.
예를 들면, 제1 도전 부재(110)는 솔더 볼(solder ball)과 같은 금속 물질을 포함하는 도전성 볼 또는 도전성 범프(bump) 형태를 가질 수 있다. 제1 반도체 패키지(120)는 제1 도전 부재들(110) 상에 플립-칩(flip-chip) 방식으로 실장될 수 있다.
일부 실시예들에 있어서, 제1 기판(100)의 제1 면(100a) 및/또는 제2 면(100b) 상에 도전성 패드들이 형성되고, 제1 반도체 패키지(120)는 와이어를 통해 상기 도전성 패드들과 전기적으로 연결될 수도 있다.
일부 실시예들에 있어서, 제1 반도체 패키지(120)를 관통하는 관통 실리콘 비아(Through Silicon Via: TSV)가 형성되며, 제1 반도체 패키지(120)는 상기 TSV를 통해 제1 도전 부재(110)와 전기적으로 연결될 수 있다.
일부 실시예들에 있어서, 제1 반도체 패키지(120) 및 제1 기판(100) 사이의 공간에는 언더필(underfill) 물질이 충진되어 제1 반도체 패키지(120)를 고정시킬 수 있다.
제1 반도체 패키지(120)는 로직(logic) 패키지 및 메모리 패키지를 포함할 수 있다. 상기 메모리 패키지는 비휘발성 또는 휘발성 메모리 소자들을 포함할 수 있다. 상기 휘발성 메모리 소자의 예로서 디램(Dynamic Random Access Memory: DRAM) 소자 또는 에스램(Static Random Access Memory: SRAM) 소자를 들 수 있다. 상기 비휘발성 메모리 소자의 예로서, 낸드 플래시(NAND Flash) 소자, 상변화 메모리(Phase Change Random Access Memory: PRAM) 소자, 자기 저항 메모리(Magnetic Random Access Memory: MRAM) 소자, 저항 변화 메모리(Resistive Random Access Memory: RRAM) 소자 등을 들 수 있다.
상기 로직 패키지는 상기 메모리 소자들을 콘트롤하기 위한 로직 소자를 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 로직 패키지로부터 상기 메모리 패키지 보다 많은 양의 열이 방출될 수 있다. 이 경우, 제1 반도체 패키지들(120) 중 적어도 하나는 최대 발열 패키지(125)로 정의될 수 있으며, 최대 발열 패키지(125)는 상기 로직 패키지일 수 있다.
일부 실시예들에 있어서, 최대 발열 패키지(125)는 상기 메모리 패키지들에 비해 상대적으로 제1 기판(100)의 외곽부에 배치될 수 있다.
연결부(375)는 도 1에 도시된 바와 같이, 예를 들면 제1 기판 내지 제3 기판들(100, 200, 300)의 단부들을 수용하는 오목부 혹은 후크(hook)를 포함할 수 있다. 이에 따라, 제1 기판 내지 제3 기판들(100, 200, 300)은 연결부(375)에 의해 지지되어 적층될 수 있다.
일부 실시예들에 있어서, 연결부(375)는 제1 기판(100) 및 제2 기판(200), 및/또는 제2 기판(200) 및 제3 기판(300) 사이에 배치되는 기둥 또는 몰딩(molding) 형상을 가질 수도 있다.
예시적인 실시예들에 있어서, 방열 기둥(150)은 제1 기판 내지 제3 기판들(100, 200, 300)을 공통으로 관통할 수 있다. 일부 실시예들에 있어서, 방열 기둥(150)은 제3 기판(300) 및 제2 기판(200)을 완전히 관통하며, 제1 기판(100)을 부분적으로 관통할 수 있다. 이 경우, 방열 기둥(150)은 일 단부는 제1 기판(100) 상부에 삽입된 형상을 가질 수 있다.
방열 기둥(150)은 예를 들면, 열전도성이 우수한 금속 물질을 포함할 수 있다. 일부 실시예들에 있어서, 방열 기둥(150)은 히트 파이프(heat pipe)를 포함할 수 있다. 이 경우, 방열 기둥(150)은 속이 빈 금속 파이프 내부에 휘발성 액체를 포함할 수 있다. 일부 실시예들에 있어서, 방열 기둥(150)은 예를 들면 펠티에 효과(Peltier Effect)를 활용한 열전 냉각기(thermal electric cooler: TEC)를 포함할 수도 있다.
방열 기둥(150)이 상기 히트 파이프 또는 열전 냉각기를 포함하는 경우, 보다 대량의 열 전달 혹은 열 전송이 가능하다.
예시적인 실시예들에 따르면, 방열 기둥(150)은 최대 발열 패키지(125), 예를 들면 상기 로직 패키지 직상에 위치할 수 있다. 이에 따라, 최대 발열 패키지(125)로부터 발생하는 다량의 열이 최단 거리로 방열 기둥(150)에 의해 흡수될 수 있다.
방열 기둥(150)은 예를 들면, 제3 기판(300) 상부로 돌출되어 열 소산부와 연결될 수 있다. 예시적인 실시예들에 따르면, 방열 기둥(150)은 상기 열 소산부로서 제공되는 열 소산 플레이트(thermal dissipation plate)(360)를 통해 상기 패키지들로부터 흡수된 열을 방출할 수 있다,
열 소산 플레이트(360)는 열 전도 혹은 열 전달 면적을 높이기 위해 예를 들면, 제3 기판(300)의 상면과 실질적으로 전체적으로 중첩되는 면적을 가질 수 있다. 열 소산 플레이트(360)는 예를 들면, 열 전도성이 우수한 금속, 그래핀(graphene) 또는 그래파이트(graphite)와 같은 나노 카본 물질, 고 열전도 유기 재료 등을 포함할 수 있다. 일부 실시예들에 있어서, 열 소산 플레이트(360)는 상술한 히트 파이프 또는 열전 냉각기 구조를 가질 수도 있다.
일부 실시예들에 있어서, 방열 기둥(150)은 열 소산 플레이트(360)와 직접 접촉할 수 있다.
일부 실시예들에 있어서, 방열 기둥(150) 및 열 소산 플레이트(360) 사이에 제1 열전도성 접착부(350)가 배치될 수 있다. 예를 들면, 제1 열전도성 접착부(350)는 열 계면 물질(Thermal Interface Material: TIM)을 포함할 수 있다. 상기 TIM은 예를 들면, 그리스(grease), 실리콘 계열 접착물질 등과 같은 열전달 특성이 우수한 물질을 포함할 수 있다.
예시적인 실시예들에 따르면, 열 소산 플레이트(360) 및 케이스(380) 사이에는 제2 열전도성 접착부(370)가 배치될 수 있다. 이에 따라, 열 소산 플레이트(360)로 포집된 열이 제2 열전도성 접착부(370)를 거쳐 케이스(380)를 통해 외부로 방출될 수 있다.
케이스(380)로서 예를 들면, 금속 재질의 케이스를 사용할 수 있다.
도 1b를 참조하면, 방열 기둥(385)은 케이스(380a)와 일체로 연결될 수 있다. 예를 들면, 방열 기둥(385)은 케이스(380a)와 단일 부재로 제공될 수 있다. 이 경우, 방열 기둥(385) 및 케이스(380a)는 금속 물질과 같은 동일한 열 전도성이 우수한 물질을 포함할 수 있다. 이에 따라, 제1 내지 제3 적층체로부터 발생된 열이 방열 기둥(385)을 매개로 직접적으로 케이스(380a)를 통해 방출될 수 있다.
예시적인 실시예들에 따르면, 케이스(380a)는 상부 및 하부로 구분되며, 상기 상부는 예를 들면 방열 기둥(385)을 포함할 수 있다. 상기 상부는 제1 기판(200) 및 제2 기판(300)에 미리 형성된 홀들을 통해 방열 기둥(385)이 삽입되도록 배치되고, 상기 하부는 상기 상부와 체결되어 상기 멀티 적층체를 인캡슐레이션(encapsulation)하도록 배치될 수 있다.
일부 실시예들에 있어서, 방열 기둥(385)의 측부에는 추가적인 열 전도성 접착부(390)가 형성될 수 있다. 열 전도성 접착부(390)는 예를 들면, TIM을 포함하며, 제1 기판(200) 및 제2 기판(300)에 형성된 상기 홀들의 측벽과 접촉할 수 있다. 이에 따라, 제1 기판(200) 및 제2 기판(300)에 포함된 배선들과 방열 기둥(385) 사이의 절연성을 확보하면서 상기 배선들로부터 발생되는 열이 방열 기둥(385)에 의해 흡수 또는 방출될 수 있다.
도 2 내지 도 5는 도 1a 및 도 1b의 점선 원으로 표시된 부분을 확대 도시한 단면도들이다.
도 2를 참조하면, 제1 기판(100) 내부에는 복수의 회로 배선들이 배치될 수 있다. 상기 회로 배선들은 그라운드 배선 및 신호 배선을 포함할 수 있으며, 각각 복수의 배선층으로 형성될 수 있다. 상기의 회로 배선들 중 적어도 일부는 제1 도전 부재(110)와 전기적으로 연결될 수 있다.
상기 그라운드 배선 및 상기 신호 배선은 각각 3개의 배선 층으로 형성될 수 있다. 이 경우, 상기 그라운드 배선은 제1 내지 제3 그라운드 배선들(130, 135, 137)을 포함할 수 있으며, 상기 신호 배선은 제1 내지 제3 신호 배선들(141, 143, 145)을 포함할 수 있다.
그러나, 상기 회로 배선들의 층 수는 예시적인 것이며, 상기 기판 내의 회로 집적도에 따라 조절될 수 있다. 예를 들면, 상기 그라운드 배선 및 상기 신호 배선은 각각 1개 혹은 2개의 배선 층으로 형성될 수 있다. 또한, 상기 그라운드 배선 및 상기 신호 배선은 각각 4개 이상의 배선 층으로 형성될 수도 있다.
상기의 회로 배선들이 형성된 영역 외의 제1 기판(100) 부분은 예를 들면, 유리 섬유를 포함하는 에폭시 수지와 같은 절연물질을 포함할 수 있다.
예시적인 실시예들에 따르면, 방열 기둥(150)은 제1 기판(100)을 부분적으로 관통하며 제1 그라운드 배선(130)의 상면과 접촉할 수 있다. 예를 들면, 제1 기판(100)을 관통하여 제1 그라운드 배선(130)의 상기 상면이 노출되는 제1 홀(152)이 형성되고, 제1 홀(152) 내에 방열 기둥(150)이 삽입될 수 있다. 제2 기판(200) 및 제3 기판(300) 내에도 제1 홀(152)과 중첩되는 위치에 제2 홀 및 제3 홀이 각각 형성될 수 있으며. 방열 기둥(150)이 상기 제2 홀 및 제3 홀 내부로 삽입될 수 있다.
일부 실시예들에 있어서, 제1 홀(152)의 측벽에 의해 제2 그라운드 배선(135) 및 제 그라운드 배선(137)의 측면들이 노출될 수 있다. 이에 따라, 방열 기둥(150)은 제2 그라운드 배선(135) 및 제 그라운드 배선(137)의 상기 측면들과도 접촉할 수 있다.
상술한 바와 같이, 방열 기둥(150)이 그라운드 배선들(130, 135, 137)과 접촉함에 따라 회로 배선으로부터 발생하는 열이 효과적으로 방열 기둥(150)을 따라 방출될 수 있다. 이 경우, 그라운드 배선들(130, 135, 137)은 방열 기둥(150)과 함께 열의 이동 경로로 제공될 수 있다.
한편, 방열 기둥(150)은 신호 배선들(141, 143, 145)과는 접촉하지 않고 이격될 수 있다. 예를 들면, 신호 배선들(141, 143, 145)이 분포되지 않은 제1 기판(100)의 영역을 선택하여 제1 홀(152)을 형성할 수 있다. 이에 따라, 방열 기둥(150)이 신호 배선들(141, 143, 145) 사이의 절연성을 확보할 수 있으며, 방열 기둥(150)에 의해 전기적 신호가 교란되는 것을 방지할 수 있다.
도 3을 참조하면, 방열 기둥(150)의 저면과 제1 그라운드 배선(130)의 상기 상면 사이에 예를 들면, TIM을 포함하는 제3 열전도성 접착부(155)가 게재될 수 있다.
이에 따라, 방열 기둥(150)과 제1 그라운드 배선(130) 사이의 접착성 및 열전도성을 추가로 확보할 수 있다. 또한, 방열 기둥(150)과 제1 그라운드 배선(130) 사이의 열 저항을 감소시킬 수 있다.
도 4를 참조하면, 신호 배선들(142, 146, 148)과 방열 기둥(150)이 서로 직접적으로 접촉하지 않도록 추가적인 절연 패턴을 형성할 수도 있다.
예를 들면, 제1 홀(152)에 의해 신호 배선들(142, 146, 148) 중 적어도 일부가 노출되는 경우, 노출되는 신호 배선들(142, 146, 148)의 측면 상에 절연 패턴(162, 164)을 형성할 수 있다.
일부 실시예들에 있어서, 제1 홀(152)에 의해 노출되는 제1 신호 배선(142)의 측부를 예를 들면, 산화 처리를 통해 제1 절연 패턴(162)으로 변환시킬 수 있다. 이와는 달리, 제1 신호 배선(142)의 상기 측부 상에 별도의 산화막 증착을 통해 제1 절연 패턴(162)을 형성할 수도 있다.
이와 유사하게, 제1 홀(152)에 의해 제2 신호 배선(146)의 측부가 노출되는 경우, 제2 신호 배선(146)의 상기 측부 상에 제2 절연 패턴(164)을 형성할 수 있다.
도 5를 참조하면, 방열 기둥(150)의 측부 상에 예를 들면, 산화물 혹은 실리콘 계열의 접착성 물질과 같은 절연물질을 코팅하여 절연막 패턴(168)을 형성한 후, 방열 기둥(150)을 제1 홀(152) 내부로 삽입시킬 수 있다. 절연막 패턴(168)은 TIM과 같은 열전도성 물질을 포함할 수도 있다.
이에 따라, 방열 기둥(150)의 상기 측부를 예를 들면, 링 형상의 절연막 패턴(168)이 둘러쌈으로써 방열 기둥(150)과 신호 배선들(142, 146, 148)과의 접촉을 방지할 수 있다.
도 6은 일부 실시예들에 따른 반도체 패키지의 멀티 적층체를 설명하기 위한 단면도이다.
도 6에 도시된 멀티 적층체는 방열 기둥의 구조를 제외하고 도 1a 또는 도 1b에 도시된 적층형 반도체 패키지와 실질적으로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다. 따라서, 중복되는 구성 및/또는 구조에 대한 상세한 설명은 생략하며, 도 1a에 사용된 참조 부호와 동일하거나 유사한 참조 부호를 사용한다.
도 6을 참조하면, 상기 멀티 적층체는 스택 방열 기둥을 포함할 수 있다. 예를 들면, 복수의 방열 기둥들이 상기 멀티 적층체의 수직 방향을 따라 적층될 수 있다.
예시적인 실시예들에 따르면, 제1 내지 제3 방열 기둥들(150a, 150b, 150c)이 상기 수직 방향을 따라 지그재그(zigzag) 형태로 적층될 수 있다.
제1 방열 기둥(150a)은 제1 기판(100) 및 제2 기판(200) 사이에 배치될 수 있다. 예를 들면, 제1 방열 기둥(150a)은 제1 기판(100)의 상부 및 제2 기판(200)의 하부에 삽입될 수 있다.
제2 방열 기둥(150b)은 제2 기판(200) 및 제3 기판(300) 사이에 배치될 수 있다. 예를 들면, 제2 방열 기둥(150b)은 제2 기판(200)의 상부 및 제3 기판(300)의 하부에 삽입될 수 있다.
제3 방열 기둥(150c)은 제3 기판(300) 및 열 소산 플레이트(360) 사이에 배치될 수 있다. 예를 들면, 제3 방열 기둥(150c)은 제3 기판(300)의 상부에 삽입되며, 제1 열전도성 접착부(350)를 통해 열 소산 플레이트(360)와 열적으로 연결될 수 있다.
예를 들면, 제1 방열 기둥(150a)의 상면 및 제2 방열 기둥(150b)의 저면은 서로 상기 수직 방향으로 부분적으로 중첩될 수 있다. 또한, 제2 방열 기둥(150b)의 상면 및 제3 방열 기둥(150c)의 저면은 서로 상기 수직 방향으로 부분적으로 중첩될 수 있다.
도 7 내지 도 10은 도 6의 점선 원으로 표시된 부분을 확대 도시한 단면도들이다.
도 7을 참조하면, 제2 기판(200)은 제1 기판(100)과 유사하게 복수의 회로 배선 층들을 포함할 수 있다. 예를 들면, 제2 기판(200) 내부에는 제1 내지 제3 그라운드 배선들(230, 235, 237) 및 제1 내지 제3 신호 배선들(241, 243, 245)이 형성될 수 있다.
제1 방열 기둥(150a)은 제2 기판(200)의 하부를 관통하는 제2 홀(252)에 삽입되어 예를 들면, 제2 그라운드 배선(235)과 접촉할 수 있다. 제2 방열 기둥(150b)은 제2 기판(200)의 상부를 관통하는 제3 홀(254)에 삽입되어 제2 그라운드 배선(235)과 접촉할 수 있다.
이 경우, 제2 홀(252)에 의해 제2 그라운드 배선(235)의 저면이 노출될 수 있으며, 제1 그라운드 배선(230)의 측면이 노출될 수 있다. 또한, 제2 홀(252)은 제1 신호 배선(241)이 분포되지 않은 영역을 관통할 수 있다. 따라서, 제1 방열 기둥(150a)은 제1 그라운드 배선(230)의 상기 측면 및 제2 그라운드 배선(235)의 상기 저면과 직접 접촉하며, 제1 신호 배선(241)과는 물리적으로 이격될 수 있다.
한편, 제3 홀(254)에 의해 제2 그라운드 배선(235)의 상면이 노출될 수 있으며, 제3 그라운드 배선(237)의 측면이 노출될 수 있다. 또한, 제3 홀(254)은 제2 및 제3 신호 배선들(243, 245)이 분포되지 않은 영역을 관통할 수 있다. 따라서, 제2 방열 기둥(150b)은 제3 그라운드 배선(237)의 상기 측면 및 제2 그라운드 배선(235)의 상기 상면과 직접 접촉하며, 제2 및 제3 신호 배선들(243, 245)과는 물리적으로 이격될 수 있다.
도 6 및 도 7을 참조로 설명한 바와 같이, 방열 기둥들(150a, 150b, 150c)이 서로 부분적으로 중첩되면서 지그재그 형태로 적층되므로, 열이 흡수 및/또는 방출될 수 있는 부피 혹은 면적이 증가될 수 있다. 또한, 그라운드 배선에 의해 방열 기둥들(150a, 150b, 150c)이 서로 열적으로 연결됨으로써 열 전달 효율이 증가될 수 있다.
또한, 도 1에 도시된 실시예에서와 같이 배선 설계상 복수의 기판들을 동시에 관통하는 홀을 형성하기 곤란한 경우, 상기 홀들을 지그재그 형태로 각 기판에 분산시켜, 방열 기둥들을 형성할 수 있다.
도 8을 참조하면, 도 3을 참조로 설명한 바와 유사하게, 방열 기둥(150a, 150b, 150c)은 열전도성 접착부를 통해 상기 그라운드 배선과 연결될 수 있다.
예를 들면, 제1 방열 기둥(150a) 및 제2 그라운드 배선(235)의 저면 사이에는 제4 열전도성 접착부(255)가 배치될 수 있다. 제2 방열 기둥(150b) 및 제2 그라운드 배선(235)의 상면 사이에는 제5 열전도성 접착부(257)가 배치될 수 있다. 제4 및 제5 열전도성 접착부들(255, 257)은 예를 들면, TIM을 포함할 수 있다. 제4 및 제5 열전도성 접착부들(255, 257)에 의해 제1 및 제2 방열 기둥(150a, 150b)의 제2 그라운드 배선(235)으로의 안착 용이성이 향상될 수 있으며, 제2 그라운드 배선(235)에서 제1 및 제2 방열 기둥(150a, 150b)으로의 열전도성이 향상되며, 열 저항이 감소될 수 있다.
도 9를 참조하면, 도 4를 참조로 설명한 바와 유사하게, 제2 홀(252) 및/또는 제3 홀(254)에 의해 신호 배선들(242, 246, 248) 중 일부가 노출되는 경우, 노출되는 상기 신호 배선의 측부에 절연 패턴이 형성될 수 있다.
예를 들면, 도 9에 도시된 바와 같이, 제2 홀(252)에 의해 제1 신호 배선(242)의 측부가 노출되는 경우, 상기 측부에 제1 절연 패턴(262)이 형성될 수 있다. 또한, 제3 홀(254)에 의해 제2 신호 배선(246)의 측부가 노출되는 경우, 상기 측부에 제2 절연 패턴(264)이 형성될 수 있다.
제1 및 제2 절연 패턴들(262, 264)에 의해 제1 및 제2 방열 기둥들(150a, 150b)에 의한 전기적 신호 교란이 방지될 수 있다.
도 10을 참조하면, 도 5를 참조로 설명한 바와 유사하게, 방열 기둥 측벽에는 절연막 패턴이 형성될 수도 있다.
예를 들면, 제1 방열 기둥(150a)의 측벽을 감싸는 제1 절연막 패턴(260)이 형성될 수 있으며, 제2 방열 기둥(150b)의 측벽을 감싸는 제2 절연막 패턴(265)이 형성될 수 있다. 이에 따라, 방열 기둥들(150a, 150b)과 신호 배선들(242, 246, 248) 사이의 절연성이 확보될 수 있다.
도 11은 일부 실시예들에 따른 반도체 패키지의 멀티 적층체를 나타내는 단면도이다.
도 11에 도시된 멀티 적층체는 방열 기둥의 구조를 제외하고 도 1a 또는 도 6에 도시된 적층형 반도체 패키지와 실질적으로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다. 따라서, 중복되는 구성 및/또는 구조에 대한 상세한 설명은 생략하며, 도 1a 또는 도 6에 사용된 참조 부호와 동일하거나 유사한 참조 부호를 사용한다.
도 11을 참조하면, 복수의 방열 기둥들이 상기 멀티 적층체의 수직 방향을 따라 적층될 수 있다.
예시적인 실시예들에 따르면, 제1 내지 제3 방열 기둥들(151a, 151b, 151c)이 상기 수직 방향을 따라 지그재그(zigzag) 형태로 적층될 수 있다.
제1 방열 기둥(151a)은 제1 기판(100) 및 제2 기판(200) 사이에 배치될 수 있다. 예를 들면, 제1 방열 기둥(151a)은 제1 기판(100)의 상부 및 제2 기판(200)의 하부를 통해 삽입될 수 있다.
제2 방열 기둥(151b)은 제2 기판(200) 및 제3 기판(300) 사이에 배치될 수 있다. 예를 들면, 제2 방열 기둥(151b)은 제2 기판(200)의 상부 및 제3 기판(300)의 하부를 통해 삽입될 수 있다.
제3 방열 기둥(151c)은 제3 기판(300) 및 열 소산 플레이트(360) 사이에 배치될 수 있다. 예를 들면, 제3 방열 기둥(151c)은 제3 기판(300)의 상부를 통해 삽입되며, 제1 열전도성 접착부(350)를 통해 열 소산 플레이트(360)와 열적으로 연결될 수 있다.
예를 들면, 제1 방열 기둥(151a)의 측면 및 제2 방열 기둥(151b)의 측면은 상기 적층형 반도체 패키지의 수평 방향으로 부분적으로 중첩될 수 있다. 이 경우, 제1 방열 기둥(151a) 상부 측면과 제2 방열 기둥(151b)의 하부 측면이 상기 수평 방향으로 중첩될 수 있다.
제2 방열 기둥(151b)의 상기 측면 및 제3 방열 기둥(151c)의 측면 역시 상기 수평 방향으로 부분적으로 중첩될 수 있다. 이 경우, 제2 방열 기둥(151b) 상부 측면과 제3 방열 기둥(151c)의 하부 측면이 상기 수평 방향으로 중첩될 수 있다.
도 12 내지 도 15는 도 11의 점선 원으로 표시된 부분을 확대 도시한 단면도들이다.
도 12를 참조하면, 제1 방열 기둥(151a)은 예를 들면, 제1 그라운드 배선(232) 및 제2 그라운드 배선(236)의 측면들과 접촉하며, 제3 그라운드 배선(238)의 저면과 접촉할 수 있다. 이 경우, 제2 기판(200)의 하부로부터 연장되어 제1 그라운드 배선(232) 및 제2 그라운드 배선(236)을 관통하며, 제3 그라운드 배선(238)의 상기 저면을 노출시키는 제2 홀(252a)이 형성될 수 있다. 제1 방열 기둥(151a)의 상부는 제2 홀(252a) 내에 삽입되어 제2 그라운드 배선(238)의 상기 저면과 접촉할 수 있다.
제2 방열 기둥(151b)은 예를 들면, 제3 그라운드 배선(238) 및 제2 그라운드 배선(236)의 측면들과 접촉하며, 제1 그라운드 배선(232)의 상면과 접촉할 수 있다. 이 경우, 제2 기판(200)의 상부로부터 연장되어 제3 그라운드 배선(238) 및 제2 그라운드 배선(236)을 관통하며, 제1 그라운드 배선(232)의 상기 상면을 노출시키는 제3 홀(254a)이 형성될 수 있다. 제2 방열 기둥(151b)의 하부는 제3 홀(254a) 내에 삽입되어 제1 그라운드 배선(238)의 상기 상면과 접촉할 수 있다.
도 12에 도시된 실시예에 따르면, 제1 방열 기둥(151a) 및 제2 방열 기둥(151b)은 상기 수평 방향으로 중첩되며 복수의 그라운드 배선들(232, 236, 238)에 의해 서로 병렬 연결될 수 있다.
따라서, 방열 기둥들(151a, 151b) 사이에 열적 저항이 감소될 수 있으며, 이에 따라, 방열 기둥들(151a, 151b)을 통해 예를 들면, 제2 기판(200)에서 발생하는 열이 효과적으로 전달 및/또는 방출될 수 있다.
도 13을 참조하면, 도 8을 참조로 설명한 바와 유사하게, 제1 방열 기둥(151a)은 제4 열전도성 접착부(255a)를 통해 제3 그라운드 배선(238)의 상기 저면과 접촉할 수 있다. 또한, 제2 방열 기둥(151b)은 제5 열전도성 접착부(257a)를 통해 제1 그라운드 배선(232)의 상기 상면과 접촉할 수 있다.
도 14를 참조하면, 도 9를 참조로 설명한 바와 유사하게, 제2 및 제3 홀들(252a, 254a)에 의해 노출되는 신호 배선들의 측부에는 절연 패턴이 형성되어 방열 기둥들(151a, 151b)과의 접촉이 방지될 수 있다.
예를 들면, 제2 홀(252a)에 의해 노출된 제1 및 제2 신호 배선들(242a, 246a)의 측부 상에는 제1 절연 패턴(262a)이 형성될 수 있다. 또한, 제3 홀(254a)에 의해 노출된 제1 내지 제3 신호 배선들(242a, 246a, 248a)의 측부 상에는 제2 절연 패턴(264a)이 형성될 수 있다.
도 15를 참조하면, 도 10을 참조로 설명한 바와 유사하게, 제1 방열 기둥(151a) 및 제2 방열 기둥(151b)의 측벽들 상에는 각각 제1 절연막 패턴(260a) 및 제2 절연막 패턴(265a)이 형성될 수 있다. 이에 따라, 방열 기둥들(151a, 151b)과 신호 배선들(242a, 246a, 248a)이 접촉하여 전기적 신호가 교란되는 것을 방지할 수 있다.
도 16은 일부 실시예들에 따른 반도체 패키지의 멀티 적층체를 설명하기 위한 단면도이다.
도 1a, 도 6 또는 도 11에 도시된 구성 및/또는 구조들에 대한 상세한 설명은 생략하며, 동일하거나 유사한 참조부호가 사용된다.
도 16을 참조하면, 상기 적층형 반도체 패키지는 공통 방열 기둥(450) 및 스택(stack) 방열 기둥(455)을 함께 포함할 수 있다.
예시적인 실시예들에 따르면, 공통 방열 기둥(450)은 도 1에 도시된 방열 기둥(150)과 실질적으로 동일하거나 유사한 구조를 가질 수 있다. 예를 들면, 공통 방열 기둥(450)은 상기 멀티 적층체의 수직 방향으로 연장되며, 제1 기판 내지 제3 기판들(100. 200, 300)을 함께 관통할 수 있다.
일부 실시예들에 있어서, 공통 방열 기둥(450)은 제1 기판(100)의 상부에 매립되며, 제2 기판(200) 및 제3 기판(300)을 관통하여 제1 열전도성 접착부(350)와 접촉할 수 있다.
도 2 내지 도 5를 참조로 설명한 바와 같이, 공통 방열 기둥(450)은 제1 기판(100)에 포함된 그라운드 배선의 상면에 안착 혹은 접촉될 수 있다. 또한, 공통 방열 기둥(450)은 제1 기판 내지 제3 기판들(100, 200, 300)에 포함된 그라운드 배선들과 접촉하며, 신호 배선들과는 이격되거나 절연될 수 있다. 공통 방열 기둥(450)의 측면 상에는 절연막 패턴이 형성될 수도 있다.
예시적인 실시예들에 따르면, 스택 방열 기둥(455)은 상기 수직 방향을 따라 지그재그 형태로 적층된 제1 내지 제3 방열 기둥(455a, 455b, 455c)을 포함할 수 있다.
일부 실시예들에 있어서, 스택 방열 기둥(455)은 도 6을 참조로 설명한 방열 기둥과 실질적으로 동일하거나 유사한 구조를 가질 수 있다. 이 경우, 제1 방열 기둥(455a)의 상면 및 제2 방열 기둥(455b)의 저면이 부분적으로 중첩되며, 제2 방열 기둥(455b)의 상면 및 제3 방열 기둥(455c)의 저면이 부분적으로 중첩될 수 있다. 제3 방열 기둥(455c)의 상면은 제1 열전도성 접착부(350)와 접촉할 수 있다.
일부 실시예들에 있어서, 스택 방열 기둥(455)은 도 11을 참조로 설명한 방열 기둥과 실질적으로 동일하거나 유사한 구조를 가질 수도 있다. 이 경우, 제1 내지 제3 방열 기둥들(455a, 455b, 455c)의 측면들이 부분적으로 중첩될 수 있다.
제1 방열 기둥(455a)은 제1 기판(100) 및 제2 기판(200) 사이에 삽입되며, 제2 방열 기둥(455b)은 제2 기판(200) 및 제3 기판(300) 사이에 삽입될 수 있다. 제3 방열 기둥(455c)은 제3 기판(300) 상부에 삽입되어 열 소산 플레이트(360)와 열적으로 연결될 수 있다.
도 7 내지 도 10을 참조로 설명한 바와 같이, 제1 내지 제3 방열 기둥들(455a, 455b, 455c)은 그라운드 배선의 상면 및/또는 저면 상에 안착되거나 접촉될 수 있다. 또한, 제1 내지 제3 방열 기둥들(455a, 455b, 455c)은 제1 기판 내지 제3 기판들(100, 200, 300)에 포함된 그라운드 배선들과 접촉하며, 신호 배선들과는 이격되거나 절연될 수 있다. 제1 내지 제3 방열 기둥들(455a, 455b, 455c)의 측면들 상에는 절연막 패턴이 형성될 수도 있다.
도 16에서는 공통 방열 기둥(450) 및 스택 방열 기둥(455)이 상기 멀티 적층체의 양 단부에 배치되는 것으로 도시되었으나, 공통 방열 기둥(450) 또는 스택 방열 기둥(455)의 위치는 각 기판에서의 최대 발열 영역을 고려하여 적절히 선택될 수 있다.
도 17은 예시적인 실시예들에 따른 반도체 패키지의 멀티 적층체를 설명하기 위한 단면도이다.
도 1a, 도 1b, 도 6 또는 도 11에 도시된 멀티 적층체의 구성 및/또는 구조와 실질적으로 동일하거나 유사한 구성 및/또는 구조에 대한 상세한 설명은 생략한다. 또한, 동일하거나 유사한 구성에 대해서는 동일하거나 유사한 참조부호를 사용한다.
도 17을 참조하면, 상기 적층형 반도체 패키지는 도 1a에 도시된 바와 유사하게 순차적으로 적층된 제1 내지 제3 적층체를 포함할 수 있다. 상기 제1 적층체, 상기 제2 적층체 및 상기 제3 적층체는 각각 제1 기판(100), 제2 기판(200) 및 제3 기판(300)을 포함할 수 있다. 제1 기판(100), 제2 기판(200) 및 제3 기판(300) 상에는 각각 제1 도전 부재(110), 제2 도전 부재(210) 및 제3 도전 부재(310)을 통해 제1 반도체 패키지(120), 제2 반도체 패키지(210) 및 제3 반도체 패키지(320)가 실장될 수 있다.
예시적인 실시예들에 따르면, 상기 반도체 패키지들 중 최대 발열 패키지(225)은 상기 멀티 적층체에 포함된 기판들 중 최상부 및 최하부의 기판들 사이에 배치된 기판 상에 실장될 수 있다. 예를 들면, 최대 발열 패키지(225)은 제2 기판(200) 상에 실장될 수 있다. 제2 기판(200)은 서로 대향하는 제1 면(200a) 및 제2 면(200b)을 포함할 수 있으며, 최대 발열 패키지(225)는 제2 기판(200)의 제2 면(200b) 상에 실장될 수 있다. 상술한 바와 같이 최대 발열 패키지(225)는 로직 패키지를 포함할 수 있다.
일부 실시예들에 있어서, 최대 발열 패키지(225)는 제2 기판(200)의 중앙부에 실장될 수 있다. 이 경우, 최대 발열 패키지(225)와 인접한 제2 기판(200)의 소정의 영역 상에는 제2 반도체 패키지(220)의 발열에 의한 성능 열화를 고려하여 배치되지 않을 수 있다.
예시적인 실시예들에 따르면, 방열 기둥은 상기 멀티 적층체의 수직 방향으로 서로 중첩되는 제1 방열 기둥(460) 및 제2 방열 기둥(465)을 포함할 수 있다.
제1 방열 기둥(460)은 제2 방열 기둥(465)과 상기 수직 방향으로 연장하는 동일한 수직선 상에 배치될 수 있다. 예시적인 실시예들에 따르면, 제1 방열 기둥(460)은 최대 발열 패키지(225)와 접촉할 수 있다.
예를 들면, 최대 발열 패키지(225)는 제2 기판(200)으로의 실장 면(225a) 및 실장 면(225a)과 대향하는 비실장 면(225b)을 포함할 수 있으며, 제1 방열 기둥(460)의 상면은 최대 발열 패키지(225)의 비실장 면(225b)과 접촉할 수 있다.
일부 실시예들에 있어서, 최대 발열 패키지(225)의 비실장 면(225b) 및 제1 방열 기둥(460)의 상기 상면 사이에는 제3 열전도성 접착부(470)가 배치될 수 있다. 따라서, 제1 방열 기둥(460)의 접착성을 확보할 수 있으며, 제1 방열 기둥(460) 및 최대 발열 패키지(225)사이에서의 열 저항을 감소시킬 수 있다.
예시적인 실시예들에 따르면, 제1 방열 기둥(460)은 제1 기판(100)을 관통하도록 연장되며, 케이스(380) 하부 표면 상에 형성된 제4 열전도성 접착부(475)와 접촉할 수 있다. 이에 따라, 케이스(380) 및 제1 방열 기둥(460) 사이에서의 열 저항을 낮추고 케이스(380)와의 직접 접촉시 발생하는 전기적 신호 교란을 회피할 수 있다.
일부 실시예들에 있어서, 케이스(380)의 상기 하부 표면 상에도 추가적인 열 소산 플레이트가 배치될 수 있다. 이 경우, 제1 방열 기둥(460) 및 상기 열 소산 플레이트 사이에 제4 열전도성 접착부(475)가 배치될 수 있다. 또한, 케이스(380)의 상기 하부 표면 및 상기 열 소산 플레이트 사이에는 제5 열전도성 접착부가 배치될 수 있다.
제2 방열 기둥(465)은 제3 기판(300)을 관통하며, 제2 기판(200)을 부분적으로 관통할 수 있다. 이에 따라, 제2 방열 기둥(465)은 제2 기판(200) 상부 내에 매립된 형상을 가질 수 있다.
제2 방열 기둥(465)의 상부는 제1 열전도성 접착부(350)와 접촉하며, 이에 따라 열 소산 플레이트(360)와 열적으로 연결될 수 있다. 열 소산 플레이트(360)는 제2 열 전도성 접착부(370)을 통해 케이스(380)와 열적으로 연결될 수 있다.
도 17에 도시된 예시적인 실시예들에 따르면, 최대 발열 패키지(225)가 상기 멀티 적층체의 중간에 위치한 경우, 최대 발열 패키지(225)의 상부 및 하부에서 연장하는 방열 기둥들을 통해 효과적으로 열을 방출할 수 있다. 상술한 바와 같이, 제1 방열 기둥(460)은 최대 발열 패키지(225)의 비실장 면(225b)과 접촉함으로써, 최대 발열 패키지(225)로부터 직접적으로 열을 흡수 및 방출할 수 있다. 제2 방열 기둥(465)은 최대 발열 패키지(225)의 실장 면(225a)의 직상부에 배치되어 케이스(380)로 연결됨으로써 열 방출 효율을 극대화할 수 있다.
도 18은 도 17의 점선 원으로 표시된 A 부분을 확대 도시한 단면도이다.
도 18을 참조하면, 제2 기판(200)을 부분적으로 관통하는 제2 홀(454)이 형성되며, 제2 홀(454)에 의해 제1 그라운드 배선(230)의 상면이 노출될 수 있다. 제2 방열 기둥(465)은 제2 홀(454)에 삽입되어 제1 그라운드 배선(230)의 상기 상면과 접촉할 수 있다. 제2 방열 기둥(465)은 제2 홀(454)에 의해 노출되는 제2 그라운드 배선(235) 및 제3 그라운드 배선(237)의 측부와 접촉할 수 있다. 또한, 제2 방열 기둥(465)은 제1 내지 제3 신호 배선들(241, 243, 245)과는 접촉하지 않고 이격될 수 있다.
일부 실시예들에 있어서, 도 2에 도시된 바와 유사하게, 제1 그라운드 배선(230) 및 제2 방열 기둥(465) 사이에 열 전도성 접착부가 배치되어 열 저항을 감소시킬 수 있다.
일부 실시예들에 있어서, 도 4에 도시된 바와 유사하게, 제2 홀(454)에 의해 신호 배선들(241, 243, 245)이 노출되는 경우, 노출된 신호 배선들(241, 245, 245)의 측부 상에 절연 패턴이 형성될 수 있다.
일부 실시예들에 있어서, 도 5에 도시된 바와 유사하게, 제2 방열 기둥(465)의 측면을 감싸는 절연막 패턴이 형성될 수도 있다.
도 19는 도 17의 점선 원으로 표시된 B 부분을 확대 도시한 단면도이다.
도 19를 참조하면, 제1 기판(100)을 관통하는 제1 홀(452)이 형성되고, 제1 방열 기둥(460)은 제1 홀(452)에 삽입되어 연장될 수 있다. 제1 홀(452)에 의해 제1 기판(100)에 포함되는 그라운드 배선들(130, 135, 137)의 측부가 노출될 수 있으며, 제1 방열 기둥(460)은 노출된 그라운드 배선들(130, 135, 137)의 상기 측부와 접촉될 수 있다. 또한, 제1 방열 기둥(460)은 신호 배선들(141, 143, 145)과는 접촉하지 않고 이격될 수 있다.
일부 실시예들에 있어서, 도 4에 도시된 바와 유사하게, 제1 홀(452)에 의해 신호 배선들(141, 143, 145)이 노출되는 경우, 노출된 신호 배선들(141, 143, 145)의 측부 상에 절연 패턴이 형성될 수 있다.
일부 실시예들에 있어서, 도 5에 도시된 바와 유사하게, 제1 방열 기둥(460)의 측면을 감싸는 절연막 패턴이 형성될 수도 있다.
도 20은 예시적인 실시예들에 따른 정보처리 장치의 개략적인 구성을 나타내는 블록도이다.
도 20을 참조하면, 정보처리 시스템(500)은 예를 들면, 모바일 기기나 컴퓨터로 제공될 수 있다. 정보처리 시스템(500)은 시스템 버스(560)에 전기적으로 연결된 중앙처리장치(CPU)(530), 램(RAM)(540), 유저 인터페이스(User Interface)(540), 베이스밴드 칩셋(Baseband chipset)과 같은 모뎀(MODEM)(520) 및 메모리 시스템(510)을 포함할 수 있다. 메모리 시스템(510)은 메모리 소자(memory device)(512)와 메모리 컨트롤러(memory controller)(514)를 포함할 수 있다. 메모리 컨트롤러(514)는 메모리 소자(512)를 제어할 수 있도록 구성된다. 예시적인 실시예들에 따르면, 메모리 시스템(510)은 상술한 반도체 패키지의 멀티 적층체의 형태로 제공될 수 있다. 일부 실시예들에 있어서, 상기 반도체 패키지의 멀티 적층체 내에서 메모리 소자(512) 및 메모리 컨트롤러(514)가 결합되어 메모리 카드 또는 반도체 디스크 장치(Solid State Disk: SSD) 등으로 제공될 수 있다.
상술한 본 발명의 예시적인 실시예들에 따르면, 복수의 패키지 기판들을 관통하는 방열 기둥을 통해 반도체 패키지들로부터 발생하는 열을 효과적으로 방출할 수 있다. 예시적인 실시예들에 따른 반도체 패키지의 멀티 적층체는 고속으로 동작하는 SSD 장치 등과 같은 고집적 반도체 패키지에 효과적으로 적용될 수 있다.
상술한 바와 같이 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 제1 기판 100a, 200a: 제1 면
100b, 200b: 제2 면 110: 제1 도전 부재
120: 제1 반도체 패키지 125: 최대 발열 패키지
130, 230, 232: 제1 그라운드 배선
135, 235, 236: 제2 그라운드 배선
137, 237, 238: 제3 그라운드 배선
141, 142, 241, 241a, 242, 242a: 제1 신호 배선
143, 146, 243, 243a, 246, 246a: 제2 신호 배선
145, 148, 245, 245a, 248, 248a: 제3 신호 배선
150, 385: 방열 기둥
150a, 150b, 150c: 제1 내지 제3 방열 기둥
151a, 151b, 151c: 제1 내지 제3 방열 기둥
152, 452: 제1 홀 155, 470: 제3 열전도성 접착부
162, 262, 262a: 제1 절연 패턴 164, 264, 264a: 제2 절연 패턴
168: 절연막 패턴 200: 제2 기판
210: 제2 도전 부재 220: 제2 반도체 패키지
225: 최대 발열 패키지 225a: 실장 면
225b: 비실장 면 252, 252a, 454: 제2 홀
254, 254a: 제3 홀
255, 255a, 475: 제4 열전도성 접착부
257, 257a: 제5 열전도성 접착부
260, 260a: 제1 절연막 패턴 265, 265a: 제2 절연막 패턴
300: 제3 기판 310: 제3 도전 부재
320: 제3 반도체 패키지 350: 제1 열전도성 접착부
360: 열 소산 플레이트 370: 제2 열전도성 접착부
375: 연결부 380, 380a: 케이스
390: 열 전도성 접착부
450: 공통 방열 기둥 455: 스택 방열 기둥
455a, 455b, 455c: 제1 내지 제3 방열 기둥
460: 제1 방열 기둥 465: 제2 방열 기둥

Claims (10)

  1. 수직 방향으로 적층된 복수의 기판들;
    상기 복수의 기판들의 각각의 기판 상에 실장된 반도체 패키지들;
    상기 복수의 기판들을 공통으로 관통하며, 상기 반도체 패키지들 중 발열 소스로 작용하는 적어도 하나의 반도체 패키지와 상기 수직 방향으로 중첩되는 방열 기둥; 및
    상기 방열 기둥의 일단과 열적으로 연결된 열 소산부를 포함하는 반도체 패키지의 멀티 적층체.
  2. 제1항에 있어서, 상기 방열 기둥은 상기 반도체 패키지들 중 최대 발열 패키지의 직상에 위치하는 반도체 패키지의 멀티 적층체.
  3. 제2항에 있어서, 상기 최대 발열 패키지는 상기 복수의 기판들 중 최하부의 기판의 저면 상에 실장되는 반도체 패키지의 멀티 적층체.
  4. 제1항에 있어서, 상기 각각의 기판은 신호 배선들 및 그라운드 배선들을 포함하며,
    상기 방열 기둥은 상기 그라운드 배선들과 접촉하며, 상기 신호 배선들과는 이격되어 배치되는 반도체 패키지의 멀티 적층체.
  5. 제4항에 있어서, 상기 방열 기둥은 상기 복수의 기판들 중 최하부의 기판에 포함된 상기 그라운드 배선의 상면 상에 안착되는 반도체 패키지의 멀티 적층체.
  6. 제1항에 있어서, 상기 방열 기둥의 측면을 감싸는 절연막 패턴을 더 포함하는 반도체 패키지의 멀티 적층체.
  7. 제1항에 있어서, 상기 복수의 기판들을 수용하는 케이스를 더 포함하며,
    상기 열 소산부는,
    상기 방열 기둥과 접촉하는 제1 열 전도성 접착부;
    상기 케이스와 접촉하는 제2 열 전도성 접착부; 및
    상기 제1 열 전도성 접착부 및 상기 제2 열 전도성 접착부 사이에 배치되는 열 소산 플레이트(thermal dissipation plate)를 포함하는 반도체 패키지의 멀티 적층체.
  8. 제1항에 있어서, 상기 방열 기둥은 서로 부분적으로 중첩되어 상기 수직 방향으로 적층되는 복수의 스택 방열 기둥들을 포함하며,
    상기 각각의 기판은 신호 배선들 및 그라운드 배선들을 포함하며,
    인접하는 상기 스택 방열 기둥들은 상기 각각의 기판의 상기 그라운드 배선에 의해 서로 연결되는 반도체 패키지의 멀티 적층체.
  9. 수직 방향으로 순차적으로 적층된 제1 기판, 제2 기판 및 제3 기판;
    상기 제1 기판, 제2 기판 및 제3 기판에 각각 실장된 복수의 반도체 패키지들;
    상기 제1 기판을 관통하며 상기 복수의 반도체 패키지들 중 상기 제2 기판에 실장된 반도체 패키지와 접촉하는 제1 방열 기둥; 및
    상기 수직 방향으로 상기 제1 방열 기둥과 중첩되며 상기 제3 기판 및 상기 제2 기판을 관통하는 제2 방열 기둥을 포함하는 반도체 패키지의 멀티 적층체.
  10. 제9항에 있어서, 상기 제1 방열 기둥과 접촉하는 상기 반도체 패키지는 상기 제2 기판과 도전 부재를 통해 연결되는 실장 면 및 상기 실장 면과 대향하는 비실장 면을 포함하며,
    상기 제1 발열 기둥의 상면 및 상기 비실장 면 사이에 열전도성 접착부를 더 포함하는 반도체 패키지의 멀티 적층체.
KR1020140127569A 2014-09-24 2014-09-24 반도체 패키지의 멀티 적층체 KR102222988B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140127569A KR102222988B1 (ko) 2014-09-24 2014-09-24 반도체 패키지의 멀티 적층체
US14/848,415 US9564417B2 (en) 2014-09-24 2015-09-09 Multi-stacked structures of semiconductor packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140127569A KR102222988B1 (ko) 2014-09-24 2014-09-24 반도체 패키지의 멀티 적층체

Publications (2)

Publication Number Publication Date
KR20160035799A true KR20160035799A (ko) 2016-04-01
KR102222988B1 KR102222988B1 (ko) 2021-03-04

Family

ID=55526455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140127569A KR102222988B1 (ko) 2014-09-24 2014-09-24 반도체 패키지의 멀티 적층체

Country Status (2)

Country Link
US (1) US9564417B2 (ko)
KR (1) KR102222988B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102524125B1 (ko) * 2022-10-19 2023-04-21 이왕기 방열 특성을 향상시킨 전자 부품 패키지
US11699684B2 (en) 2020-12-02 2023-07-11 SK Hynix Inc. Semiconductor package including heat dissipation layer

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102361637B1 (ko) 2015-08-25 2022-02-10 삼성전자주식회사 솔리드 스테이트 드라이브 장치
JP2018152524A (ja) 2017-03-15 2018-09-27 東芝メモリ株式会社 電子機器
WO2019066993A1 (en) * 2017-09-30 2019-04-04 Intel Corporation LOWERING MITIGATION STRUCTURES CREATED ON A SUBSTRATE USING HIGH-PERFORMANCE ADDITIVE MANUFACTURE
US11094608B2 (en) * 2018-06-29 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Heat dissipation structure including stacked chips surrounded by thermal interface material rings
KR102554431B1 (ko) 2018-09-05 2023-07-13 삼성전자주식회사 반도체 장치 및 반도체 장치 제조 방법
US11683911B2 (en) * 2018-10-26 2023-06-20 Magna Electronics Inc. Vehicular sensing device with cooling feature
KR20220071399A (ko) * 2020-11-24 2022-05-31 삼성전자주식회사 반도체 모듈
CN116504732B (zh) * 2023-06-26 2023-10-20 北京象帝先计算技术有限公司 封装基板及其制作方法、封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245311A (ja) * 2005-03-03 2006-09-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR20110033367A (ko) * 2009-09-25 2011-03-31 앰코 테크놀로지 코리아 주식회사 Ｔｓｖ를 이용한 적층 칩 패키지
JP2011108838A (ja) * 2009-11-17 2011-06-02 Fujitsu Ten Ltd 電子制御装置
JP2012009609A (ja) * 2010-06-24 2012-01-12 Jtekt Corp 多層回路基板
KR20140057147A (ko) * 2012-10-29 2014-05-12 삼성전자주식회사 반도체 모듈

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286036A (ja) 2005-03-31 2006-10-19 Orion Denki Kk 記録再生装置
KR100986230B1 (ko) 2008-07-22 2010-10-07 삼성탈레스 주식회사 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지
JP2010147362A (ja) 2008-12-22 2010-07-01 Fujitsu Ten Ltd 電子機器
KR101018109B1 (ko) 2009-08-24 2011-02-25 삼성전기주식회사 다층 배선 기판 및 그의 제조방법
JP2011095961A (ja) 2009-10-29 2011-05-12 Sony Corp カード型周辺装置
JP2012169330A (ja) 2011-02-10 2012-09-06 Renesas Electronics Corp 電子装置
JP5238841B2 (ja) 2011-03-08 2013-07-17 株式会社東芝 電子機器
JP2014199829A (ja) 2011-07-29 2014-10-23 三洋電機株式会社 半導体モジュール及びそれを搭載したインバータ
US9459056B2 (en) 2011-09-02 2016-10-04 Gabe Cherian SPRDR—heat spreader—tailorable, flexible, passive
JP2013211480A (ja) 2012-03-30 2013-10-10 Fujikura Ltd 部品内蔵基板
JP5902557B2 (ja) 2012-05-25 2016-04-13 京セラ株式会社 多層配線基板および電子装置
US20140036435A1 (en) 2012-08-03 2014-02-06 Mosaid Technologies Incorporated Storage system having a heatsink
US9437518B2 (en) 2012-10-29 2016-09-06 Samsung Electronics Co., Ltd. Semiconductor module
KR102046985B1 (ko) 2012-11-26 2019-12-03 삼성전자 주식회사 보조 기억 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245311A (ja) * 2005-03-03 2006-09-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR20110033367A (ko) * 2009-09-25 2011-03-31 앰코 테크놀로지 코리아 주식회사 Ｔｓｖ를 이용한 적층 칩 패키지
JP2011108838A (ja) * 2009-11-17 2011-06-02 Fujitsu Ten Ltd 電子制御装置
JP2012009609A (ja) * 2010-06-24 2012-01-12 Jtekt Corp 多層回路基板
KR20140057147A (ko) * 2012-10-29 2014-05-12 삼성전자주식회사 반도체 모듈

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11699684B2 (en) 2020-12-02 2023-07-11 SK Hynix Inc. Semiconductor package including heat dissipation layer
KR102524125B1 (ko) * 2022-10-19 2023-04-21 이왕기 방열 특성을 향상시킨 전자 부품 패키지

Also Published As

Publication number Publication date
US20160086917A1 (en) 2016-03-24
US9564417B2 (en) 2017-02-07
KR102222988B1 (ko) 2021-03-04

Similar Documents

Publication Publication Date Title
KR102222988B1 (ko) 반도체 패키지의 멀티 적층체
US10707196B2 (en) Electronic device and method of manufacturing the electronic device
KR101721781B1 (ko) 패키지 기판에 다이를 포함하는 적층된 다이 패키지
US9978660B2 (en) Package with embedded heat dissipation features
US8587132B2 (en) Semiconductor package including an organic substrate and interposer having through-semiconductor vias
KR102005313B1 (ko) 반도체 장치
US20150221625A1 (en) Semiconductor package having a dissipating plate
JP3655242B2 (ja) 半導体パッケージ及び半導体実装装置
TWI816919B (zh) 具有散熱結構的堆疊式半導體封裝件
US9269647B2 (en) Semiconductor package having heat dissipating member
TW201644018A (zh) 用於三維積體電路的嵌式石墨散熱器
TW201428936A (zh) 將中央處理單元／圖形處理單元／邏輯晶片嵌入疊合式封裝結構基板之方法
KR101428754B1 (ko) 방열 특성이 개선된 반도체 장치
JP2008244104A (ja) 半導体装置とその製造方法
TW201834169A (zh) 封裝結構、在封裝中傳遞熱量的方法及積體電路晶片
TW201415587A (zh) 半導體裝置的熱能管理結構及其製造方法
US9271388B2 (en) Interposer and package on package structure
KR20150137976A (ko) 방열 부재를 가지는 반도체 패키지
KR20180069636A (ko) 반도체 메모리 소자 및 이를 구비하는 칩 적층 패키지
TW201709461A (zh) 封裝基板
KR20110036150A (ko) 열방출 수단을 갖는 적층 칩 반도체 패키지
JP2012169330A (ja) 電子装置
CN105938821B (zh) 热增强的散热器
TWI525787B (zh) 晶片立體堆疊體之散熱封裝構造
KR20130038581A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant