CN116504732B - 封装基板及其制作方法、封装结构 - Google Patents
封装基板及其制作方法、封装结构 Download PDFInfo
- Publication number
- CN116504732B CN116504732B CN202310753080.7A CN202310753080A CN116504732B CN 116504732 B CN116504732 B CN 116504732B CN 202310753080 A CN202310753080 A CN 202310753080A CN 116504732 B CN116504732 B CN 116504732B
- Authority
- CN
- China
- Prior art keywords
- circuit structure
- dielectric layer
- core dielectric
- hole
- heat conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 124
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 23
- 230000000149 penetrating effect Effects 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 69
- 229910000679 solder Inorganic materials 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 20
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 230000017525 heat dissipation Effects 0.000 abstract description 11
- 230000008569 process Effects 0.000 description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 3
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- YCKOAAUKSGOOJH-UHFFFAOYSA-N copper silver Chemical compound [Cu].[Ag].[Ag] YCKOAAUKSGOOJH-UHFFFAOYSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本公开提供一种封装基板及其制作方法、封装结构。该封装基板包括核心介电层,具有彼此相对的第一表面和第二表面;第一线路结构和第二线路结构,分别设置于所述核心介电层的第一表面和第二表面上;第一导热柱,设置于贯穿所述核心介电层、所述第一线路结构和所述第二线路结构的第一贯穿孔内;至少一个导热环,设置于所述第一线路结构和/或所述第二线路结构内,每个导热环均套设于所述第一导热柱。这种封装基板中,通过在封装基板中插入第一导热柱和导热环的方式,提升了基板的耐流和散热能力,且导热环还提升了第一导热柱的稳固性,保护了所述第一线路结构和/或所述第二线路结构。
Description
技术领域
本公开涉及芯片封装技术领域,尤其涉及一种封装基板及其制作方法、封装结构。
背景技术
随着芯片技术的发展,功能和性能的不断提高,芯片的电流和功耗也随着增加很多,对于封装结构,工艺以及材料也提出了耐流和散热能力的需求,特别是在基板的设计方面。但是现有的封装结构中,随着芯片电流以及功耗的增加,封装基板的耐流和散热能力已无法满足需求。
发明内容
本公开的目的是提供一种封装基板及其制作方法、封装结构,解决了现有技术中封装基板的耐流和散热能力无法满足需求的技术问题。
根据本公开的一个方面,提供一种封装基板,包括:
核心介电层,具有彼此相对的第一表面和第二表面;
第一线路结构和第二线路结构,分别设置于所述核心介电层的第一表面和第二表面上;
第一导热柱,设置于贯穿所述核心介电层、所述第一线路结构和所述第二线路结构的第一贯穿孔内;
至少一个导热环,设置于所述第一线路结构和/或所述第二线路结构内,每个导热环均套设于所述第一导热柱。
在一些实施例中,上述封装基板中,还包括:
缓冲环,设置于所述第一线路结构和/或所述第二线路结构内且围设于所述导热环外周。
在一些实施例中,上述封装基板中,所述缓冲环的材料为树脂材料。
在一些实施例中,上述封装基板中,还包括:
第二导热柱,设置于连接任意两个导热环的第二贯穿孔内;
其中,所述第二贯穿孔与所述第一贯穿孔不接触。
在一些实施例中,上述封装基板中,所述第一线路结构和所述第二线路结构均包括交替堆叠的至少一第一介电层与至少一线路层;
其中,所述导热环与所述第一线路结构和/或所述第二线路结构中的至少一线路层位于同一层。
在一些实施例中,上述封装基板中,所述第二线路结构内最远离所述核心介电层的导热环的尺寸大于其它导热环的尺寸。
在一些实施例中,上述封装基板中,还包括:
导热凸块,凸设于所述第二线路结构远离所述核心介电层的表面上,且与所述第一贯穿孔内的所述第一导热柱的一端连接。
在一些实施例中,上述封装基板中,所述第二线路结构内最远离所述核心介电层的导热环与所述第二线路结构远离所述核心介电层的表面之间间隔至少一第一介电层;
所述封装基板还包括:
至少一个第三导热柱,分别设置于连接所述第二线路结构内最远离所述核心介电层的导热环与所述导热凸块的至少一个第三贯穿孔内。
在一些实施例中,上述封装基板中,还包括:
导热界面层,设置于所述第二线路结构与所述导热凸块之间;
其中,所述第一贯穿孔还贯穿所述导热界面层。
在一些实施例中,上述封装基板中,还包括:
第一阻焊层,覆盖于所述第一线路结构远离所述核心介电层的表面上;
第二阻焊层,覆盖于所述第二线路结构远离所述核心介电层的表面上;
其中,所述第一贯穿孔还贯穿所述第一阻焊层和所述第二阻焊层。
在一些实施例中,上述封装基板中,还包括:
焊盘,设置于所述第一导热柱靠近所述第一表面的一端。
根据本公开的另一方面,提供一种封装基板的制作方法,包括:
提供核心介电层,所述核心介电层具有彼此相对的第一表面和第二表面;
在所述核心介电层的第一表面和第二表面上分别形成第一线路结构和第二线路结构,并在所述第一线路结构和/或所述第二线路结构内形成至少一个导热环;
形成贯穿所述核心介电层、所述第一线路结构和所述第二线路结构的第一贯穿孔;其中,每个导热环均围设于所述第一贯穿孔的外周;
在所述第一贯穿孔内形成第一导热柱。
在一些实施例中,上述封装基板的制作方法中,在所述第一贯穿孔内形成第一导热柱,包括以下步骤:
提供第一导热柱,并将所述第一导热柱转入或打入所述第一贯穿孔内,以使得每个导热环均套设于所述第一导热柱。
在一些实施例中,上述封装基板的制作方法中,在所述核心介电层的第一表面和第二表面上分别形成第一线路结构和第二线路结构,并在所述第一线路结构和/或所述第二线路结构内形成至少一个导热环,包括以下步骤:
在所述核心介电层的第一表面和第二表面上分别形成第一线路结构和第二线路结构,并在所述第一线路结构和/或所述第二线路结构内形成至少一个导热环以及围设于所述导热环外周的缓冲环。
在一些实施例中,上述封装基板的制作方法中,所述缓冲环的材料为树脂材料。
在一些实施例中,上述封装基板的制作方法中,在所述核心介电层的第一表面和第二表面上分别形成第一线路结构和第二线路结构,并在所述第一线路结构和/或所述第二线路结构内形成至少一个导热环,包括以下步骤:
在所述核心介电层的第一表面和第二表面上分别形成第一线路结构和第二线路结构,并在所述第一线路结构和/或所述第二线路结构内形成至少一个导热环,以及形成连接任意两个导热环的第二贯穿孔并在所述第二贯穿孔内形成第二导热柱;
其中,所述第二贯穿孔与所述导热环的内侧不接触。
在一些实施例中,上述封装基板的制作方法中,所述第一线路结构和所述第二线路结构均包括交替堆叠的至少一第一介电层与至少一线路层;
在所述核心介电层的第一表面和第二表面上分别形成第一线路结构和第二线路结构,并在所述第一线路结构和/或所述第二线路结构内形成至少一个导热环,包括以下步骤:
在所述核心介电层的第一表面和第二表面上分别形成交替堆叠的至少一第一介电层与至少一线路层并在至少一线路层的同一层形成至少一个导热环。
在一些实施例中,上述封装基板的制作方法中,所述第二线路结构内最远离所述核心介电层的导热环的尺寸大于其它导热环。
在一些实施例中,上述封装基板的制作方法中,在所述第一贯穿孔内形成第一导热柱,包括以下步骤:
提供第一导热柱;其中,所述第一导热柱的一端连接有导热凸块;
将所述第一导热柱未连接所述导热凸块的一端转入或打入所述第一贯穿孔内,以使得每个导热环均套设于所述第一导热柱且使得所述导热凸块凸设于所述第二线路结构远离所述核心介电层的表面上。
在一些实施例中,上述封装基板的制作方法中,所述第二线路结构内最远离所述核心介电层的导热环与所述第二线路结构远离所述核心介电层的表面之间间隔至少一第一介电层;
在所述第一贯穿孔内形成第一导热柱的步骤之前,所述方法还包括:
形成连接所述第二线路结构内最远离所述核心介电层的导热环与所述第二线路结构远离所述核心介电层的表面的至少一个第三贯穿孔,并在所述至少一个第三贯穿孔内分别形成至少一个第三导热柱;
其中,在所述第一贯穿孔内形成第一导热柱后,所述第三导热柱远离所述核心介电层的一端与所述导热凸块连接。
在一些实施例中,上述封装基板的制作方法中,形成贯穿所述核心介电层、所述第一线路结构和所述第二线路结构的第一贯穿孔的步骤之前,所述方法还包括:
形成覆盖所述第二线路结构远离所述核心介电层的表面上的导热界面层;
形成贯穿所述核心介电层、所述第一线路结构和所述第二线路结构的第一贯穿孔,包括以下步骤:
形成贯穿所述核心介电层、所述第一线路结构、所述第二线路结构和所述导热界面层的第一贯穿孔。
在一些实施例中,上述封装基板的制作方法中,形成贯穿所述核心介电层、所述第一线路结构和所述第二线路结构的第一贯穿孔的步骤之前,所述方法还包括:
形成覆盖于所述第一线路结构远离所述核心介电层的表面上的第一阻焊层;
形成覆盖于所述第二线路结构远离所述核心介电层的表面上的第二阻焊层;
形成贯穿所述核心介电层、所述第一线路结构和所述第二线路结构的第一贯穿孔,包括以下步骤:
形成贯穿所述核心介电层、所述第一线路结构、所述第二线路结构、所述第一阻焊层和所述第二阻焊层的第一贯穿孔。
在一些实施例中,上述封装基板的制作方法中,还包括:
在所述第一导热柱靠近所述第一表面的一端形成焊盘。
根据本公开的另一方面,提供一种封装结构,包括上述任一实施例的封装基板,或采用上述任一实施例的封装基板的制作方法制作而成的封装基板。
附图说明
图1是本公开一个实施例提供的一种封装基板的剖面结构示意图;
图2是本公开一个实施例提供的另一种封装基板的剖面结构示意图;
图3是本公开一个实施例提供的另一种封装基板的剖面结构示意图;
图4是本公开一个实施例提供的另一种封装基板的剖面结构示意图;
图5是本公开一个实施例提供的另一种封装基板的剖面结构示意图;
图6是本公开一个实施例提供的另一种封装基板的剖面结构示意图;
图7是本公开一个实施例提供的另一种封装基板的剖面结构示意图;
图8是本公开一个实施例提供的另一种封装基板的剖面结构示意图;
图9是本公开一个实施例提供的另一种封装基板的剖面结构示意图;
图10是本公开一个实施例提供的一种封装基板的制作方法的流程示意图;
图11是本公开一个实施例提供的一种封装基板的制作方法的相关步骤形成的第一中间结构的剖面结构示意图;
图12是本公开一个实施例提供的一种封装基板的制作方法的相关步骤形成的第二中间结构的剖面结构示意图;
图13是本公开一个实施例提供的一种封装基板的制作方法的形成的封装基板的剖面结构示意图;
图14是本公开一个实施例提供的一种封装基板的制作方法的相关步骤形成的另一第二中间结构的剖面结构示意图;
图15是本公开一个实施例提供的一种封装基板的制作方法的相关步骤形成的另一第一中间结构的剖面结构示意图;
图16是本公开一个实施例提供的一种封装基板的制作方法的相关步骤形成的另一第一中间结构的剖面结构示意图;
图17是本公开一个实施例提供的一种封装基板的制作方法的相关步骤形成的另一第一中间结构的剖面结构示意图;
图18是本公开一个实施例提供的一种封装基板的制作方法的相关步骤形成的另一第一中间结构的剖面结构示意图;
图19是本公开一个实施例提供的一种封装基板的制作方法的相关步骤形成的另一第一中间结构的剖面结构示意图;
图20是本公开一个实施例提供的一种封装基板的制作方法的相关步骤形成的另一第一中间结构的剖面结构示意图;
图21是本公开一个实施例提供的一种封装基板的制作方法的相关步骤形成的第三中间结构的剖面结构示意图;
图22是本公开一个实施例提供的一种封装基板的制作方法的相关步骤形成的第四中间结构的剖面结构示意图;
在附图中,相同的部件使用相同的附图标记,附图并未按照实际的比例绘制;
附图标记为:
11-核心介电层;111-第一表面;112-第二表面;12-第一线路结构;13-第二线路结构;121-第一介电层;122-线路层;T1-第一贯穿孔;14-第一导热柱;15-导热环;16-缓冲环;T2-第二贯穿孔;17-第二导热柱;18-导热凸块;181-导热凸块的第一部分;182-导热凸块的第二部分;T3-第三贯穿孔;19-第三导热柱;20-导热界面层;21-第一阻焊层;22-第二阻焊层;23-焊盘。
具体实施方式
在介绍本公开实施例之前,应当说明的是:
本公开部分实施例被描述为处理流程,虽然流程的各个操作步骤可能被冠以顺序的步骤编号,但是其中的操作步骤可以被并行地、并发地或者同时实施。
本公开实施例中可能使用了术语“第一”、“第二”等等来描述各个特征,但是这些特征不应当受这些术语限制。使用这些术语仅仅是为了将一个特征与另一个特征进行区分。
本公开实施例中可能使用了术语“和/或”,“和/或”包括其中一个或更多所列出的相关联特征的任意和所有组合。
应当理解的是,当描述两个部件的连接关系或通信关系时,除非明确指明两个部件之间直接连接或直接通信,否则,两个部件的连接或通信可以理解为直接连接或通信,也可以理解为通过中间部件间接连接或通信。
为了使本公开实施例中的技术方案及优点更加清楚明白,以下结合附图对本公开的示例性实施例进行进一步详细的说明,显然,所描述的实施例仅是本公开的一部分实施例,而不是所有实施例的穷举。需要说明的是,在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互组合。
本公开的目的是提供一种封装基板及其制作方法、封装结构,该封装基板包括核心介电层11,具有彼此相对的第一表面111和第二表面112;第一线路结构12和第二线路结构13,分别设置于核心介电层11的第一表面111和第二表面112上;第一导热柱14,设置于贯穿核心介电层11、第一线路结构12和第二线路结构13的第一贯穿孔T1内;至少一个导热环15,设置于第一线路结构12和/或第二线路结构13内,每个导热环15均套设于第一导热柱14。
这种封装基板中,通过在封装基板中插入第一导热柱14和导热环15的方式,提升了基板的耐流和散热能力,且导热环15还提升了第一导热柱14的稳固性,且降低了第一导热柱14插入基板的过程中对第一线路结构12和/或第二线路结构13的应力作用,保护了第一线路结构12和/或第二线路结构13。
本公开的一个实施例提供一种封装基板,如图1所示,包括:
核心介电层11,具有彼此相对的第一表面111和第二表面112;
第一线路结构12和第二线路结构13,分别设置于核心介电层11的第一表面111和第二表面112上;
第一导热柱14,设置于贯穿核心介电层11、第一线路结构12和第二线路结构13的第一贯穿孔T1内;
至少一个导热环15,设置于第一线路结构12和/或第二线路结构13内,每个导热环15均套设于第一导热柱14。
在一些实施例中,第一线路结构12和第二线路结构13为增层线路结构,均包括交替堆叠的至少一第一介电层121与至少一线路层122。可以理解为,线路层122为图案化(图中未示出)的线路层,具体图案根据布线需求进行设置,线路之间的间隙可通过相邻的第一介电层121填充。当第一线路结构12或第二线路结构13中包括两个及以上的线路层122时,相邻的两个线路层122之间通过第一介电层121隔离开,且相邻的两个线路层122之间通过贯穿第一介电层121(该两个线路层122之间的第一介电层121)的连接孔(图中未示出)实现电性互连。
在一些实施例中,导热环15与第一线路结构12和/或第二线路结构13中的至少一线路层122位于同一层。
可以理解为,导热环15与第一线路结构12和/或第二线路结构13中的至少一线路层122位于同一层,可以实现在第一导热柱14插入过程中,进一步降低第一导热柱14对导热环15同层的线路层122的应力,可以进一步实现对同层的线路层122的保护。
在一些实施例中,如图2所示,上述封装基板还包括:缓冲环16,设置于第一线路结构12和/或第二线路结构13内且围设于导热环15外周。
在第一导热柱14插入基板的过程中,缓冲环16可以进一步降低第一导热柱14对第一线路结构12和/或第二线路结构13的应力,可以进一步实现对第一线路结构12和/或第二线路结构13的保护。
在一些实施例中,缓冲环16的材料为树脂材料。
在一些实施例中,如图3所示,上述封装基板还包括:第二导热柱17,设置于连接任意两个导热环15的第二贯穿孔T2内;
其中,第二贯穿孔T2与第一贯穿孔T1不接触。
也即,第二导热柱17连接任意两个导热环15,不仅可以增加导热路径,提升基板散热能力,第二导热柱17还可以提升导热环15的稳固性,在第一导热柱14插入基板的过程中,可以进一步降低第一导热柱14对第一线路结构12和/或第二线路结构13的应力,可以进一步实现对第一线路结构12和/或第二线路结构13的保护。
在一些实施例中,第二线路结构13内最远离核心介电层11的导热环15的尺寸大于其它导热环15。
可以理解为,当第一导热柱14在插入基板时,若是从第二线路结构13远离核心介电层11的一侧插入,第二线路结构13、核心介电层11、第一线路结构12所受到的应力,呈现出第二线路结构13、核心介电层11、第一线路结构12逐渐减小的趋势,也即,所有导热环15中,第二线路结构13内最远离核心介电层11(最底部)的导热环15受到的应力最大,所以该导热环15的尺寸大于其它导热环15的尺寸,有助于降低第一导热柱14对第二线路结构13的应力影响,可以进一步实现对第二线路结构13的保护。也就是说,当第二线路结构13内最远离核心介电层11的导热环15的尺寸大于其它导热环15时,第一导热柱14优先选择从第二线路结构13远离核心介电层11的一侧插入基板。
需要说明的是,导热环15的尺寸是指导热环15的外径。
在一些实施例中,如图4所示,上述封装基板还包括:导热凸块18,凸设于第二线路结构13远离核心介电层11的表面上,且与第一贯穿孔T1内的第一导热柱14的一端连接。
其中,导热凸块18不仅可以将第一导热柱14传导的热量导出,还可以实现与封装结构中其它部件的连接。
在一些实施例中,导热凸块18包括方形的第一部分181和圆弧状的第二部分182。
在一些实施例中,导热凸块18的第一部分181的材料与第一导热柱14的材料相同,可以为铜,导热凸块18的第二部分182的材料区别于第一导热柱14的材料,可以为银锡合金材料。
在一些实施例中,第二线路结构13内最远离核心介电层11的导热环15与第二线路结构13远离核心介电层11的表面之间间隔至少一第一介电层121,对应的,如图5所示,上述封装基板还包括:
至少一个第三导热柱19,分别设置于连接第二线路结构13内最远离核心介电层11的导热环15与导热凸块18的至少一个第三贯穿孔T3内。
也即,第三导热柱19连接了第二线路结构13内最远离核心介电层11的导热环15与导热凸块18。
可以理解为,第三导热柱19不仅可以增加封装基板的导热路径,提升基板散热能力,另外,由于第一导热柱14在从第二线路结构13远离核心介电层11的一侧插入基板时,第二线路结构13内最远离核心介电层11(最底部)的导热环15受到的应力最大,所以第三导热柱19可以提升基板的底部(第二线路结构13一侧)的支撑力,进一步降低第一导热柱14对第二线路结构13的应力影响,可以进一步实现对第二线路结构13的保护。
在一些实施例中,如图6所示,上述封装基板还包括:
导热界面层20,设置于第二线路结构13与导热凸块18之间;
其中,第一贯穿孔T1还贯穿导热界面层20。
可以理解为,导热界面层20可以促进第二线路结构13将热量通过导热界面层20传导至导热凸块18上,增强基板散热能力。
在一些实施例中,导热界面层20的材料为高导热金属材料,可以是铜,还可以是其他匹配基板的物理参数的合金。
在一些实施例中,如图7所示,上述封装基板还包括:焊盘23,设置于第一导热柱14靠近第一表面111的一端。
可以理解为,焊盘23可以实现第一导热柱14与位于封装基板上表面的其它部件的电连接。
在一些实施例中,如图8所示,上述封装基板还包括:第一阻焊层21,覆盖于第一线路结构12远离核心介电层11的表面上;
第二阻焊层22,覆盖于第二线路结构13远离核心介电层11的表面上;
其中,第一贯穿孔T1还贯穿第一阻焊层21和第二阻焊层22。
第一阻焊层21和第二阻焊层22分别用于在封装基板与其它部件焊接的过程中,实现对第一线路结构12和第二线路结构13的保护,其中,由于第一导热柱14可以作为与封装基板与其它部件的互连件,所以第一贯穿孔T1需要贯穿第一阻焊层21和第二阻焊层22,以裸露出第一导热柱14的两端。
在一些实施例中,如图9所示,当上述封装基板中同时包括导热界面层20、焊盘23、第一阻焊层21和第二阻焊层22时,导热界面层20可以与第二阻焊层22位于同一层,焊盘23可以与第一阻焊层21位于同一层。
在一些实施例中,上述第一导热柱14、第二导热柱17和第三导热柱19的材料为导热金属材料,可以为铜或铜银合金材料;线路层122的材料为导电金属材料,可以为铜。
基于相同的发明构思,本公开实施例还提供一种封装基板的制作方法,用于制作上述任一实施例的封装基板,如图10所示,该方法包括:
步骤S310:提供核心介电层11,核心介电层11具有彼此相对的第一表面111和第二表面112;
步骤S320:如图11所示,在核心介电层11的第一表面111和第二表面112上分别形成第一线路结构12和第二线路结构13,并在第一线路结构12和/或第二线路结构13内形成至少一个导热环15;
步骤S330:如图12所示,形成贯穿核心介电层11、第一线路结构12和第二线路结构13的第一贯穿孔T1;其中,每个导热环15均围设于第一贯穿孔T1的外周;
步骤S340:如图13所示,在第一贯穿孔T1内形成第一导热柱14。
在一些实施例中,步骤S340包括以下步骤:
提供第一导热柱14,并将第一导热柱14转入或打入第一贯穿孔T1内,以使得每个导热环15均套设于第一导热柱14。
即,通过转入或打入的方式,将第一导热柱14插入第一贯穿孔T1内。这种方式,可以简化第一导热柱14的形成工艺,降低工艺成本。
因此,在第一导热柱14插入基板的过程中,导热环15可以降低第一导热柱14对第一线路结构12和/或第二线路结构13的应力作用,保护了第一线路结构12和/或第二线路结构13。
在一些实施例中,为了进一步提升第一导热柱14的稳固性(结构强度),使得插入封装基板后不易脱落,如图14所示,第一贯穿孔T1的直径可以略小于导热环15的内径,即第一贯穿孔T1不与导热环15接触,而是在第一导热柱14转入或打入第一贯穿孔T1的过程中,通过转入摩擦,使得第一导热柱14与导热环15接触,即使得导热环15套设于第一导热柱14。当然,这也导致了第一导热柱14转入或打入第一贯穿孔T1的过程中,对第一线路结构12和第二线路结构13的应力是比较大的,而导热环15在一定程度上可以阻挡这部分应力,保护第一线路结构12和第二线路结构13。
在一些实施例中,第一线路结构12和第二线路结构13均包括交替堆叠的至少一第一介电层121与至少一线路层122;对应的,步骤S320包括以下步骤:
在核心介电层11的第一表面111和第二表面112上分别形成交替堆叠的至少一第一介电层121与至少一线路层122并在至少一线路层122的同一层形成至少一个导热环15。
也即,第一线路结构12和第二线路结构13为增层线路结构,均包括交替堆叠的至少一第一介电层121与至少一线路层122。可以理解为,线路层122为图案化(图中未示出)的线路层122,具体图案根据布线需求进行设置,线路间隙可通过相邻的第一介电层121填充。当第一线路结构12或第二线路结构13中包括两个及以上的线路层122时,相邻的两个线路层122之间通过第一介电层121隔离开,且相邻的两个线路层122之间通过贯穿第一介电层121(该两个线路层122之间的第一介电层121)的连接孔实现电性互连。
而导热环15与第一线路结构12和/或第二线路结构13中的至少一线路层122位于同一层,可以实现在第一导热柱14插入过程中,进一步降低第一导热柱14对导热环15同层的线路层122的应力,可以进一步实现对同层的线路层122的保护。
示例性的,在形成第一线路结构12和第二线路结构13时,通过逐层堆叠的方式,先在核心介电层11的第一表面111(上表面)上形成一线路层122和一导热环15,然后形成覆盖该线路层122和导热环15的一第一介电层121,同理,可在核心介电层11的第二表面112(下表面)上形成一线路层122、一导热环15和一第一介电层121,如图15所示;然后通过相同的方式,在图15所示的结构的上下表面再次依次形成一线路层122、一导热环15和一第一介电层121,以此类推,得到如图11所示的结构。
其中,线路层122和导热环15的形成分别通过对应的图案化工艺实现。位于同一层的线路层122和导热环15的制成先后顺序不作限制。
在一些实施例中,步骤S320包括以下步骤:
如图16所示,在核心介电层11的第一表面111和第二表面112上分别形成第一线路结构12和第二线路结构13,并在第一线路结构12和/或第二线路结构13内形成至少一个导热环15以及围设于导热环15外周的缓冲环16。
在第一导热柱14插入基板的过程中,缓冲环16可以进一步降低第一导热柱14对第一线路结构12和/或第二线路结构13的应力,可以进一步实现对第一线路结构12和/或第二线路结构13的保护。
在一些实施例中,缓冲环16的材料为树脂材料。
在一些实施例中,步骤S320包括以下步骤:
如图17所示,在核心介电层11的第一表面111和第二表面112上分别形成第一线路结构12和第二线路结构13,并在第一线路结构12和/或第二线路结构13内形成至少一个导热环15,以及形成连接任意两个导热环15的第二贯穿孔T2并在第二贯穿孔T2内形成第二导热柱17;
其中,第二贯穿孔T2与导热环15的内侧不接触。
也即,第二导热柱17连接任意两个导热环15,不仅可以增加导热路径,提升基板散热能力,第二导热柱17还可以提升导热环15的稳固性,在第一导热柱14插入基板的过程中,可以进一步降低第一导热柱14对第一线路结构12和/或第二线路结构13的应力,可以进一步实现对第一线路结构12和/或第二线路结构13的保护。
示例性的,如图18所示,在核心介电层11的第一表面111和第二表面112上形成导热环15之前,先形成贯穿核心介电层11的一第二贯穿孔T2,然后在该第二贯穿孔T2内形成一第二导热柱17,这样在核心介电层11的第一表面111和第二表面112上形成导热环15之后,第一表面111和第二表面112上的导热环15通过前述形成的第二导热柱17实现了连接,如图19所示;上下表面分别覆盖第一介电层121后,再次形成导热环15之前,先形成贯穿该第一介电层121的一第二贯穿孔T2,然后在该第二贯穿孔T2内形成一第二导热柱17,以此类推,从而得到如图17所示的结构。
在一些实施例中,第二线路结构13内最远离核心介电层11的导热环15的尺寸大于其它导热环15。
可以理解为,当第一导热柱14在插入基板时,若是从第二线路结构13远离核心介电层11的一侧插入,第二线路结构13、核心介电层11、第一线路结构12所受到的应力,呈现出第二线路结构13、核心介电层11、第一线路结构12逐渐减小的趋势,也即,所有导热环15中,第二线路结构13内最远离核心介电层11(最底部)的导热环15受到的应力最大,所以该导热环15的尺寸大于其它导热环15的尺寸,有助于进一步降低第一导热柱14对第二线路结构13的应力影响,可以进一步实现对第二线路结构13的保护。也就是说,当第二线路结构13内最远离核心介电层11的导热环15的尺寸大于其它导热环15时,第一导热柱14优先选择从第二线路结构13远离核心介电层11的一侧插入基板。
在一些实施例中,步骤S340包括以下步骤:
提供第一导热柱14;其中,第一导热柱14的一端连接有导热凸块18;
将第一导热柱14未连接导热凸块18的一端转入或打入第一贯穿孔T1内,以使得每个导热环15均套设于第一导热柱14且使得导热凸块18凸设于第二线路结构13远离核心介电层11的表面上。
也即,第一导热柱14未连接导热凸块18的一端是从第二线路结构13远离核心介电层11的一侧转入或打入第一贯穿孔T1内的。
其中,导热凸块18不仅可以将第一导热柱14传导的热量导出,还可以实现与封装结构中其它部件的连接。
在一些实施例中,导热凸块18包括方形的第一部分181和圆弧状的第二部分182。
在一些实施例中,导热凸块18的第一部分181的材料与第一导热柱14的材料相同,可以为铜,导热凸块18的第二部分182的材料区别于第一导热柱14的材料,可以为银锡合金材料。对应的,步骤S340中,在第一导热柱14(第一导热柱14的一端连接有导热凸块18的第一部分181)转入或打入第一贯穿孔T1内之后,可以再在第一部分181远离第一导热柱14的一侧形成导热凸块18的第二部分182。
在一些实施例中,第二线路结构13内最远离核心介电层11的导热环15与第二线路结构13远离核心介电层11的表面之间间隔至少一第一介电层121;
步骤S340之前,上述方法还包括:
如图20所示,形成连接第二线路结构13内最远离核心介电层11的导热环15与第二线路结构13远离核心介电层11的表面的至少一个第三贯穿孔T3,并在至少一个第三贯穿孔T3内分别形成至少一个第三导热柱19;
其中,在第一贯穿孔T1内形成第一导热柱14后,第三导热柱19远离核心介电层11的一端与导热凸块18连接。
也即,第三导热柱19连接了第二线路结构13内最远离核心介电层11的导热环15与导热凸块18。
可以理解为,第三导热柱19不仅可以增加封装基板的导热路径,提升基板散热能力,另外,由于第一导热柱14在从第二线路结构13远离核心介电层11的一侧插入基板时,第二线路结构13内最远离核心介电层11(最底部)的导热环15受到的应力最大,所以第三导热柱19可以提升基板的底部(第二线路结构13一侧)的支撑力,进一步降低第一导热柱14对第二线路结构13的应力影响,可以进一步实现对第二线路结构13的保护。
具体的,第三贯穿孔T3和第三导热柱19的形成可以在第一贯穿孔T1形成之前(即步骤S330之前),也可以在第一贯穿孔T1形成之前(即步骤S330之后),第三贯穿孔T3也可以与第一贯穿孔T1采用相同的工艺同步形成。
在一些实施例中,第一贯穿孔T1、第二贯穿孔T2和第三贯穿孔T3采用激光转孔或钻孔的工艺形成,
在一些实施例中,步骤S330之前,上述方法还包括:
如图21所示,形成覆盖第二线路结构13远离核心介电层11的表面上的导热界面层20。
对应的,步骤S330包括以下步骤:
形成贯穿核心介电层11、第一线路结构12、第二线路结构13和导热界面层20的第一贯穿孔T1。
可以理解为,导热界面层20可以促进第二线路结构13将热量通过导热界面层20传导至导热凸块18上,增强基板散热能力。
在一些实施例中,步骤S330之前,上述方法还包括:
如图22所示,形成覆盖于第一线路结构12远离核心介电层11的表面上的第一阻焊层21;
形成覆盖于第二线路结构13远离核心介电层11的表面上的第二阻焊层22。
对应的,步骤S330包括以下步骤:
形成贯穿核心介电层11、第一线路结构12、第二线路结构13、第一阻焊层21和第二阻焊层22的第一贯穿孔T1。
第一阻焊层21和第二阻焊层22分别用于在封装基板与其它部件焊接的过程中,实现对第一线路结构12和第二线路结构13的保护,其中,由于第一导热柱14可以作为与封装基板与其它部件的互连件,所以第一贯穿孔T1需要贯穿第一阻焊层21和第二阻焊层22,以裸露出第一导热柱14的两端。
在一些实施例中,上述方法还包括:
在第一导热柱14靠近第一表面111的一端形成焊盘23。
可以理解为,焊盘23可以实现第一导热柱14与位于封装基板上表面的其它部件的电连接。
基于相同的发明构思,本公开实施例还提供一种封装结构,包括上述任一实施例中的封装基板,或采用上述任一实施例中的方法制作而成的封装基板。
尽管已描述了本公开的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
显然,本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样,倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内,则本公开也意图包含这些改动和变型在内。
Claims (22)
1.一种封装基板,包括:
核心介电层,具有彼此相对的第一表面和第二表面;
第一线路结构和第二线路结构,分别设置于所述核心介电层的第一表面和第二表面上;
第一导热柱,设置于贯穿所述核心介电层、所述第一线路结构和所述第二线路结构的第一贯穿孔内;
至少一个导热环,设置于所述第一线路结构和/或所述第二线路结构内,每个导热环均套设于所述第一导热柱;
缓冲环,设置于所述第一线路结构和/或所述第二线路结构内且围设于所述导热环外周。
2.根据权利要求1所述的封装基板,所述缓冲环的材料为树脂材料。
3.根据权利要求1所述的封装基板,还包括:
第二导热柱,设置于连接任意两个导热环的第二贯穿孔内;
其中,所述第二贯穿孔与所述第一贯穿孔不接触。
4.根据权利要求1所述的封装基板,所述第一线路结构和所述第二线路结构均包括交替堆叠的至少一第一介电层与至少一线路层;
其中,所述导热环与所述第一线路结构和/或所述第二线路结构中的至少一线路层位于同一层。
5.根据权利要求1所述的封装基板,所述第二线路结构内最远离所述核心介电层的导热环的尺寸大于其它导热环的尺寸。
6.根据权利要求1所述的封装基板,还包括:
导热凸块,凸设于所述第二线路结构远离所述核心介电层的表面上,且与所述第一贯穿孔内的所述第一导热柱的一端连接。
7.根据权利要求6所述的封装基板,所述第二线路结构内最远离所述核心介电层的导热环与所述第二线路结构远离所述核心介电层的表面之间间隔至少一第一介电层;
所述封装基板还包括:
至少一个第三导热柱,分别设置于连接所述第二线路结构内最远离所述核心介电层的导热环与所述导热凸块的至少一个第三贯穿孔内。
8.根据权利要求6所述的封装基板,还包括:
导热界面层,设置于所述第二线路结构与所述导热凸块之间;
其中,所述第一贯穿孔还贯穿所述导热界面层。
9.根据权利要求1所述的封装基板,还包括:
第一阻焊层,覆盖于所述第一线路结构远离所述核心介电层的表面上;
第二阻焊层,覆盖于所述第二线路结构远离所述核心介电层的表面上;
其中,所述第一贯穿孔还贯穿所述第一阻焊层和所述第二阻焊层。
10.根据权利要求1所述的封装基板,还包括:
焊盘,设置于所述第一导热柱靠近所述第一表面的一端。
11.一种封装基板的制作方法,包括:
提供核心介电层,所述核心介电层具有彼此相对的第一表面和第二表面;
在所述核心介电层的第一表面和第二表面上分别形成第一线路结构和第二线路结构,并在所述第一线路结构和/或所述第二线路结构内形成至少一个导热环以及围设于所述导热环外周的缓冲环;
形成贯穿所述核心介电层、所述第一线路结构和所述第二线路结构的第一贯穿孔;其中,每个导热环均围设于所述第一贯穿孔的外周;
在所述第一贯穿孔内形成第一导热柱。
12.根据权利要求11所述的方法,在所述第一贯穿孔内形成第一导热柱,包括以下步骤:
提供第一导热柱,并将所述第一导热柱转入或打入所述第一贯穿孔内,以使得每个导热环均套设于所述第一导热柱。
13.根据权利要求11所述的方法,所述缓冲环的材料为树脂材料。
14.根据权利要求11所述的方法,在所述核心介电层的第一表面和第二表面上分别形成第一线路结构和第二线路结构,并在所述第一线路结构和/或所述第二线路结构内形成至少一个导热环,包括以下步骤:
在所述核心介电层的第一表面和第二表面上分别形成第一线路结构和第二线路结构,并在所述第一线路结构和/或所述第二线路结构内形成至少一个导热环,以及形成连接任意两个导热环的第二贯穿孔并在所述第二贯穿孔内形成第二导热柱;
其中,所述第二贯穿孔与所述导热环的内侧不接触。
15.根据权利要求11所述的方法,所述第一线路结构和所述第二线路结构均包括交替堆叠的至少一第一介电层与至少一线路层;
在所述核心介电层的第一表面和第二表面上分别形成第一线路结构和第二线路结构,并在所述第一线路结构和/或所述第二线路结构内形成至少一个导热环,包括以下步骤:
在所述核心介电层的第一表面和第二表面上分别形成交替堆叠的至少一第一介电层与至少一线路层并在至少一线路层的同一层形成至少一个导热环。
16.根据权利要求11所述的方法,所述第二线路结构内最远离所述核心介电层的导热环的尺寸大于其它导热环。
17.根据权利要求11所述的方法,在所述第一贯穿孔内形成第一导热柱,包括以下步骤:
提供第一导热柱;其中,所述第一导热柱的一端连接有导热凸块;
将所述第一导热柱未连接所述导热凸块的一端转入或打入所述第一贯穿孔内,以使得每个导热环均套设于所述第一导热柱且使得所述导热凸块凸设于所述第二线路结构远离所述核心介电层的表面上。
18.根据权利要求17所述的方法,所述第二线路结构内最远离所述核心介电层的导热环与所述第二线路结构远离所述核心介电层的表面之间间隔至少一第一介电层;
在所述第一贯穿孔内形成第一导热柱的步骤之前,所述方法还包括:
形成连接所述第二线路结构内最远离所述核心介电层的导热环与所述第二线路结构远离所述核心介电层的表面的至少一个第三贯穿孔,并在所述至少一个第三贯穿孔内分别形成至少一个第三导热柱;
其中,在所述第一贯穿孔内形成第一导热柱后,所述第三导热柱远离所述核心介电层的一端与所述导热凸块连接。
19.根据权利要求17所述的方法,形成贯穿所述核心介电层、所述第一线路结构和所述第二线路结构的第一贯穿孔的步骤之前,所述方法还包括:
形成覆盖所述第二线路结构远离所述核心介电层的表面上的导热界面层;
形成贯穿所述核心介电层、所述第一线路结构和所述第二线路结构的第一贯穿孔,包括以下步骤:
形成贯穿所述核心介电层、所述第一线路结构、所述第二线路结构和所述导热界面层的第一贯穿孔。
20.根据权利要求11所述的方法,形成贯穿所述核心介电层、所述第一线路结构和所述第二线路结构的第一贯穿孔的步骤之前,所述方法还包括:
形成覆盖于所述第一线路结构远离所述核心介电层的表面上的第一阻焊层;
形成覆盖于所述第二线路结构远离所述核心介电层的表面上的第二阻焊层;
形成贯穿所述核心介电层、所述第一线路结构和所述第二线路结构的第一贯穿孔,包括以下步骤:
形成贯穿所述核心介电层、所述第一线路结构、所述第二线路结构、所述第一阻焊层和所述第二阻焊层的第一贯穿孔。
21.根据权利要求11所述的方法,还包括:
在所述第一导热柱靠近所述第一表面的一端形成焊盘。
22.一种封装结构,包括权利要求1至10中任一项所述的封装基板,或采用权利要求11至21中任一项所述的方法制作而成的封装基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310753080.7A CN116504732B (zh) | 2023-06-26 | 2023-06-26 | 封装基板及其制作方法、封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310753080.7A CN116504732B (zh) | 2023-06-26 | 2023-06-26 | 封装基板及其制作方法、封装结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116504732A CN116504732A (zh) | 2023-07-28 |
CN116504732B true CN116504732B (zh) | 2023-10-20 |
Family
ID=87328640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310753080.7A Active CN116504732B (zh) | 2023-06-26 | 2023-06-26 | 封装基板及其制作方法、封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116504732B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191435A (ja) * | 2003-12-26 | 2005-07-14 | Tdk Corp | 放熱ビア付き基板およびパワーアンプモジュール |
CN109841580A (zh) * | 2017-12-05 | 2019-06-04 | 恩智浦美国有限公司 | 具有集成散热柱的微电子组件、包括其的系统及制作方法 |
CN114759011A (zh) * | 2021-01-08 | 2022-07-15 | 台湾积体电路制造股份有限公司 | 半导体结构及其形成方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102222988B1 (ko) * | 2014-09-24 | 2021-03-04 | 삼성전자주식회사 | 반도체 패키지의 멀티 적층체 |
US11373927B2 (en) * | 2018-05-30 | 2022-06-28 | Unimicron Technology Corp. | Package substrate and manufacturing method having a mesh gas-permeable structure disposed in the through hole |
-
2023
- 2023-06-26 CN CN202310753080.7A patent/CN116504732B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191435A (ja) * | 2003-12-26 | 2005-07-14 | Tdk Corp | 放熱ビア付き基板およびパワーアンプモジュール |
CN109841580A (zh) * | 2017-12-05 | 2019-06-04 | 恩智浦美国有限公司 | 具有集成散热柱的微电子组件、包括其的系统及制作方法 |
CN114759011A (zh) * | 2021-01-08 | 2022-07-15 | 台湾积体电路制造股份有限公司 | 半导体结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN116504732A (zh) | 2023-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100800478B1 (ko) | 적층형 반도체 패키지 및 그의 제조방법 | |
JP4426482B2 (ja) | パッケージ基台およびその製造方法、並びにそのパッケージ基台を備えた半導体パッケージ | |
JP6557701B2 (ja) | 半導体装置パッケージ及びその製造方法 | |
KR101255335B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
CN108695264B (zh) | 半导体器件 | |
CN108231716B (zh) | 封装结构及其制造方法 | |
JP4791244B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
US7176561B2 (en) | Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment | |
CN104576593A (zh) | 封装结构及其制法 | |
CN105826306A (zh) | 芯片封装、封装基板及封装基板的制造方法 | |
CN105097759A (zh) | 封装堆栈结构及其制法暨无核心层式封装基板及其制法 | |
US20170358557A1 (en) | Package-on-package structure and manufacturing method thereof | |
CN111128920A (zh) | 一种半导体装置及其制造方法 | |
US20140346667A1 (en) | Semiconductor package and method of fabricating the same | |
US9349705B2 (en) | Method of fabricating a semiconductor structure having conductive bumps with a plurality of metal layers | |
JP5128180B2 (ja) | チップ内蔵基板 | |
US9356008B2 (en) | Semiconductor package and fabrication method thereof | |
JP6511851B2 (ja) | 多層回路基板、半導体装置、多層回路基板の製造方法 | |
CN116504732B (zh) | 封装基板及其制作方法、封装结构 | |
CN104766838A (zh) | 封装堆叠结构及其制法 | |
TWI431755B (zh) | 堆疊式封裝構造及其基板製造方法 | |
US6812567B2 (en) | Semiconductor package and package stack made thereof | |
JP2011061132A (ja) | インターポーザ | |
US8076775B2 (en) | Semiconductor package and method for making the same | |
US7446399B1 (en) | Pad structures to improve board-level reliability of solder-on-pad BGA structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |