KR20150144699A - Hall sensor - Google Patents

Hall sensor Download PDF

Info

Publication number
KR20150144699A
KR20150144699A KR1020150081913A KR20150081913A KR20150144699A KR 20150144699 A KR20150144699 A KR 20150144699A KR 1020150081913 A KR1020150081913 A KR 1020150081913A KR 20150081913 A KR20150081913 A KR 20150081913A KR 20150144699 A KR20150144699 A KR 20150144699A
Authority
KR
South Korea
Prior art keywords
gaas
lead terminals
hall sensor
gaas substrate
hall element
Prior art date
Application number
KR1020150081913A
Other languages
Korean (ko)
Other versions
KR101614251B1 (en
Inventor
도시아끼 후꾸나까
아라따 가사마쯔
Original Assignee
아사히 가세이 일렉트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가세이 일렉트로닉스 가부시끼가이샤 filed Critical 아사히 가세이 일렉트로닉스 가부시끼가이샤
Publication of KR20150144699A publication Critical patent/KR20150144699A/en
Application granted granted Critical
Publication of KR101614251B1 publication Critical patent/KR101614251B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H01L43/06—
    • H01L43/04—
    • H01L43/065—
    • H01L43/14—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Abstract

Provided is a hall sensor of an islandless structure, which can prevent an increase in leakage current even when a GaAs hall device is miniaturized and thinned. The hall sensor of the present invention comprises: a GaAs hall device (10) having a demagnetization unit (12) installed on a GaAs substrate (11), electrodes (13a to 13d), and a protection layer (40) installed on a surface opposite to a surface on which the electrodes (13a to 13d) of the GaAs substrate (11) are installed; lead terminals (22 to 25) disposed around the GaAs hall device (10); metal thin lines (31 to 34) electrically connecting the electrodes (13a to 13d) and the lead terminals (22 to 25) respectively; and a mold member (50) for molding the same. A first surface (that is, an opposite surface of a surface connected to the metal thin lines (31 to 34)) of the protection layer (40) and the lead terminals (22 to 25) is exposed from the same surface of the mold member (50). The resistivity of the GaAs substrate (11) is greater than or equal to 5.0×107 Ω·cm.

Description

홀 센서{HALL SENSOR}Hall sensor {HALL SENSOR}

본 발명은 홀 센서에 관한 것이다.The present invention relates to a Hall sensor.

홀 센서는 휴대 전화의 개폐 스위치나 카메라 렌즈의 위치 검출 등의 다양한 분야에서 사용되고 있다. 그 중에서도 GaAs홀 소자를 이용한 홀 센서는, 온도 의존성이 극히 낮은 홀 센서로서 다양한 장면에서 이용되고 있다. 예를 들어, 특허문헌 1에는, 리드 프레임과, GaAs홀 소자 및 금속 세선을 구비한 홀 센서가 개시되어 있다.Hall sensors are used in various fields such as an opening / closing switch of a cellular phone and a position detection of a camera lens. Among them, a Hall sensor using a GaAs Hall element is used in various scenes as an Hall sensor with extremely low temperature dependency. For example, Patent Document 1 discloses a Hall sensor having a lead frame, a GaAs Hall element, and a metal thin wire.

일본 특허 출원 공개 제2013-197386호 공보Japanese Patent Application Laid-Open No. 2013-197386

그런데, 최근에는 전자 기기의 박형화에 수반하여, 홀 센서의 박형화도 진전되고 있다. 예를 들어, 홀 센서의 패키징 후의 크기(즉, 패키지 사이즈)는 세로 1.6㎜, 가로 0.8㎜, 두께 0.38㎜를 실현하고 있다. 또한, GaAs홀 소자를 더 얇게 함으로써, 패키지 사이즈의 두께를 0.30㎜로 하는 것도 가능하다. 또한, 홀 센서의 소형, 박형화를 더욱 진전시키기 위해, 아일랜드를 생략한 구조(즉, 아일랜드리스 구조)도 생각된다.In recent years, along with the thinning of electronic devices, the thickness of the hall sensor is also progressing. For example, the size (i.e., package size) of the Hall sensor after packaging is 1.6 mm long, 0.8 mm wide, and 0.38 mm thick. It is also possible to make the thickness of the package size 0.30 mm by making the GaAs Hall element thinner. Further, in order to further promote the miniaturization and thinning of the hall sensor, a structure in which an island is omitted (i.e., an island-less structure) is also considered.

도 7의 (a) 및 (b)는 본 발명의 비교 형태에 관한 홀 센서(400)의 구성예와, 과제를 설명하기 위한 개념도이다. 도 7의 (a)에 도시한 바와 같이, 아일랜드리스 구조에서는, GaAs홀 소자(310)는 몰드 부재(350)로 고정된다. 또한, 아일랜드리스 구조의 GaAs홀 소자(310)를 배선 기판(450)에 설치하는 경우는, 리드 프레임(320)의 각 리드 단자 중, 몰드 부재(350)로부터 노출되어 있는 이면을 땜납(370)을 개재해서 배선 기판(450)의 배선 패턴(451)에 접속한다.Figs. 7A and 7B are conceptual diagrams for explaining a configuration example and a problem of the Hall sensor 400 according to the comparative example of the present invention. As shown in Fig. 7 (a), in the island-less structure, the GaAs Hall element 310 is fixed by the mold member 350. Fig. When the island-less GaAs Hall element 310 is provided on the wiring board 450, the back surface exposed from the mold member 350 among the lead terminals of the lead frame 320 is soldered to the solder 370, To the wiring pattern 451 of the wiring board 450. [

여기서, 홀 센서(400)가 소형, 박형화되고, 그 투명 면적이 작아지면, 리드 프레임(320)의 각 리드 단자 사이의 거리가 짧아진다. 이에 의해, 각 리드 단자의 이면을 배선 패턴(451)에 납땜할 때에 리드 단자 아래로부터 땜납(370)이 밀려나와, GaAs홀 소자(310) 아래에 도달할 가능성이 높아진다. 예를 들어, 도 7의 (a)에 도시한 바와 같이, 리드 단자(325) 아래로부터 밀려나온 땜납(370)이 GaAs홀 소자(310)의 이면에 접촉할 가능성이 높아진다.Here, if the Hall sensor 400 becomes small and thin, and its transparent area becomes small, the distance between the lead terminals of the lead frame 320 becomes short. As a result, when soldering the back surface of each lead terminal to the wiring pattern 451, there is a high possibility that the solder 370 is pushed out from below the lead terminal and reach under the GaAs Hall element 310. The possibility that the solder 370 pushed out from under the lead terminal 325 comes into contact with the back surface of the GaAs Hall element 310 becomes high as shown in Fig. 7A, for example.

리드 단자(325) 아래로부터 밀려나온 땜납(370)이 GaAs홀 소자(310)의 이면에 접촉하면, 그 접촉면은 반도체와 금속의 쇼트키 접합이 된다. 또한, 도 7의 (b)에 도시한 바와 같이, 리드 단자(325)가 전원에 접속되는 단자(즉, 전원 단자)의 경우, 전원 단자(325) 아래로부터 밀려나온 땜납(370)이 GaAs홀 소자(310)의 이면에 접촉하면, 상기한 쇼트키 접합에는 순바이어스가 인가되게 된다. 여기서, 종래와 같이 GaAs홀 소자(310)가 두꺼울 때는, 상기한 쇼트키 접합에 순바이어스를 인가해도 전류는 거의 흐르지 않았다.When the solder 370 pushed out from below the lead terminal 325 comes into contact with the back surface of the GaAs Hall element 310, the contact surface becomes a Schottky junction between the semiconductor and the metal. 7B, when the lead terminal 325 is connected to the power source (that is, the power source terminal), the solder 370 pushed out from below the power source terminal 325 contacts the GaAs hole Upon contact with the back surface of the element 310, a forward bias is applied to the Schottky junction. Here, when the GaAs Hall element 310 is thick as in the conventional art, the current hardly flows even when a forward bias is applied to the Schottky junction.

그러나, GaAs홀 소자(310)를 얇게 해 가면, 그 두께의 감소분에 비례해서 저항값이 감소된다. 이로 인해, GaAs홀 소자(310)의 박형화에 수반하여, 쇼트키 접합의 순방향으로 전류가 흐르기 쉬워져, 전원 단자(325)→땜납(370)→GaAs홀 소자(310)→금속 세선(343)→접지 전위에 접속된 리드 단자(즉, 접지 단자)(327)라고 하는 경로에서 누설 전류가 흐르기 쉬워진다.However, if the GaAs Hall element 310 is made thinner, the resistance value is reduced in proportion to the decrease in the thickness thereof. As a result, current flows in the forward direction of the Schottky junction with the thinning of the GaAs Hall element 310, so that the power source terminal 325 → the solder 370 → the GaAs Hall element 310 → the metal thin wire 343, → Leakage current easily flows in the path called lead terminal (ground terminal) 327 connected to the ground potential.

따라서, 본 발명은 상기와 같이 홀 센서의 소형, 박형화를 진전시키는 과정에서 현재화하는 과제를 감안하여 이루어진 것이며, 아일랜드리스 구조의 홀 센서에 있어서 GaAs홀 소자를 소형 박형화한 경우에도, 누설 전류의 증대를 방지할 수 있도록 한 홀 센서의 제공을 목적으로 한다.Therefore, the present invention has been made in view of the problems that are present in the process of advancing the miniaturization and thinning of the Hall sensor as described above, and even when the GaAs Hall element of the island-less Hall sensor has a small- So that it is possible to prevent an increase in the number of Hall sensors.

상기 과제를 해결하기 위해, 본 발명의 일 형태에 관한 홀 센서는, GaAs 기판과, 상기 GaAs 기판 상에 설치된 감자부와, 상기 GaAs 기판 상에 설치된 복수의 전극부와, 상기 GaAs 기판의 상기 복수의 전극부가 설치되어 있는 면과는 반대측의 면측에 설치된 보호층을 갖는 GaAs홀 소자와, 상기 GaAs홀 소자의 주위에 배치된 복수의 리드 단자와, 상기 복수의 전극부와 상기 복수의 리드 단자를 각각 전기적으로 접속하는 도전성 접속 부재와, 상기 GaAs홀 소자와 상기 복수의 리드 단자와 상기 도전성 접속 부재를 몰드하는 몰드 부재를 구비하고, 상기 복수의 리드 단자가 갖는 복수의 면 중, 상기 도전성 접속 부재와 접속하고 있는 면과는 반대측의 면을 상기 복수의 리드 단자의 제1 면으로 했을 때에, 상기 보호층 및 상기 복수의 리드 단자의 상기 제1 면은, 상기 몰드 부재의 동일한 면으로부터 노출되어 있고, 상기 GaAs 기판의 저항률은 5.0×107Ω·㎝ 이상인 것을 특징으로 한다.According to an aspect of the present invention, there is provided a Hall sensor including a GaAs substrate, a potentiometer disposed on the GaAs substrate, a plurality of electrode units provided on the GaAs substrate, A plurality of lead terminals arranged around the GaAs Hall element, and a plurality of lead terminals provided on the surface of the plurality of lead terminals, And a mold member for molding said GaAs Hall element, said plurality of lead terminals, and said conductive connecting member, wherein among the plurality of surfaces of said plurality of lead terminals, said conductive connecting member The first surface of the protective layer and the plurality of lead terminals is formed to be in contact with the first surface of the lead terminal, Is exposed from the same surface of the member, the resistivity of the GaAs substrate is characterized in that not less than 5.0 × 10 7 Ω · ㎝.

본 발명에 따르면, GaAs홀 소자의 기판에 고저항의 GaAs 기판을 이용하고 있으므로, 아일랜드리스 구조의 홀 센서에 있어서 GaAs홀 소자를 박형화한 경우에도, 누설 전류의 증대를 방지할 수 있다.According to the present invention, since a high-resistance GaAs substrate is used as the substrate of the GaAs Hall element, even when the Hall sensor of the island-less structure has a thin GaAs Hall element, it is possible to prevent an increase in leakage current.

도 1은 본 발명의 실시 형태에 관한 홀 센서(100)의 구성예를 도시하는 도면.
도 2는 GaAs 기판의 저항값과, GaAs 기판 중의 억셉터형 불순물의 농도의 관계를 도시하는 도면,
도 3은 홀 센서(100)의 제조 방법을 나타내는 공정순을 도시하는 도면.
도 4는 홀 센서(100)의 제조 방법을 나타내는 공정순을 도시하는 도면.
도 5는 본 발명의 실시 형태에 관한 홀 센서 장치(200)의 구성예를 도시하는 도면.
도 6은 실시 형태의 효과를 설명하기 위한 도면.
도 7은 본 발명의 비교 형태에 관한 홀 센서(400)의 구성예와, 과제를 설명하기 위한 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a diagram showing a structural example of a hall sensor 100 according to an embodiment of the present invention. Fig.
2 is a diagram showing the relationship between the resistance value of the GaAs substrate and the concentration of the acceptor-type impurity in the GaAs substrate,
3 is a view showing a sequence of steps showing a manufacturing method of the Hall sensor 100;
4 is a view showing a sequence of steps showing a manufacturing method of the Hall sensor 100;
5 is a diagram showing a configuration example of a hall sensor device 200 according to an embodiment of the present invention.
6 is a view for explaining the effect of the embodiment;
Fig. 7 is a diagram for explaining a configuration example and a problem of the hall sensor 400 according to the comparative example of the present invention. Fig.

본 발명의 실시 형태에 관한 홀 센서는, GaAs 기판과, GaAs 기판 상에 설치된 감자부와, GaAs 기판 상에 설치된 복수의 전극부와, GaAs 기판의 복수의 전극부가 설치되어 있는 면과는 반대측의 면측에 설치된 보호층을 갖는 GaAs홀 소자와, GaAs홀 소자의 주위에 배치된 복수의 리드 단자와, 복수의 전극부와 복수의 리드 단자를 각각 전기적으로 접속하는 도전성 접속 부재와, GaAs홀 소자와 복수의 리드 단자와 도전성 접속 부재를 몰드하는 몰드 부재를 구비한다. 본 발명의 실시 형태에 관한 홀 센서는, 복수의 리드 단자가 갖는 복수의 면 중, 도전성 접속 부재와 접속하고 있는 면과는 반대측의 면을 복수의 리드 단자의 제1 면으로 했을 때에, 보호층 및 복수의 리드 단자의 제1 면은, 몰드 부재의 동일한 면으로부터 노출되어 있고, GaAs 기판의 저항률은 5.0×107Ω·㎝ 이상이다.A hall sensor according to an embodiment of the present invention includes a GaAs substrate, a potentiometer provided on the GaAs substrate, a plurality of electrode portions provided on the GaAs substrate, and a plurality of electrode portions provided on the GaAs substrate, A plurality of lead terminals disposed around the GaAs Hall element; a conductive connecting member for electrically connecting the plurality of electrode portions to the plurality of lead terminals; and a GaAs Hall element And a mold member for molding a plurality of lead terminals and a conductive connecting member. The Hall sensor according to the embodiment of the present invention is characterized in that when a surface of the plurality of surfaces of the plurality of lead terminals opposite to the surface connected to the conductive connecting member is the first surface of the plurality of lead terminals, And the first surface of the plurality of lead terminals are exposed from the same surface of the mold member, and the resistivity of the GaAs substrate is 5.0 x 10 < 7 >

이하, 본 발명의 실시 형태를 도면을 이용해서 설명한다. 또한, 이하에 설명하는 각 도면에 있어서, 동일한 구성을 갖는 부분에는 동일한 부호를 부여하고, 그 반복된 설명은 생략하는 경우도 있다.DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each of the drawings described below, the same components are denoted by the same reference numerals, and repeated descriptions thereof may be omitted.

(구성)(Configuration)

도 1의 (a) 내지 (d)는 본 발명의 실시 형태에 관한 홀 센서(100)의 구성예를 도시하는 단면도, 평면도와 저면도 및 외관도이다. 도 1의 (a)는 도 1의 (b)를 파선 A-A' 선으로 절단한 단면을 도시하고 있다. 또한, 도 1의 (b)에서는, 도면의 복잡화를 회피하기 위해, 몰드 부재(수지 부재)를 생략해서 도시하고 있다.1 (a) to 1 (d) are a cross-sectional view, a plan view, a bottom view, and an external view showing a configuration example of the hall sensor 100 according to the embodiment of the present invention. Fig. 1 (a) is a cross-sectional view taken along the broken line A-A 'in Fig. 1 (b). 1 (b), the mold member (resin member) is omitted in order to avoid complication of the drawing.

도 1의 (a) 내지 (d)에 도시한 바와 같이, 홀 센서(100)는 GaAs홀 소자(10)와, 리드 단자(20)와, 복수의 금속 세선(도전성 접속 부재)(31 내지 34)과, 보호층(40)과, 몰드 부재(50)와, 외장 도금층(60)을 구비한다. 또한, 리드 단자(20)는 복수의 리드 단자(22 내지 25)를 갖는다.1 (a) to 1 (d), the Hall sensor 100 includes a GaAs Hall element 10, a lead terminal 20, a plurality of metal thin wires (conductive connecting members) 31 to 34 A protective layer 40, a mold member 50, and an outer plating layer 60. The protective layer 40, Further, the lead terminal 20 has a plurality of lead terminals 22 to 25.

GaAs홀 소자(10)는, 반절연성의 갈륨 비소(GaAs) 기판(11)과, 이 GaAs 기판(11) 상에 형성된 반도체 박막으로 이루어지는 감자부(12)와, 감자부(12)에 전기적으로 접속하는 전극(13a 내지 13d)과, GaAs 기판(11)의 전극(13a 내지 13d)이 설치되어 있는 면과는 반대측의 면측에 설치된 보호층(40)을 갖는다. 감자부(12)는, 예를 들어 평면에서 보아 십자(크로스)형이고, 크로스 4개의 선단부 상에 각각 전극(13a 내지 13d)이 설치되어 있다. 평면에서 보아 대향하는 한 쌍의 전극(13a, 13c)이 홀 소자에 전류를 흐르게 하기 위한 입력 단자이고, 전극(13a, 13c)을 연결하는 선과 평면에서 보아 직교하는 방향으로 대향하는 다른 한 쌍의 전극(13b, 13d)이 홀 소자로부터 전압을 출력하기 위한 출력 단자이다.The GaAs Hall element 10 includes a semi-insulating gallium arsenide (GaAs) substrate 11, a potentiometer 12 formed of a semiconductor thin film formed on the GaAs substrate 11, And the protection layer 40 provided on the surface side opposite to the surface on which the electrodes 13a to 13d of the GaAs substrate 11 are provided. The potato portion 12 is, for example, a cross type in plan view, and the electrodes 13a to 13d are provided on four tip portions of the cross, respectively. A pair of electrodes 13a and 13c opposed to each other in a plan view is an input terminal for allowing a current to flow in the Hall element, and another pair of opposing electrodes in a direction orthogonal to the line connecting the electrodes 13a and 13c The electrodes 13b and 13d are output terminals for outputting a voltage from the Hall element.

GaAs 기판(11)의 저항률은 5.0×107Ω·㎝ 이상이다. GaAs 기판(11)의 저항값의 상한은 특별히 제한은 없지만, 일례를 들면 1.0×109Ω·㎝ 이하이다. 이와 같이 본 발명의 실시 형태에서는 고저항의 GaAs 기판이 사용된다.The resistivity of the GaAs substrate 11 is 5.0 x 10 < 7 > OMEGA .cm or more. The upper limit of the resistance value of the GaAs substrate 11 is not particularly limited, but is, for example, 1.0 × 10 9 Ω · cm or less. As described above, in the embodiment of the present invention, a high resistance GaAs substrate is used.

도 2는 GaAs 기판의 저항값과, GaAs 기판 중의 억셉터형 불순물(즉, P형 불순물)의 농도와의 관계를 도시하는 도면이다. 도 2에 도시한 바와 같이, GaAs 기판의 저항값은 GaAs 기판 중의 억셉터형 불순물의 농도(예를 들어, 탄소 : C의 농도)에 의해 크게 변화된다. GaAs 기판의 저항값을 높게 하기 위해서는, GaAs 기판 중의 억셉터형 불순물의 농도(예를 들어, C의 농도)를 높게 하면 된다. 예를 들어, GaAs 기판(11)의 저항률을 5.0×107Ω·㎝ 이상으로 하기 위해서는, GaAs 기판(11) 중의 C의 농도를 1.5×1015atoms·㎝-3 이상으로 하면 된다. GaAs 기판(11) 중의 C의 농도의 상한은, 예를 들어 1.0×1016atoms·㎝-3 이하이다.2 is a diagram showing the relationship between the resistance value of the GaAs substrate and the concentration of the acceptor-type impurity (that is, the P-type impurity) in the GaAs substrate. As shown in Fig. 2, the resistance value of the GaAs substrate is largely changed by the concentration of the acceptor-type impurity (for example, the concentration of carbon: C) in the GaAs substrate. In order to increase the resistance value of the GaAs substrate, the concentration of the acceptor-type impurity (for example, the concentration of C) in the GaAs substrate may be increased. For example, the resistivity of the GaAs substrate (11) 5.0 × 10 7 Ω · ㎝ to the above, 1.5 × 10 15 atoms · ㎝ the C concentration of the GaAs substrate 11 -3 Or more. The upper limit of the concentration of C in the GaAs substrate 11 is 1.0 × 10 16 atoms · cm -3 or less, for example.

홀 센서(100)는 아일랜드리스 구조이고, 외부와의 전기적 접속을 얻기 위한 복수의 리드 단자(22 내지 25)를 갖는다. 도 1의 (b)에 도시한 바와 같이, 리드 단자(22 내지 25)는 GaAs홀 소자(10)의 주위(예를 들어, 홀 센서(100)의 4 코너 근방)에 배치되어 있다. 예를 들어, 리드 단자(22)와 리드 단자(24)가 GaAs홀 소자(10)를 사이에 두고 대향하도록 배치되어 있다. 또한, 리드 단자(23)와 리드 단자(25)가 GaAs홀 소자(10)를 사이에 두고 대향하도록 배치되어 있다. 또한, 리드 단자(22)와 리드 단자(24)를 연결하는 직선(가상선)과, 리드 단자(23)와 리드 단자(25)를 연결하는 직선(가상선)이 평면에서 보아 교차하도록, 리드 단자(22 내지 25)는 각각 배치되어 있다. 리드 단자(20(리드 단자(22 내지 25))는, 예를 들어 구리(Cu) 등의 금속을 포함한다. 또한, 리드 단자(20)는, 그 면측 또는 이면의 일부가 에칭(즉, 하프 에칭)되어 있어도 된다.The hall sensor 100 is an islandless structure and has a plurality of lead terminals 22 to 25 for obtaining electrical connection with the outside. The lead terminals 22 to 25 are arranged around the GaAs Hall element 10 (for example, in the vicinity of the four corners of the hall sensor 100) as shown in Fig. 1 (b). For example, the lead terminal 22 and the lead terminal 24 are disposed so as to face each other with the GaAs Hall element 10 therebetween. The lead terminal 23 and the lead terminal 25 are arranged so as to face each other with the GaAs Hall element 10 interposed therebetween. A straight line (imaginary line) connecting the lead terminal 22 and the lead terminal 24 and a straight line (imaginary line) connecting the lead terminal 23 and the lead terminal 25 cross each other in a plan view, The terminals 22 to 25 are respectively disposed. The lead terminals 20 include a metal such as Cu or the like. The lead terminals 20 are formed such that a part of the surface or the back surface thereof is etched (that is, Etched).

또한, 도시하지 않지만, 리드 단자(20)의 표면에서(도 1의 (a)에 있어서의 상면측), 금속 세선(31 내지 34)으로 접속되는 리드 단자(22 내지 25)의 표면에는, Ag 도금이 실시되어 있는 것이 전기적 접속의 관점에서 바람직하다.Although not shown, on the surfaces of the lead terminals 22 to 25 connected with the metal thin lines 31 to 34 on the surface of the lead terminal 20 (the upper surface side in Fig. 1 (a)), Ag It is preferable that plating is performed from the viewpoint of electrical connection.

또한, 다른 형태에서, 리드 단자(20)의 적어도 표면 및 이면에는, 외장 도금층(60) 대신에, 니켈(Ni)-팔라듐(Pd)-금(Au) 등의 도금이 실시되어 있어도 된다. 홀 센서이지만, 아일랜드리스여서, 자성체인 Ni 도금막의 영향을 받기 어려우므로 실시가 가능해진다.In another form, nickel (Ni) -Palladium (Pd) -gold (Au) plating or the like may be applied to at least the front and back surfaces of the lead terminal 20 instead of the plating layer 60. Hole sensor, but it is island-free, so that it is difficult to be influenced by the Ni plating film which is a magnetic body, so that it can be practiced.

금속 세선(31 내지 34)은, GaAs홀 소자(10)가 갖는 전극(13a 내지 13d)과, 리드 단자(22 내지 25)를 각각 전기적으로 접속하는 도선이고, 예를 들어 금(Au)을 포함한다. 도 1의 (b)에 도시한 바와 같이, 금속 세선(31)은 리드 단자(22)와 전극(13a)을 접속하고, 금속 세선(32)은 리드 단자(23)와 전극(13b)을 접속하고 있다. 또한, 금속 세선(33)은 리드 단자(24)와 전극(13c)을 접속하고, 금속 세선(34)은 리드 단자(25)와 전극(13d)을 접속하고 있다.The metal thin wires 31 to 34 are conductors for electrically connecting the electrodes 13a to 13d of the GaAs Hall element 10 to the lead terminals 22 to 25 respectively and include gold do. The metal thin wire 31 connects the lead terminal 22 and the electrode 13a and the thin metal wire 32 connects the lead terminal 23 and the electrode 13b . The thin metal wire 33 connects the lead terminal 24 and the electrode 13c and the thin metal wire 34 connects the lead terminal 25 and the electrode 13d.

보호층(40)은, GaAs 기판(11)의 전극(13a 내지 13d)이 설치되어 있는 면과는 반대측의 면측을 덮고 있다. 보호층(40)은, GaAs 기판(11)을 보호가능한 것이라면 특별히 한정은 없고, 도체, 절연체, 또는 반도체 중 적어도 어느 하나를 포함하고 있어도 된다. 즉, 보호층(40)은, 도체, 절연체 또는 반도체 중 어느 하나를 포함하는 막이어도 되고, 이들 중 2개 이상을 포함하는 막이어도 된다. 도체로서는, 예를 들어 은 페이스트 등의 도전성 수지 등이 생각된다. 절연체로서는, 예를 들어 에폭시계의 열경화형 수지와, 필러로서 실리카(SiO2)를 포함하는 절연 페이스트, 질화규소, 이산화규소 등이 생각된다. 반도체로서는, 예를 들어 Si 기판이나 Ge 기판 등의 접합이 생각된다. 단, 누설 전류 방지의 관점에서, 보호층(40)은 절연체인 것이 바람직하다. 보호층(40)을 절연체를 포함하는 막으로 함으로써, 보호층(40)과 GaAs 기판(11)의 양쪽에서 누설 전류를 방지하는 것이 가능해진다. 또한, 보호층(40)은 적층 구조여도 된다. 단, 리드 프레임 등의 GaAs홀 소자(10)를 지지하기 위한 금속제의 아일랜드는 보호층(40)에는 포함되지 않는다.The protective layer 40 covers the surface side of the GaAs substrate 11 opposite to the surface on which the electrodes 13a to 13d are provided. The protective layer 40 is not particularly limited as long as it can protect the GaAs substrate 11, and may include at least one of a conductor, an insulator, and a semiconductor. That is, the protective layer 40 may be a film containing any one of a conductor, an insulator and a semiconductor, or a film containing two or more of them. As the conductor, for example, a conductive resin such as silver paste may be used. As the insulator, for example, an epoxy-based thermosetting resin and an insulating paste containing silica (SiO 2 ) as a filler, silicon nitride, silicon dioxide and the like are conceivable. As the semiconductor, for example, bonding of a Si substrate or a Ge substrate can be considered. However, from the viewpoint of preventing leakage current, the protective layer 40 is preferably an insulator. By making the protective layer 40 a film containing an insulator, it becomes possible to prevent a leakage current from both the protective layer 40 and the GaAs substrate 11. Further, the protective layer 40 may have a laminated structure. However, the island of the metal for supporting the GaAs Hall element 10 such as the lead frame is not included in the protection layer 40.

몰드 부재(50)는, GaAs홀 소자(10)와, 리드 단자(20)와, 금속 세선(31 내지 34)을 몰드하고 있다. 바꿔 말하면, 몰드 부재(50)는 GaAs홀 소자(10)와, 리드 단자(20) 중 적어도 표면측(즉, 금속 세선과 접속하는 측의 면)과 금속 세선(31 내지 34)을 덮어 보호(즉, 수지 밀봉)하고 있다. 몰드 부재(50)는, 예를 들어 에폭시계의 열경화형 수지를 포함하고, 리플로우시의 고열에 견딜 수 있도록 되어 있다.The mold member 50 molds the GaAs Hall element 10, the lead terminal 20 and the thin metal wires 31 to 34. [ In other words, the mold member 50 covers the GaAs Hall element 10, at least the front surface side (that is, the side connected to the metal thin wire) and the thin metal wires 31 to 34 among the lead terminals 20, That is, resin sealing). The mold member 50 includes, for example, an epoxy thermosetting resin and is capable of withstanding the high temperature during reflow.

도 1의 (a) 및 (c)에 도시한 바와 같이, 홀 센서(100)의 저면측(즉, 배선 기판에 실장하는 측)에서는, 각 리드 단자(22 내지 25)의 제1 면(예를 들어, 이면)의 적어도 일부와, 보호층(40)의 적어도 일부가, 몰드 부재(50)의 동일한 면(예를 들어, 이면)으로부터 각각 노출되어 있다. 여기서, 각 리드 단자(22 내지 25)의 제1 면은, 각 리드 단자(22 내지 25)가 각각 갖는 복수의 면 중, 금속 세선(31 내지 34)과 접속하고 있는 면과는 반대측의 면이다.1 (a) and 1 (c), on the bottom surface side (that is, the side mounted on the wiring board) of the Hall sensor 100, At least a part of the protective layer 40 and at least a part of the protective layer 40 are exposed from the same side (for example, the back side) of the mold member 50, respectively. The first surface of each of the lead terminals 22 to 25 is a surface opposite to a surface connected to the metal thin lines 31 to 34 among a plurality of surfaces each of which each of the lead terminals 22 to 25 has .

또한, 외장 도금층(60)은 몰드 부재(50)로부터 노출되어 있는 리드 단자(22 내지 25)의 이면에 형성되어 있다. 외장 도금층(60)은, 예를 들어 주석(Sn) 등을 포함한다.The outer plating layer 60 is formed on the back surface of the lead terminals 22 to 25 exposed from the mold member 50. [ The outer plating layer 60 includes, for example, tin (Sn) or the like.

(동작)(action)

상기의 홀 센서(100)를 이용해 자기(자계)를 검출하는 경우, 예를 들어 리드 단자(22)를 전원 전위(＋)에 접속함과 함께, 리드 단자(24)를 접지 전위(GND)에 접속하여, 리드 단자(22)로부터 리드 단자(24)에 전류를 흐르게한다. 그리고, 리드 단자(23, 25) 사이의 전위차 V1-V2(＝홀 출력 전압 VH)를 측정한다. 홀 출력 전압 VH의 크기로부터 자계의 크기를 검출하고, 홀 출력 전압 VH의 정부로부터 자계의 방향을 검출한다.For example, the lead terminal 22 is connected to the power supply potential (+) and the lead terminal 24 is connected to the ground potential GND And the current flows from the lead terminal 22 to the lead terminal 24. [ Then, the potential difference V1-V2 (= Hall output voltage VH) between the lead terminals 23 and 25 is measured. The magnitude of the magnetic field is detected from the magnitude of the Hall output voltage VH and the direction of the magnetic field is detected from the boundary of the Hall output voltage VH.

즉, 리드 단자(22)는 GaAs홀 소자(10)에 소정 전압을 공급하는 전원용 리드 단자이다. 리드 단자(24)는 GaAs홀 소자(10)에 접지 전위를 공급하는 접지용 리드 단자이다. 리드 단자(23, 25)는 GaAs홀 소자(10)의 홀 기전력 신호를 취출하는 신호 취출용 리드 단자이다.That is, the lead terminal 22 is a power supply lead terminal for supplying a predetermined voltage to the GaAs Hall element 10. The lead terminal 24 is a ground lead terminal for supplying a ground potential to the GaAs Hall element 10. The lead terminals 23 and 25 are signal lead-out lead terminals for extracting Hall electromotive force signals of the GaAs Hall element 10. [

(제조 방법)(Manufacturing method)

본 발명의 실시 형태에 관한 홀 센서의 제조 방법은, 기재의 한쪽의 면에 복수의 리드 단자가 형성된 리드 프레임을 준비하는 공정과, 기재의 한쪽의 면의 복수의 리드 단자로 둘러싸이는 영역에, 보호층을 갖는 GaAs홀 소자를 적재하는 공정과, GaAs홀 소자가 갖는 복수의 전극부와 복수의 리드 단자를 복수의 도전성 접속 부재로 각각 전기적으로 접속하는 공정과, 기재의 GaAs홀 소자가 적재된 면측을 몰드 부재로 몰드하는 공정과, 몰드 부재 및 보호층으로부터 기재를 분리하는 공정을 구비하고, 기재를 분리하는 공정에서는, 보호층과 복수의 리드 단자를 몰드 부재로부터 노출시킨다. 또한, 보호층을 갖는 GaAs홀 소자라 함은, GaAs 기판의 복수의 전극부가 설치되어 있는 면과는 반대측의 면측에 보호층이 설치되어 있는 GaAs홀 소자이다.A method of manufacturing a hall sensor according to an embodiment of the present invention includes the steps of preparing a lead frame having a plurality of lead terminals formed on one surface of a base material; A step of electrically connecting a plurality of electrode portions of the GaAs Hall element and a plurality of lead terminals to a plurality of conductive connecting members; And a step of separating the substrate from the mold member and the protective layer. In the step of separating the substrate, the protective layer and the plurality of lead terminals are exposed from the mold member. The GaAs hole having a protective layer is a GaAs hole element having a protective layer provided on a surface side opposite to a surface on which a plurality of electrode portions of a GaAs substrate are provided.

도 3의 (a) 내지 (e) 및 도 4의 (a) 내지 (d)는, 홀 센서(100)의 제조 방법을 나타내는 공정순을 도시하는 평면도와 단면도이다. 또한, 도 3의 (a) 내지 (e)에 있어서, 다이싱의 블레이드 폭(즉, 커프폭)의 도시는 생략하고 있다.3 (a) to 3 (e) and 4 (a) to 4 (d) are a plan view and a sectional view showing the order of steps showing the manufacturing method of the Hall sensor 100. FIG. 3 (a) to 3 (e), the dicing blade width (i.e., cuff width) is not shown.

도 3의 (a)에 도시한 바와 같이, 먼저, 전술한 리드 단자가 형성된 리드 프레임(120)을 준비한다. 이 리드 프레임(120)은 도 1의 (b)에 도시한 리드 단자(20)가 평면에서 보아 세로 방향 및 가로 방향으로 복수 연결되어 있는 기판이다.As shown in Fig. 3 (a), first, the lead frame 120 having the lead terminals described above is prepared. This lead frame 120 is a substrate in which a plurality of lead terminals 20 shown in FIG. 1 (b) are connected in a longitudinal direction and a transverse direction as seen from a plane.

다음에, 도 3의 (b)에 도시한 바와 같이, 리드 프레임(120)의 이면측에, 예를 들어 기재로서 내열성 필름(80)의 한쪽의 면을 부착한다. 이 내열성 필름(80)의 한쪽의 면에는 예를 들어 절연성의 점착층이 도포되어 있다. 점착층은, 그 성분으로서, 예를 들어 실리콘 수지가 베이스로 되어 있다. 이 점착층에 의해, 내열성 필름(80)에 리드 프레임(120)을 부착하기 쉽게되어 있다. 리드 프레임(120)의 이면측에 내열성 필름(80)을 부착함으로써, 리드 프레임(120)이 관통하고 있는 관통 영역을, 이면측으로부터 내열성 필름(80)으로 막은 상태로 된다.Next, as shown in Fig. 3 (b), one surface of the heat resistant film 80 is attached to the back surface of the lead frame 120, for example, as a base. On one side of the heat-resistant film 80, for example, an insulating adhesive layer is applied. The adhesive layer is, for example, a silicone resin as a base. The lead frame 120 is easily attached to the heat resistant film 80 by the adhesive layer. The heat resistant film 80 is attached to the back side of the lead frame 120 so that the through region through which the lead frame 120 penetrates is covered with the heat resistant film 80 from the back side.

또한, 기재인 내열성 필름(80)으로서는, 점착성을 가짐과 함께, 내열성을 갖는 수지제의 테이프가 이용되는 것이 바람직하다.As the heat-resistant film 80 as a substrate, it is preferable that a resin-made tape having adhesiveness and heat resistance is used.

점착성에 대해서는, 점착층의 점착물의 두께가 더 얇은 쪽이 바람직하다. 또한, 내열성에 대해서는, 약 150℃ 내지 200℃의 온도에 견디는 것을 필요로 한다. 이와 같은 내열성 필름(80)으로서, 예를 들어 폴리이미드 테이프를 이용할 수 있다. 폴리이미드 테이프는 약 280℃에 견디는 내열성을 갖고 있다. 이와 같은 높은 내열성을 갖는 폴리이미드 테이프는, 이후에 몰드나 와이어 본딩시에 가해지는 고열에도 견디는 것이 가능하다. 또한, 내열성 필름(80)으로서는, 폴리이미드 테이프 이외에, 이하의 테이프를 이용하는 것도 가능하다.As for the tackiness, it is preferable that the thickness of the adhesive of the adhesive layer is thinner. Further, regarding the heat resistance, it is necessary to withstand a temperature of about 150 ° C to 200 ° C. As such a heat resistant film 80, for example, a polyimide tape can be used. The polyimide tape has heat resistance to withstand about 280 占 폚. Such a polyimide tape having high heat resistance can withstand the high heat applied in the subsequent molding or wire bonding. As the heat resistant film 80, the following tape may be used in addition to the polyimide tape.

· 폴리에스테르 테이프 내열 온도 약 130℃(단, 사용 조건에 따라 내열 온도는 약 200℃에까지 달한다)· Polyester tape heat-resistant temperature about 130 ° C (depending on the use conditions, heat-resistant temperature reaches up to about 200 ° C)

· 테플론(등록상표) 테이프 내열 온도 : 약 180℃· Teflon (registered trademark) tape Heat resistance temperature: about 180 ° C

· PPS(폴리페닐렌설파이드) 내열 온도 : 약 160℃· PPS (polyphenylene sulfide) Heat resistance temperature: about 160 ℃

· 유리 섬유 내열 온도 : 약 200℃· Glass fiber heat-resistant temperature: about 200 ℃

· 노메크페이퍼 내열 온도 : 약 150℃ 내지 200℃· Nomek paper Heat resistance temperature: about 150 ° C to 200 ° C

· 그 밖에, 아라미드, 크레이프지를 내열성 필름(80)으로서 이용할 수 있다.In addition, aramid and crepe paper can be used as the heat resistant film 80.

다음에, 도 3의 (c)에 도시한 바와 같이, 내열성 필름(80)의 점착층을 갖는 면 중, 리드 단자(22 내지 25)로 둘러싸인 영역에, 보호층(40)을 갖는 GaAs홀 소자(10)를 적재한다(즉, 다이 본딩을 행한다). 여기서는, 보호층(40)을 내열성 필름(80)의 점착층을 갖는 면에 대향시켜 다이 본딩을 행한다.Next, as shown in Fig. 3 (c), a GaAs Hall element having a protective layer 40 is formed in a region surrounded by the lead terminals 22 to 25 among the surfaces having the adhesive layer of the heat resistant film 80, (That is, die bonding is performed). Here, the protective layer 40 is made to face the surface having the adhesive layer of the heat resistant film 80 by die bonding.

다음에, 도 3의 (d)에 도시한 바와 같이, 금속 세선(31 내지 34)의 일단부를 각 리드 단자(22 내지 25)에 각각 접속하고, 금속 세선(31 내지 34)의 타단부를 전극(13a 내지 13d)에 각각 접속한다(즉, 와이어 본딩을 행한다). 그리고, 도 3의 (e)에 도시한 바와 같이, 몰드 부재(50)를 형성한다(즉, 수지 몰드를 행한다). 이 수지 몰드는 예를 들어 트랜스퍼 몰드 기술을 이용해서 행한다.Next, as shown in Fig. 3 (d), one ends of the metal thin wires 31 to 34 are connected to the lead terminals 22 to 25, respectively, and the other ends of the metal thin wires 31 to 34 are connected to the electrodes (I.e., wire bonding is performed). Then, as shown in Fig. 3 (e), the mold member 50 is formed (that is, resin mold is performed). This resin mold is carried out using, for example, a transfer mold technique.

예를 들어, 도 4의 (a)에 도시한 바와 같이, 하부 금형(91)과 상부 금형(92)을 구비하는 몰드 금형(90)을 준비하고, 이 몰드 금형(90)의 캐비티 내에 와이어 본딩 후의 리드 프레임(120)을 배치한다. 이어서, 캐비티 내이며, 내열성 필름(80)의 점착층을 갖는 면(즉, 리드 프레임(120)과 접착하고 있는 면)의 측에 가열하여 용융한 몰드 부재(50)를 주입하여 충전한다. 이에 의해, GaAs홀 소자(10)와, 리드 프레임(120)과, 금속 세선(31 내지 34)을 몰드한다. 즉, GaAs홀 소자(10)와, 리드 프레임(120)의 적어도 표면측과, 금속 세선(31 내지 34)을 몰드 부재(50)로 덮어 보호한다. 몰드 부재(50)가 더욱 가열되어 경화되면, 상기 몰드 부재(50)를 몰드 금형으로부터 취출한다. 또한, 수지 밀봉 후는 임의의 공정으로, 몰드 부재(50)의 표면에 예를 들어 부호 등(도시하지 않음)을 마킹해도 된다.For example, as shown in Fig. 4 (a), a mold mold 90 having a lower mold 91 and an upper mold 92 is prepared, and wire bonding is performed in the cavity of the mold mold 90 The lead frame 120 is disposed. Subsequently, the molten mold member 50 is injected and filled into the side of the heat-resistant film 80 having the adhesive layer (that is, the side bonded to the lead frame 120) in the cavity. Thus, the GaAs Hall element 10, the lead frame 120, and the metal thin lines 31 to 34 are molded. That is, the GaAs Hall element 10, at least the surface side of the lead frame 120, and the metal thin lines 31 to 34 are covered and protected by the mold member 50. When the mold member 50 is further heated and hardened, the mold member 50 is taken out from the mold metal mold. After the resin sealing, the surface of the mold member 50 may be marked with, for example, a mark (not shown) by an optional step.

다음에, 도 4의 (b)에 도시한 바와 같이, 몰드 부재(50)로부터 내열성 필름(80)을 박리한다. 이에 의해, 몰드 부재(50)로부터 GaAs홀 소자(10)의 보호층(40)을 노출시킨다. 그리고 도 4의 (c)에 도시한 바와 같이, 리드 프레임(120)의 몰드 부재(50)로부터 노출되어 있는 면(적어도, 각 리드 단자(22 내지 25)의 몰드 부재(50)로부터 노출되어 있는 이면)에 외장 도금을 실시하여, 외장 도금층(60)을 형성한다.Next, as shown in Fig. 4 (b), the heat resistant film 80 is peeled from the mold member 50. Next, as shown in Fig. Thus, the protective layer 40 of the GaAs Hall element 10 is exposed from the mold member 50. 4 (c), the surface exposed from the mold member 50 of the lead frame 120 (at least the surface exposed from the mold member 50 of each of the lead terminals 22 to 25 The outer plating layer 60 is formed.

다음에, 도 4의 (d)에 도시한 바와 같이, 몰드 부재(50)의 상면(즉, 홀 센서(100)의 외장 도금층(60)을 갖는 면의 반대측의 면)에 다이싱 테이프(93)를 부착한다. 그리고, 예를 들어 도 3의 (e)에 도시한 가상 2점 쇄선을 따라, 리드 프레임(120)에 대하여 블레이드를 상대적으로 이동시키고, 몰드 부재(50) 및 리드 프레임(120)을 절단한다(즉, 다이싱을 행한다). 즉, 몰드 부재(50) 및 리드 프레임(120)을 복수의 GaAs홀 소자(10)의 각각마다 다이싱해서 개편화한다. 도 4의 (d)에 도시한 바와 같이, 다이싱된 리드 프레임은 리드 단자(20)로 된다.4 (d), a dicing tape 93 (hereinafter referred to as " dicing tape ") is formed on the upper surface of the mold member 50 (that is, the surface opposite to the surface having the external plating layer 60 of the hole sensor 100) ). Then, the blade is relatively moved with respect to the lead frame 120 along the virtual two-dot chain line shown in Fig. 3 (e), for example, and the mold member 50 and the lead frame 120 are cut That is, dicing is performed). That is, the mold member 50 and the lead frame 120 are individually diced into individual pieces of the plurality of GaAs Hall elements 10. As shown in Fig. 4 (d), the diced lead frame becomes the lead terminal 20.

이상의 공정을 거쳐, 도 1의 (a) 내지 (d)에 도시한 홀 센서(100)가 완성된다.Through the above steps, the Hall sensor 100 shown in Figs. 1 (a) to 1 (d) is completed.

도 5는 본 발명의 실시 형태에 관한 홀 센서 장치(200)의 구성예를 도시하는 단면도이다. 홀 센서(100)가 완성된 후는 예를 들어 도 5에 도시한 바와 같이 배선 기판(250)을 준비하고, 이 배선 기판(250)의 한쪽의 면에 홀 센서(100)를 실장한다. 이 실장 공정에서는, 예를 들어 각 리드 단자(22 내지 25) 중, 몰드 부재(50)로부터 노출되고, 또한 외장 도금층(60)으로 덮여 있는 이면을, 땜납(70)을 개재해서 배선 기판(250)의 배선 패턴(251)에 접속한다. 이 납땜은, 예를 들어 리플로우 방식으로 행할 수 있다.5 is a cross-sectional view showing a configuration example of the hall sensor device 200 according to the embodiment of the present invention. After the hole sensor 100 is completed, for example, a wiring board 250 is prepared as shown in FIG. 5, and the Hall sensor 100 is mounted on one surface of the wiring board 250. In this mounting step, for example, the back surface of each of the lead terminals 22 to 25, which is exposed from the mold member 50 and is covered with the outer plating layer 60, is soldered to the wiring board 250 The wiring pattern 251 of FIG. This soldering can be performed by, for example, a reflow method.

리플로우 방식은, 배선 기판(251) 상에 땜납 페이스트를 도포(즉, 인쇄)하고, 그 위에 외장 도금층(60)이 겹치도록 배선 기판(250) 상에 홀 센서(100)를 배치하고, 이 상태에서 땜납 페이스트에 열을 가해 땜납을 녹이는 방법이다. 실장 공정을 거쳐, 도 5에 도시한 바와 같이, 홀 센서(100)와, 홀 센서(100)가 설치되는 배선 기판(250)과, 홀 센서(100)의 각 리드 단자(22 내지 25)를 배선 기판(250)의 배선 패턴(251)에 전기적으로 접속하는 땜납(70)을 구비한 홀 센서 장치(200)가 완성된다.In the reflow method, a solder paste is applied (that is, printed) on a wiring board 251, a hall sensor 100 is disposed on the wiring board 250 so that the exterior plating layer 60 overlaps the solder paste, The solder paste is melted by applying heat to the solder paste. 5, the Hall sensor 100, the wiring board 250 on which the Hall sensor 100 is mounted, and the lead terminals 22 to 25 of the hall sensor 100 are connected to each other through a mounting process, The hole sensor device 200 having the solder 70 electrically connected to the wiring pattern 251 of the wiring board 250 is completed.

(실시 형태의 효과)(Effect of Embodiment)

본 발명의 실시 형태는 이하의 효과를 발휘한다.The embodiment of the present invention exerts the following effects.

아일랜드리스 구조의 홀 센서(100)에 있어서, GaAs홀 소자의 기판에 저항률이 5.0×107Ω·㎝ 이상의 고저항의 GaAs 기판을 이용하고 있다. 이에 의해, 홀 센서(100)를 배선 기판(250)에 설치할 때에, 예를 들어 전원 전위에 접속되는 리드 단자(즉, 전원 단자)(22) 아래로부터 GaAs홀 소자(10)의 하방까지 땜납(70)이 밀려 나온 경우에 흐르는 누설 전류의 증대를 억제할 수 있다. 즉, 예를 들어 도 6에 도시한 바와 같이, 전원 단자(22)→금속 세선(31)→전극(13a)→감자부(12)→전극(13c)→금속 세선(33)→리드 단자(24)의 방향으로 전류를 흐르게 한 경우에, 홀 소자(10)의 두께가 얇은 경우는, 전원 단자(22)→땜납(70)→홀 소자(10)→금속 세선(33)→리드 단자(24)의 경로에서 누설 전류가 흐르기 쉬워진다. 그러나, 본 발명의 실시 형태는, GaAs홀 소자의 기판에 고저항의 GaAs 기판을 이용하고 있으므로, 이 누설 전류의 증대를 방지할 수 있다.In the hall sensor 100 of the island-less structure, a GaAs substrate having a high resistivity of 5.0 x 10 < 7 > OMEGA .cm or more is used as the substrate of the GaAs Hall element. Thus, when the Hall sensor 100 is mounted on the wiring board 250, for example, solder (not shown) from below the lead terminal (i.e., power supply terminal) 22 connected to the power source potential to below the GaAs Hall element 10 It is possible to suppress the increase of the leakage current flowing when the electrodes 70 are pushed out. For example, as shown in FIG. 6, the power source terminal 22, the metal wire 31, the electrode 13a, the potentiometer 12, the electrode 13c, the metal wire 33, 24, the thickness of the Hall element 10 is small, the power source terminal 22, the solder 70, the Hall element 10, the metal thin line 33, the lead terminal 24). However, in the embodiment of the present invention, since a GaAs substrate of high resistance is used for the substrate of the GaAs Hall element, the leakage current can be prevented from increasing.

본 발명의 실시 형태는, 누설 전류가 흐르기 쉬워지는 GaAs홀 소자의 기판이 0.1㎜ 이하에 있어서 특히 적합하게 이용할 수 있다. 아일랜드리스 구조의 홀 센서에 있어서 GaAs홀 소자를 소형 박형화한 경우에도, 누설 전류의 증대를 방지할 수 있다.The embodiment of the present invention can be particularly suitably used because the substrate of the GaAs Hall element in which leakage current easily flows is 0.1 mm or less. It is possible to prevent an increase in leakage current even when the GaAs Hall element is reduced in size in the hall sensor of the island-less structure.

<기타><Others>

본 발명은, 이상으로 기재한 각 실시 형태에 한정될 수 있는 것이 아니다. 당업자의 지식에 기초하여 각 실시 형태에 설계의 변경 등을 가하는 것이 가능하고, 그러한 변경 등을 가한 형태도 본 발명의 범위에 포함된다.The present invention is not limited to the embodiments described above. It is possible to apply a design change to each embodiment based on knowledge of a person skilled in the art, and a form in which such change is applied is included in the scope of the present invention.

10 : GaAs홀 소자
11 : GaAs 기판
12 : 감자부
13a 내지 13d : 전극(복수의 전극부의 일례)
20 : 리드 단자
22 : 리드 단자(예를 들어, 전원 단자)
23, 25 : 리드 단자
24 : 리드 단자(예를 들어, 접지 단자)
31 내지 34 : 금속 세선
13a 내지 13d : 전극
40 : 보호층
50 : 몰드 부재
60 : 도금층
70 : 땜납
80 : 내열성 필름
90 : 몰드 금형
91 : 하부 금형
92 : 상부 금형
93 : 다이싱 테이프
100, 200 : 홀 센서
120 : 리드 프레임
150 : 배선 기판
250 : 배선 기판
251 : 배선 패턴10: GaAs Hall element
11: GaAs substrate
12: Potato section
13a to 13d: electrodes (an example of a plurality of electrode portions)
20: Lead terminal
22: Lead terminal (for example, power terminal)
23, 25: Lead terminal
24: lead terminal (for example, ground terminal)
31 to 34: Metal thin wire
13a to 13d:
40: Protective layer
50: mold member
60: Plating layer
70: solder
80: Heat resistant film
90: Mold mold
91: Lower mold
92: upper mold
93: Dicing tape
100, 200: hall sensor
120: Lead frame
150: wiring board
250: wiring board
251: wiring pattern

Claims (6)

GaAs 기판과, 상기 GaAs 기판 상에 설치된 감자부와, 상기 GaAs 기판 상에 설치된 복수의 전극부와, 상기 GaAs 기판의 상기 복수의 전극부가 설치되어 있는 면과는 반대측의 면측에 설치된 보호층을 갖는 GaAs홀 소자와,
상기 GaAs홀 소자의 주위에 배치된 복수의 리드 단자와,
상기 복수의 전극부와 상기 복수의 리드 단자를 각각 전기적으로 접속하는 도전성 접속 부재와,
상기 GaAs홀 소자와 상기 복수의 리드 단자와 상기 도전성 접속 부재를 몰드하는 몰드 부재를 구비하고,
상기 복수의 리드 단자가 갖는 복수의 면 중, 상기 도전성 접속 부재와 접속하고 있는 면과는 반대측의 면을 상기 복수의 리드 단자의 제1 면으로 했을 때, 상기 보호층 및 상기 복수의 리드 단자의 상기 제1 면은, 상기 몰드 부재의 동일한 면으로부터 노출되어 있고,
상기 GaAs 기판의 저항률은 5.0×107Ω·㎝ 이상인 홀 센서A GaAs substrate, a potentiometer part provided on the GaAs substrate, a plurality of electrode parts provided on the GaAs substrate, and a protective layer provided on a surface of the GaAs substrate opposite to the surface on which the plurality of electrode parts are provided A GaAs Hall element,
A plurality of lead terminals disposed around the GaAs Hall element,
A conductive connecting member for electrically connecting the plurality of electrode portions and the plurality of lead terminals,
And a mold member for molding the GaAs Hall element, the plurality of lead terminals, and the conductive connecting member,
And a surface of the plurality of lead terminals opposite to the surface connected to the conductive connecting member is a first surface of the plurality of lead terminals, the surface of the protective layer and the plurality of lead terminals Wherein the first surface is exposed from the same side of the mold member,
The resistivity of the GaAs substrate is 5.0 x 10 &lt; 7 &gt; 제1항에 있어서, 상기 GaAs 기판 중의 억셉터형 불순물의 농도는 1.5×1015atoms·㎝-3 이상 1.0×1016atoms·㎝-3 이하인 홀 센서.The Hall sensor according to claim 1, wherein the concentration of the acceptor-type impurity in the GaAs substrate is 1.5 x 10 15 atoms cm -3 to 1.0 x 10 16 atoms cm -3 . 제2항에 있어서, 상기 억셉터형 불순물은 탄소인 홀 센서.3. The Hall sensor according to claim 2, wherein the acceptor-type impurity is carbon. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 보호층은 절연체를 포함하는 홀 센서.4. The Hall sensor according to any one of claims 1 to 3, wherein the protective layer comprises an insulator. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 GaAs 기판의 두께는 0.1㎜ 이하인 홀 센서.The Hall sensor according to any one of claims 1 to 3, wherein the thickness of the GaAs substrate is 0.1 mm or less. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 GaAs 기판의 저항률은 1.0×109Ω·㎝ 이하인 홀 센서.4. The Hall sensor according to any one of claims 1 to 3, wherein the resistivity of the GaAs substrate is 1.0 x 10 &lt; 9 &gt;
KR1020150081913A 2014-06-17 2015-06-10 Hall sensor KR101614251B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2014-124651 2014-06-17
JP2014124651 2014-06-17
JPJP-P-2015-049786 2015-03-12
JP2015049786A JP6110886B2 (en) 2014-06-17 2015-03-12 Hall sensor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160044139A Division KR20160046325A (en) 2014-06-17 2016-04-11 Hall sensor

Publications (2)

Publication Number Publication Date
KR20150144699A true KR20150144699A (en) 2015-12-28
KR101614251B1 KR101614251B1 (en) 2016-04-20

Family

ID=55266192

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150081913A KR101614251B1 (en) 2014-06-17 2015-06-10 Hall sensor
KR1020160044139A KR20160046325A (en) 2014-06-17 2016-04-11 Hall sensor

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020160044139A KR20160046325A (en) 2014-06-17 2016-04-11 Hall sensor

Country Status (3)

Country Link
JP (3) JP6110886B2 (en)
KR (2) KR101614251B1 (en)
TW (1) TW201601361A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224750A (en) * 2016-06-16 2017-12-21 ローム株式会社 Semiconductor device and method of manufacturing the same
JP2017228559A (en) * 2016-06-20 2017-12-28 ローム株式会社 Semiconductor device and method of manufacturing the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6899244B2 (en) * 2016-04-20 2021-07-07 ローム株式会社 Semiconductor device
JP6864440B2 (en) * 2016-06-15 2021-04-28 ローム株式会社 Semiconductor device
JP6986385B2 (en) * 2016-08-22 2021-12-22 ローム株式会社 Semiconductor device, mounting structure of semiconductor device
KR102000348B1 (en) * 2016-09-28 2019-07-15 아사히 가세이 일렉트로닉스 가부시끼가이샤 Magnetic sensor
JP2018066722A (en) * 2016-10-14 2018-04-26 旭化成エレクトロニクス株式会社 Semiconductor device
JP2018163908A (en) * 2017-03-24 2018-10-18 旭化成エレクトロニクス株式会社 Semiconductor device
JP2021042963A (en) * 2019-09-06 2021-03-18 株式会社デンソー Production method of physical quantity sensor
CN111261595A (en) * 2020-01-20 2020-06-09 上海艾为电子技术股份有限公司 Base-island-free frame packaging structure and preparation method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197386A (en) 2012-03-21 2013-09-30 Asahi Kasei Electronics Co Ltd Hall element

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124273A (en) * 1987-11-10 1989-05-17 Asahi Chem Ind Co Ltd Mounting structure of magnetoelectric transducer
JPH0291590A (en) * 1988-09-29 1990-03-30 Asahi Chem Ind Co Ltd Lead for magneto-electric converting element
JP2849100B2 (en) * 1988-12-23 1999-01-20 旭化成工業株式会社 Magnetoelectric conversion element and method of manufacturing the same
JPH06318547A (en) * 1993-05-06 1994-11-15 Hitachi Cable Ltd Compound semiconductor epitaxial wafer
JPH08102563A (en) * 1994-08-02 1996-04-16 Toshiba Corp Semiconductor hall element
JP3567500B2 (en) * 1994-09-30 2004-09-22 昭和電工株式会社 Hall element
JP2967780B1 (en) * 1998-09-28 1999-10-25 住友電気工業株式会社 GaAs single crystal substrate and epitaxial wafer using the same
JP2005123383A (en) * 2003-10-16 2005-05-12 Asahi Kasei Electronics Co Ltd Electromagnetic transducer element
JP2005294443A (en) * 2004-03-31 2005-10-20 Sony Corp Semiconductor device and its manufacturing method
JP2007263951A (en) * 2006-02-14 2007-10-11 Murata Mfg Co Ltd Magnetic sensor
JP5044489B2 (en) 2007-08-28 2012-10-10 日本碍子株式会社 Hall element, Hall IC, and method of manufacturing Hall element
JP6105898B2 (en) * 2012-10-26 2017-03-29 旭化成エレクトロニクス株式会社 Magnetic sensor and manufacturing method thereof
JP5676826B2 (en) * 2012-12-14 2015-02-25 旭化成エレクトロニクス株式会社 Manufacturing method of magnetic sensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197386A (en) 2012-03-21 2013-09-30 Asahi Kasei Electronics Co Ltd Hall element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224750A (en) * 2016-06-16 2017-12-21 ローム株式会社 Semiconductor device and method of manufacturing the same
JP2017228559A (en) * 2016-06-20 2017-12-28 ローム株式会社 Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20160046325A (en) 2016-04-28
JP6110886B2 (en) 2017-04-05
TWI562415B (en) 2016-12-11
JP2016021549A (en) 2016-02-04
JP2018137470A (en) 2018-08-30
KR101614251B1 (en) 2016-04-20
JP6325142B2 (en) 2018-05-16
JP6480622B2 (en) 2019-03-13
TW201601361A (en) 2016-01-01
JP2017120927A (en) 2017-07-06

Similar Documents

Publication Publication Date Title
KR101614251B1 (en) Hall sensor
TWI543417B (en) Magnetic sensor and magnetic sensor device, magnetic sensor manufacturing method
CN107195772B (en) Hall sensor
JPH01503184A (en) integrated circuit device package
KR101481368B1 (en) Magnetic sensor
KR101868760B1 (en) Hall sensor manufacturing method, hall sensor, and lens module
JP6353287B2 (en) Hall sensor
JP6392882B2 (en) Hall sensor and lens module
JP6744149B2 (en) Semiconductor device and manufacturing method thereof
JPH06261448A (en) Protector for communication equipment
JP6553416B2 (en) Hall sensor
JP6654386B2 (en) Hall sensor
JP6608666B2 (en) Hall element, Hall sensor, lens module
CN108028314B (en) Hall element, Hall sensor and lens module
CN104170109B (en) Magnetic Sensor and magnet sensor arrangement

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 4