JP2018163908A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2018163908A JP2018163908A JP2017058678A JP2017058678A JP2018163908A JP 2018163908 A JP2018163908 A JP 2018163908A JP 2017058678 A JP2017058678 A JP 2017058678A JP 2017058678 A JP2017058678 A JP 2017058678A JP 2018163908 A JP2018163908 A JP 2018163908A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- sealing body
- semiconductor device
- lead
- lead terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Landscapes
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
この発明は半導体装置に関する。 The present invention relates to a semiconductor device.
近年、電子機器の小型化に伴い、電子部品の小型・薄型化が進展している。その中で、センサなどの半導体装置では、SON(Small Outline Non-leaded Package)やQFN(Quad flat no lead package)と称されるノンリードタイプのパッケージが採用されている。
SONやQFNによるパッケージの製造方法(特許文献1などを参照)では、先ず、リードフレーム上の複数位置に複数の素子を搭載した後、合成樹脂で複数の素子を含むリードフレーム全体を一括して封止する。次に、ダイシングブレードにより、合成樹脂を含む材料で形成される封止体とリードフレームを一体に切断して個片化することで、一つの素子と複数のリード端子とを含む半導体装置を、複数個得る。
In recent years, with the miniaturization of electronic devices, electronic components have become smaller and thinner. Among them, semiconductor devices such as sensors employ non-lead type packages called SON (Small Outline Non-leaded Package) and QFN (Quad flat no lead package).
In a package manufacturing method using SON or QFN (see Patent Document 1, etc.), first, a plurality of elements are mounted at a plurality of positions on a lead frame, and then the entire lead frame including the plurality of elements is collectively made of synthetic resin. Seal. Next, the dicing blade integrally cuts the sealing body formed of a material containing a synthetic resin and the lead frame into individual pieces, whereby a semiconductor device including one element and a plurality of lead terminals is obtained. Get multiple.
複数個の半導体装置は、例えば、リード端子の一面が封止体の一面から露出し、この露出面に外装メッキ層が形成された状態で得られる。そして、得られた半導体装置をプリント基板に実装する際に、リード端子の露出面が、外装メッキ層を介してプリント基板の配線パターン上に半田付けされる。つまり、上述の方法で得られた半導体装置の封止体は実装側の面である封止体底面を有し、リード端子は封止体端面から露出する端子底面を有する。 The plurality of semiconductor devices are obtained, for example, in a state where one surface of the lead terminal is exposed from one surface of the sealing body and an exterior plating layer is formed on the exposed surface. Then, when the obtained semiconductor device is mounted on the printed board, the exposed surface of the lead terminal is soldered onto the wiring pattern of the printed board through the exterior plating layer. That is, the sealing body of the semiconductor device obtained by the above method has a bottom surface of the sealing body that is a surface on the mounting side, and the lead terminal has a bottom surface of the terminal exposed from the end surface of the sealing body.
しかしながら、上述の方法で製造された半導体装置には、半導体装置の小型化に伴い、封止体端面から露出する端子底面の面積が小さくなると、半田付け面積が小さくなることに起因して実装強度が低下するという問題点がある。
この発明の課題は、端子底面の面積が小さい場合でも半田付けによる十分な実装強度が確保できるようにすることである。
However, in the semiconductor device manufactured by the above-described method, as the size of the semiconductor device is reduced, the soldering area is reduced when the area of the terminal bottom exposed from the end surface of the sealing body is reduced. There is a problem that it decreases.
An object of the present invention is to ensure sufficient mounting strength by soldering even when the area of the terminal bottom surface is small.
上記課題を解決するために、この発明の一態様の半導体装置は、下記の構成要件(1)〜(6)を有する。
(1)磁電変換機能を有し、複数の電極を備えた半導体素子を備えている。
(2)平面視で前記半導体素子の周囲に配置された複数のリード端子を備えている。
(3)半導体素子の複数の電極と複数のリード端子とを、それぞれ電気的に接続する複数の導体を備えている。
(4)封止体を備えている。この封止体は、半導体素子、リード端子、および複数の導体を封止する。この封止体は、実装側の面である封止体底面と、封止体底面の反面である封止体上面と、封止体底面の端部から封止体上面の端部に至る封止体側面と、を有する。
(5)複数のリード端子の少なくとも一つは、封止体底面から露出する端子底面、端子底面の反面である端子上面、および封止体側面から露出する端子外側面を有する。
(6)断面視で、端子外側面の少なくとも一部は、端子底面の端部より外側に張り出している。
In order to solve the above problems, a semiconductor device according to one embodiment of the present invention has the following structural requirements (1) to (6).
(1) A semiconductor element having a magnetoelectric conversion function and having a plurality of electrodes is provided.
(2) It has a plurality of lead terminals arranged around the semiconductor element in plan view.
(3) A plurality of conductors are provided for electrically connecting the plurality of electrodes of the semiconductor element and the plurality of lead terminals, respectively.
(4) A sealing body is provided. The sealing body seals the semiconductor element, the lead terminal, and the plurality of conductors. The sealing body includes a sealing body bottom surface that is a surface on the mounting side, a sealing body top surface that is opposite to the sealing body bottom surface, and a sealing member that extends from the end of the sealing body bottom to the end of the sealing body top surface. And a stationary body side surface.
(5) At least one of the plurality of lead terminals has a terminal bottom surface exposed from the bottom surface of the sealing body, a terminal top surface opposite to the terminal bottom surface, and a terminal outer surface exposed from the side surface of the sealing body.
(6) In sectional view, at least a part of the outer surface of the terminal protrudes outward from the end portion of the terminal bottom surface.
この発明の一態様の半導体装置は、端子底面の面積が小さい場合でも半田付けによる十分な実装強度が確保され易くなる。 In the semiconductor device of one embodiment of the present invention, sufficient mounting strength by soldering is easily ensured even when the area of the terminal bottom surface is small.
以下、この発明の実施形態について説明するが、この発明は以下に示す実施形態に限定されない。以下に示す実施形態では、この発明を実施するために技術的に好ましい限定がなされているが、この限定はこの発明の必須要件ではない。
なお、以下の説明で使用する図において、図示されている各部の寸法関係は、実際の寸法関係と異なる場合がある。
Hereinafter, although embodiment of this invention is described, this invention is not limited to embodiment shown below. In the embodiment described below, a technically preferable limitation is made for carrying out the present invention, but this limitation is not an essential requirement of the present invention.
Note that in the drawings used in the following description, the dimensional relationships of the respective parts illustrated may be different from the actual dimensional relationships.
〔第一実施形態〕
第一実施形態として、磁電変換機能を有する半導体素子としてホール素子を用いた磁気センサ(半導体装置)について説明する。
[構成]
図1および図2に示すように、この実施形態の磁気センサ100は、ホール素子10と、四個(複数)のリード端子21〜24と、四本(複数)の金属細線31〜34と、絶縁層40と、合成樹脂を含む材料で形成された封止体50と、外装メッキ層60とを有する。磁気センサ100は、ホール素子10を載置するためのアイランド部を有さない。つまり、磁気センサ100はアイランドレス構造を有する。なお、図1(a)では外装メッキ層60が省略されている。
[First embodiment]
As a first embodiment, a magnetic sensor (semiconductor device) using a Hall element as a semiconductor element having a magnetoelectric conversion function will be described.
[Constitution]
As shown in FIGS. 1 and 2, the
図1(a)に示すように、磁気センサ100は四角錐台の外観形状を有する。この四角錐台の内部に、ホール素子10と、リード端子21〜24と、金属細線31〜34と、絶縁層40が配置されている。封止体50をなす材料は、これらの部品と四角錐台をなす六個の面との間を埋めるとともに、六個の面を形成している。つまり、封止体50は、実装側の面である封止体底面51と、その反面である封止体上面52と、封止体底面51の端部から封止体上面52の端部に至る封止体第一側面53および封止体第二側面54を有する。
封止体底面51と封止体上面52は互いに平行な相似の長方形であり、封止体底面51は封止体上面52より面積が大きい。封止体第一側面53は、封止体底面51および封止体上面52をなす各長方形の長辺同士を接続する斜面である。封止体第二側面54は、封止体底面51および封止体上面52をなす各長方形の短辺同士を接続する斜面である。
As shown in FIG. 1A, the
The sealing
<ホール素子>
図1(b)に示すように、ホール素子10は、基板11上に形成された活性層(磁気感受部)12と、活性層12と電気的に接続された四個(複数)の電極13a〜13dとを有する。図1(b)では、封止体50の内部に存在するこれらの部品が実線で記載されている。
図1(b)および図2(b)に示すように、ホール素子10の基板11の平面形状は正方形である。基板11は、例えば、半絶縁性のガリウムヒ素(GaAs)を含む材料で形成されている。また、基板11としては、シリコン(Si)などを含む材料で形成された半導体基板や、フェライト基板などの磁気を収束する効果のある基板を用いることもできる。
活性層12は、例えば、インジウムアンチモン(InSb)やガリウムヒ素などの化合物半導体を含む材料で形成された薄膜である。
ホール素子10の厚さは、例えば100μm以下である。
<Hall element>
As illustrated in FIG. 1B, the
As shown in FIGS. 1B and 2B, the planar shape of the
The
The thickness of the
<リード端子>
リード端子21〜24は、磁気センサ100と外部との電気的接続を得るための端子である。図1(b)に示すように、リード端子21〜24は、平面視でホール素子10の周囲に配置されている。
図1および図2に示すように、リード端子21〜24は、封止体底面51と同一面内にある端子底面21a〜24aと、端子底面21a〜24aと平行でその反面である端子上面21b〜24bと、封止体第一側面53と同一面内にある端子第一外側面21c〜24cと、封止体第二側面54と同一面内にある端子第二外側面21d〜24dとを有する。また、リード端子21〜24は、ホール素子10側の面である内側面21e〜24eと、隣のリード端子との対向面21f〜24fとを有する。内側面21e〜24eおよび対向面21f〜24fは、端子底面21a〜24aに対して垂直な面である。
<Lead terminal>
The
As shown in FIGS. 1 and 2, the
つまり、リード端子21〜24は、直方体の四側面のうち接触する二側面が端子底面21a〜24aから端子上面21b〜24b側に向けて徐々に外側に張り出す斜面となった形状を有している。すなわち、端子外側面の全部(少なくとも一部)が、端子外側面の端子底面側の端部より外側に張り出している。リード端子21〜24において、その二側面(斜面)は端子第一外側面21c〜24cおよび端子第一外側面21c〜24cである。
端子第一外側面21c〜24cおよび端子第一外側面21c〜24cは、リード端子21〜24の厚さ方向全体で、端子底面21a〜24aから端子上面21b〜24b側に向けて徐々に外側に張り出して立ち上がる立ち上がり面となっている。端子第一外側面21c〜24cは、封止体第一側面53の斜面に沿った斜面である。端子第二外側面21d〜24dは、封止体第二側面54の斜面に沿った斜面である。すなわち、リード端子21〜24の立ち上がり面である端子第一外側面21c〜24cおよび端子第二外側面21d〜24dは平面である。
In other words, the
The terminal first
これにより、平面視で、端子第一外側面21c〜24cの端子底面21a〜24aを構成する辺(立ち上がり面である端子第一外側面21c〜24cの端子底面21a〜24a側の端部)H1は、端子第一外側面21c〜24cの端子上面21b〜24bを構成する辺(立ち上がり面である端子第一外側面21c〜24cの端子上面21b〜24b側の端部)H2より内側にある。また、平面視で、端子第二外側面21d〜24dの端子底面21a〜24aを構成する辺(立ち上がり面である端子第二外側面21d〜24dの端子底面21a〜24a側の端部)H3は、端子第二外側面21d〜24dの端子上面21b〜24bを構成する辺(立ち上がり面である端子第二外側面21d〜24dの端子上面21b〜24b側の端部)H4より内側にある。辺H1〜H4はリード端子23にのみ表示する。
Thereby, the side (end part by the side of the terminal
すなわち、端子底面21a〜24a、端子上面21b〜24b及び端子第一外側面21c〜24cを通る断面視で、端子第一外側面21c〜24cの全部(少なくとも一部)は、端子第一外側面21c〜24cの端子底面21a〜24a側の端部H1より外側に張り出している。端子底面21a〜24a、端子上面21b〜24b及び端子第一外側面21c〜24cを通る断面とは、図1(b)に示すV−V断面で示される、端子上面21b〜24bに垂直な断面である。また、「外側」とは、端子底面21a〜24a、端子上面21b〜24b及び端子第一外側面21c〜24cを通る断面視で、端子第一外側面21c〜24cに対して垂直方向又は垂直成分を有し封止体50内部から封止体50外部に向く方向をいう。
That is, in the cross-sectional view passing through the terminal bottom surfaces 21a to 24a, the terminal
また、端子底面21a〜24a、端子上面21b〜24b及び端子第二外側面21d〜24dを通る断面視で、端子第二外側面21d〜24dの全部(少なくとも一部)は、端子第二外側面21d〜24dの端子底面21a〜24a側の端部H3より外側に張り出している。端子底面21a〜24a、端子上面21b〜24b及び端子第二外側面21d〜24dを通る断面とは、図1(b)に示すC−C断面で示される断面で示される、端子上面21b〜24bに垂直な断面(図1(c)に示す断面)である。また、「外側」とは、端子底面21a〜24a、端子上面21b〜24b及び端子第二外側面21d〜24dを通る断面視で、端子第二外側面21d〜24dに対して垂直方向又は垂直成分を有し封止体50内部から封止体50外部に向く方向をいう。
Further, in the cross-sectional view passing through the terminal bottom surfaces 21a to 24a, the terminal
端子第一外側面21c〜24cと端子底面21a〜24aとのなす角度θ1は、例えば95°であり、90°より大きく120°以下であることが好ましい。端子第二外側面21d〜24dと端子底面21a〜24aとのなす角度θ2は、例えば110°であり、90°より大きく120°以下であることが好ましい。
端子底面21a〜24aの合計面積は、例えば0.06mm2であり、0.08mm2未満であることが好ましく、0.075mm2以下であることがより好ましく、0.06mm2以下であることがさらに好ましい。
An angle θ1 formed between the terminal first
The total area of the
端子第一外側面21c〜24cの端子底面21a〜24aに垂直な方向の寸法T2cと、端子第二外側面21d〜24dの端子底面21a〜24aに垂直な方向の寸法T2dは同じであり、例えば100μmであり、110μm以下であることが好ましく、100μm以上105μm以下であることがより好ましい。なお、この実施形態の磁気センサ100では、リード端子の厚さが均一であるため、リード端子の端子底面に垂直な方向の寸法がどの位置でも同じであるが、110μm以下であることが好ましい「リード端子の厚さ」とは、端子外側面の端子底面に垂直な方向の寸法である。
リード端子21〜24は、例えば、銅(Cu)または銅合金、鉄(Fe)または鉄を含む合金等の金属材料で形成され、特に銅製であることが好ましい。また、リード端子21〜24の上面21a〜24aに、銀(Ag)めっき、またはニッケル(Ni)−パラジウム(Pd)−金(Au)めっきが施されていてもよい。また、リード端子21〜24の下面21e〜24eに、ニッケル(Ni)−パラジウム(Pd)−金(Au)めっきが施されていてもよい。
The dimension T2c in the direction perpendicular to the terminal bottom faces 21a to 24a of the terminal first outer faces 21c to 24c is the same as the dimension T2d in the direction perpendicular to the terminal bottom faces 21a to 24a of the terminal second outer faces 21d to 24d. It is 100 μm, preferably 110 μm or less, and more preferably 100 μm or more and 105 μm or less. In the
The
<金属細線>
図1(b)に示すように、金属細線31〜34は、ホール素子10が有する電極13a〜13dと、リード端子21〜24とを、それぞれ電気的に接続している。具体的には、金属細線31がリード端子21と電極13aとを接続し、金属細線32がリード端子22と電極13bとを接続し、金属細線33がリード端子23と電極13cとを接続し、金属細線34がリード端子24と電極13dとを接続している。
金属細線31〜34は、例えば、金、銀、または銅を含む材料で形成されている。
<Metallic thin wire>
As shown in FIG.1 (b), the metal fine wires 31-34 electrically connect the
The
<絶縁層>
絶縁層40は、ホール素子10の裏面に接触状態で配置されている。
絶縁層40は、磁気センサ100を実装する実装基板の電極等と磁気センサ100との絶縁を図るとともに、ホール素子10を保護する保護膜の役割を果たす層であるが、設けなくてもよい。
絶縁層40をなす材料としては、合成樹脂や金属酸化物が挙げられる。絶縁層40は、合成樹脂を含む材料で形成された層と金属酸化物を含む材料で形成された層のいずれか一層で構成されていてもよいし、これらの層の二層構造であってもよい。
合成樹脂の例としては、フォトレジスト材(ネガ型でもポジ型でも可)や、エポキシ樹脂などの熱硬化型樹脂にフィラーを含む材料が挙げられる。フィラーの材質としては、シリ力(SiO2)、アルミナ(Al2O3)、チタニア(TiO2)などのセラミックスや金属酸化物が好ましい。
金属酸化物としては、酸化チタン(TiO2)などが使用できる。
<Insulating layer>
The insulating
The insulating
Examples of the material forming the insulating
Examples of the synthetic resin include a photoresist material (which can be negative or positive) and a material containing a filler in a thermosetting resin such as an epoxy resin. As the material of the filler, ceramics and metal oxides such as silli force (SiO 2 ), alumina (Al 2 O 3 ), and titania (TiO 2 ) are preferable.
As the metal oxide, titanium oxide (TiO 2 ) or the like can be used.
絶縁層40がフィラーと合成樹脂とを含む材料で形成される場合、絶縁層40の厚さはフィラーの寸法で決まる。この厚さは例えば2μm以上とするが、ホール素子10の保護の観点から10μm以上30μm以下とすることが好ましい。絶縁層40が金属酸化物の場合は、製法上、膜厚を厚くすると生産コスト高くなるため、例えば、1μm程度にすることが好ましい。
なお、「フィラーの寸法」とは、球状のフィラーの場合は球の直径であり、球体が破砕された形状を有するフィラーの場合は、元の球体の径方向で最も大きい部分の寸法であり、繊維状のフィラーの場合は繊維断面の長径である。
When the insulating
The “filler dimension” is the diameter of a sphere in the case of a spherical filler, and the dimension of the largest part in the radial direction of the original sphere in the case of a filler having a crushed shape. In the case of a fibrous filler, the major axis is the fiber cross section.
<封止体>
図1(c)に示すように、封止体50は、ホール素子10とリード端子21〜24と金属細線31〜34とを封止する。上述のように、封止体50は、封止体底面51と、封止体上面52と、封止体第一側面53と、封止体第二側面54を有する。
封止体50の厚さ(つまり、磁気センサ100の厚さ)は均一である。すなわち、封止体第一側面53の封止体底面51に垂直な方向の寸法T5cと、封止体第二側面54の封止体底面51に垂直な方向の寸法T5dは同じであって、例えば185μmである。封止体50の厚さ(つまり、封止体底面51と封止体上面52との最短距離)は、230μm未満であることが好ましく、225μm以下であることがより好ましく、200μm以下であることがさらに好ましい。
<Sealing body>
As shown in FIG.1 (c), the sealing
The thickness of the sealing body 50 (that is, the thickness of the magnetic sensor 100) is uniform. That is, the dimension T5c in the direction perpendicular to the sealing
封止体50は合成樹脂を含む材料で形成されているが、この材料は、合成樹脂以外に、フィラーや不可避的に混在する不純物などを含む。この材料におけるフィラーの混合量は、50体積%以上99体積%以下であることが好ましく、70体積%以上99体積%以下であることがより好ましく、85体積%以上99体積%以下であることがさらに好ましい。
封止体50をなす材料に含まれる合成樹脂には、絶縁性、線膨張係数がリード端子と近い値であること、耐衝撃性、耐熱性(磁気センサ100をリフローハンダ付けする時の高熱に耐えられること)、および耐吸湿性が求められる。
The sealing
The synthetic resin contained in the material forming the sealing
封止体50をなす材料に含まれる合成樹脂の線膨張係数がリード端子の線膨張係数に近い値であると、熱ストレスで磁気センサ100のパッケージに生じる応力が抑制されるため、パッケージに割れが生じにくくなる。そのため、例えば、リード端子が銅製である場合、封止体50の材料として、銅の線膨張係数(16.8×108/℃)に近い線膨張係数を有する合成樹脂を用いることが好ましい。
耐衝撃性に関しては、封止体50の材料として、弾性率の高い合成樹脂を用いることが好ましい。
封止体50を形成する材料に含まれる合成樹脂としては、例えば、エポキシ樹脂などの熱硬化性樹脂、テフロン(登録商標)が挙げられる。封止体50を形成する材料に含まれる合成樹脂は、1種類であってもよいし、2種類以上であってもよい。また、後述のシートを用いた成形法を採用して封止体50を形成する場合は、封止体50の封止体上面52側の部分に、このシートを構成する合成樹脂が存在していてもよい。
If the linear expansion coefficient of the synthetic resin contained in the material forming the sealing
Regarding impact resistance, it is preferable to use a synthetic resin having a high elastic modulus as the material of the sealing
Examples of the synthetic resin contained in the material forming the sealing
<外装メッキ層>
外装メッキ層60は、封止体50の封止体底面51と同一面内にあるリード端子21〜24の下面21e〜24eに形成されている。外装めっき層60の平面形状は、リード端子21〜24の下面21e〜24eの平面形状と同じである。外装めっき層60は、例えば、スズ(Sn)を含む材料で形成されている。なお、リード端子21〜24の下面21e〜24eに、予めニッケル(Ni)−パラジウム(Pd)−金(Au)めっきが施されている場合には、外装メッキ層60を設ける必要はない。
<Exterior plating layer>
The
[動作]
この実施形態の磁気センサ100を用いて磁気(磁界)を検出する場合には、例えば、リード端子21を電源電位(+)に接続すると共に、リード端子22を接地電位(GND)に接続して、リード端子21からリード端子22に電流を流す。そして、リード端子23,24間の電位差V1−V2(=ホール出力電圧VH)を測定する。また、測定されたホール出力電圧VHの大きさから磁界の大きさを検出し、ホール出力電圧VHの正負から磁界の向きを検出する。
[Operation]
In the case of detecting magnetism (magnetic field) using the
[製法]
図3および図4を用いて、第一実施形態の磁気センサ100の製造方法を説明する。
先ず、表面に複数のホール素子10のパターンが形成されたウエハの裏面の各ホール素子10の位置に、平面形状がホール素子10とほぼ同じ絶縁層40を形成する。次に、ウエハをダイシングラインに沿って切断することで個片化する。これにより、裏面に絶縁層40が形成されたホール素子10が得られる。
次に、図3(a)に示すリードフレーム120を用意する。リードフレーム120は、リード部121〜124を有する。リード部121〜123は、平面視で隣り合う磁気センサ100の二個または四個のリード端子を含む形状を有する。リード部124は、磁気センサ100の一つのリード端子を含む形状を有する。
なお、リード部122とリード部124をリードフレーム120の外縁に沿って接続する接続部と、各リード部121〜124をダイシングラインL1,L2に沿って接続する接続部は図示されていない。
[Production method]
A method for manufacturing the
First, the insulating
Next, the
Note that a connection part that connects the
次に、リードフレーム120の裏面に、例えばポリイミド製の耐熱性フィルム80を貼り付けて、リードフレーム120のリード部121〜124がない部分(貫通領域)を裏面側から耐熱性フィルム80で塞ぐ。耐熱性フィルム80として、一方の面に絶縁性の粘着層を有するものを使用し、この粘着層で耐熱性フィルム80とリードフレーム120を接合する。つまり、耐熱性フィルム80とリードフレーム120との接合体81を得る。図3(b)はこの工程後の状態を示す。
次に、裏面に絶縁層40が形成されたホール素子10を、接合体81の上面(耐熱性フィルム80の粘着層)のホール素子配置領域(リード端子21〜24で囲まれた領域)に配置する(即ち、ダイボンディングを行う)。図3(c)はこの工程後の状態を示す。
Next, a heat
Next, the
なお、ホール素子配置領域に絶縁ペーストを塗布し、その上に絶縁層40が形成されていないホール素子10を配置して絶縁ペーストを硬化させることで、絶縁層40を形成してもよい。その場合は、完成後の磁気センサ100において、ホール素子10の裏面の一部が封止体50から露出することがないように、絶縁ペーストの塗布条件(例えば、塗布する範囲、塗布する厚さ等)を調整する。
そして、ダイボンディングを行った後に熱処理(即ち、キュア)を行い、耐熱性フィルム80と絶縁層40の密着性を向上させる。
The insulating
Then, after performing die bonding, heat treatment (that is, curing) is performed to improve the adhesion between the heat
次に、金属細線31〜34の一端を各リード端子21〜24にそれぞれ接続し、金属細線31〜34の他端を電極13a〜13dにそれぞれ接続する(即ち、ワイヤーボンディングを行う)。図3(d)は、この工程後の状態を示す。
次に、図3(d)の状態の接合体81を金型内に入れて、接合体81の上面側に封止体50を形成する。具体的には、先ず、図5(a)に示すように、下型91と上型92を備えた金型90およびシート94を用意し、シート94を、上型92の下面(下型91と対向する面)の全面を覆うように配置する。シート94は、例えばテフロン(登録商標)製である。
Next, one end of the
Next, the bonded
次に、金型90内に図3(d)の状態の接合体81を配置する。具体的には、金属細線31〜34側を上に向けて、接合体81を下型91の上に載せ、金属細線31〜34の上側に所定の間隔を開けて上型92を配置し、シート94を上型92の下面に吸着させる。図4(a)はこの状態を示す。
次に、図4(a)の状態の上型92と下型91との空間に溶融樹脂を流し込んだ後に、上型92を下降させて溶融樹脂に圧縮力を加えることにより、シート94の下面と下型91の上面との間隔を設定値に合わせた後、冷却する。これにより、封止体50が形成される。図4(b)はこの状態を示す。
Next, the joined
Next, after pouring the molten resin into the space between the
次に、封止体50が形成された接合体81を金型90から取り出した後、接合体81から耐熱性フィルム80を剥離する。これにより、複数のセンサ前躯体(外装メッキ層60を形成する前の磁気センサ100)が結合された結合体1000が得られる。図4(c)および図3(e)はこの状態を示す。
次に、封止体50の封止体底面51と同一面内にあるリードフレーム120の面に、外装めっきを施す。これにより、リード端子21〜24の端子底面21a〜24aに外装めっき層60が形成され、複数の磁気センサ100が結合された結合体1001が得られる。図4(d)はこの状態を示す。
Next, after taking out the joined
Next, exterior plating is performed on the surface of the
次に、封止体50の封止体上面52にダイシングテープ93を貼り付けた後、ダイシングテープ93を下側にして結合体1001をダイシング装置に設置し、図3(e)に示すダイシングラインL1,L2に沿って、結合体1001を、ダイシングブレードを用いて切断する。ダイシングラインL1に沿った切断により封止体第一側面53が生じ、ダイシングラインL2に沿った切断により封止体第二側面54が生じる。図4(e)はこの状態を示す。
この切断の際に、封止体第一側面53および封止体第二側面54は、ダイシングブレード7の先端部71の斜面71aに応じた斜面となる。つまり、角度θ1,θ2の設定値に応じて、これに対応する斜面71aを有する先端部7aを備えたダイシングブレードを使用する。そして、最後に、ダイシングテープ93を除去することにより、複数の磁気センサ100が得られる。
Next, after the dicing
At the time of this cutting, the sealing body
[作用、効果]
この実施形態の磁気センサ100は、例えば図5に示すように、プリント基板250の配線パターン251上にリフロー方式の半田付けにより実装される。リフロー方式の半田付けでは、先ず、配線パターン251上の所定位置に半田ペーストを印刷法などにより塗布する。次に、封止体底面51をプリント基板250側に向けて、塗布された半田ペーストに外装めっき層60が重なるように、磁気センサ100を配置する。この状態で半田ペーストを加熱することにより、フラックスが液化され、半田が溶融し、フラックスとの反応により酸化膜が除去されて、外装メッキ層60と配線パターン251とが半田70により接着される。
[Action, effect]
For example, as shown in FIG. 5, the
この実施形態の磁気センサ100では、この半田付けで磁気センサ100を配置した際に、端子底面21a〜24aから端子上面21b〜24bに向けて広がる斜面となっている端子第一外側面21c〜24cおよび端子第二外側面21d〜24dに沿って、半田ペーストが這い上がる。これにより、リード端子21〜24と配線パターン251とが、外装メッキ層60が形成された端子底面21a〜24aだけでなく、端子第一外側面21c〜24cおよび端子第二外側面21d〜24dでも、半田70により接着される。
これに対して、端子底面21a〜24aから端子第一外側面21c〜24cおよび端子第二外側面21dが垂直に立ち上がる垂直面を有するリード端子(θ1,θ2が90°の場合)では、このような半田ペーストの這い上がりが期待できない。
In the
On the other hand, in the case of a lead terminal (when θ1 and θ2 are 90 °) in which the terminal first
そのため、この実施形態の磁気センサ100は、端子第一外側面21c〜24cおよび端子第二外側面21d〜24dが端子底面21a〜24aに対して垂直なものと比較して、半田付けによる実装強度が高くなる。従って、この実施形態の磁気センサ100によれば、リード端子21〜24の端子底面21a〜24aの合計面積は小さい(0.08mm2未満である)が、半田付けによる十分な実装強度が確保できる。
また、端子外側面が端子底面から端子上面側に向かって徐々に外側に広がる立ち上がり面となっていることにより、リード端子の寸法T2c,T2dが小さい(110μm以下である)場合であっても、這い上がった半田で端子側面が覆われる面積比が大きくなり、以下の効果が得られる。端子底面21a〜24aの合計面積が小さいと、半田付け時の半田量の制御が難しく、半田量のばらつきで半田量が多い場合には封止体上面まで半田が這い上がり、その半田が飛び散って他の実装部品に付着するなどの不良となる可能性がある。これに対して、這い上がった半田で端子側面が覆われる面積比が大きくなると、表面張力で、半田が端子側面にとどまる量が多くなり、封止体上面まで半田が這い上がることが抑制される。
Therefore, in the
Moreover, even when the dimensions T2c and T2d of the lead terminal are small (110 μm or less) because the terminal outer surface is a rising surface that gradually spreads outward from the terminal bottom surface toward the terminal upper surface side, The area ratio in which the side surface of the terminal is covered with the solder that has been scooped up is increased, and the following effects can be obtained. When the total area of the terminal bottom surfaces 21a to 24a is small, it is difficult to control the amount of solder at the time of soldering, and when the amount of solder is large due to variation in the amount of solder, the solder crawls up to the upper surface of the sealing body. There is a possibility of a defect such as adhesion to other mounted parts. On the other hand, when the area ratio in which the terminal side surface is covered with the scooped solder increases, the amount of the solder remaining on the terminal side surface increases due to the surface tension, and it is suppressed that the solder scoops up to the upper surface of the sealing body. .
〔第二実施形態〕
第一実施形態と同様に、第二実施形態の半導体装置も、磁電変換機能を有する半導体素子としてホール素子を用いた磁気センサである。
[構成]
第二実施形態の磁気センサ101の構成は、封止体50の形状およびリード端子21〜24の形状を除いて第一実施形態の磁気センサ100と同じである。
図6に示すように、磁気センサ101の封止体50は、略四角錐台で、四角錐台の四個の側面が凹状の放物面(変曲点のない曲面)となっている。つまり、封止体底面51と封止体上面52は互いに平行な相似の長方形であり、封止体底面51は封止体上面52より面積が大きい。封止体第一側面53は、封止体底面51および封止体上面52をなす各長方形の長辺同士を接続する凹状の放物面である。封止体第二側面54は、封止体底面51および封止体上面52をなす各長方形の短辺同士を接続する凹状の放物面である。
[Second Embodiment]
Similar to the first embodiment, the semiconductor device of the second embodiment is also a magnetic sensor using a Hall element as a semiconductor element having a magnetoelectric conversion function.
[Constitution]
The configuration of the
As shown in FIG. 6, the sealing
磁気センサ101のリード端子21〜24は、直方体の四側面のうち接触する二側面が端子底面21a〜24aから端子上面21b〜24b側に向けて徐々に外側に張り出す凹状の放物面となった形状を有している。すなわち、端子外側面の全部(少なくとも一部)が、端子外側面の端子底面側の端部より外側に張り出している。リード端子21〜24において、その二側面が端子第一外側面21c〜24cおよび端子第一外側面21c〜24cである。
端子第一外側面21c〜24cおよび端子第一外側面21c〜24cは、リード端子21〜24の厚さ方向全体で、端子底面21a〜24aから端子上面21b〜24b側に向けて立ち上がる立ち上がり面となっている。端子第一外側面21c〜24cは、封止体第一側面53の放物面に沿った放物面である。端子第二外側面21d〜24dは、封止体第二側面54の放物面に沿った放物面である。すなわち、リード端子21〜24の立ち上がり面である端子第一外側面21c〜24cおよび端子第二外側面21d〜24dは曲面である。
The
The terminal first
これにより、平面視で、端子第一外側面21c〜24cの端子底面21a〜24aを構成する辺(立ち上がり面である端子第一外側面21c〜24cの端子底面21a〜24a側の端部)H1は、端子第一外側面21c〜24cの端子上面21b〜24bを構成する辺(立ち上がり面である端子第一外側面21c〜24cの端子上面21b〜24b側の端部)H2より内側にある。また、平面視で、端子第二外側面21d〜24dの端子底面21a〜24aを構成する辺(立ち上がり面である端子第二外側面21d〜24dの端子底面21a〜24a側の端部)H3は、端子第二外側面21d〜24dの端子上面21b〜24bを構成する辺(立ち上がり面である端子第二外側面21d〜24dの端子上面21b〜24b側の端部)H4より内側にある。辺H1〜H4はリード端子23にのみ表示する。
Thereby, the side (end part by the side of the terminal
端子第一外側面21c〜24cを斜面に見做した平面M1と、端子底面21a〜24aとのなす角度θ3は、例えば95°であり、90°より大きく120°以下であることが好ましい。子第二外側面21d〜24dを斜面に見做した平面M2と、端子底面21a〜24aとのなす角度θ4は、例えば100°であり、90°より大きく120°以下であることが好ましい。
平面M1は、端子第一外側面21c〜24cの端子底面21a〜24aを構成する辺(第一の辺)H1と、端子第一外側面21c〜24cの端子上面21b〜24b側の辺(第二の辺)H2と、を接続する仮想平面である。平面M2は、端子第二外側面21d〜24dの端子底面21a〜24aを構成する辺(第一の辺)H3と、端子第二外側面21d〜24dの端子上面21b〜24b側の辺(第二の辺)H4とを接続する仮想平面である。
An angle θ3 formed by the plane M1 in which the terminal first
The plane M1 includes sides (first sides) H1 constituting the terminal bottom surfaces 21a to 24a of the terminal first
[製法]
図7に示すように、第二実施形態の磁気センサ101の製造方法は、結合体1001の形成工程までは第一実施形態の磁気センサ100と同じ方法である。
つまり、図3の工程と、図4(a)〜(d)と同じ工程である図7(a)〜(d)の工程を行った後、結合体1001の切断工程で、図7(e)に示すように、先端部71が凸状の放物面71bを有するダイシングブレードを使用する。この切断工程で、封止体第一側面53、封止体第二側面54、端子第一外側面21c〜24c、および端子第二外側面21d〜24dは、ダイシングブレード7の先端部71の凸状の放物面71bに応じた凹状の放物面となる。
[Production method]
As shown in FIG. 7, the manufacturing method of the
That is, after performing the process of FIG. 3 and the process of FIG. 7A to FIG. 7D which is the same process as FIG. ), A dicing blade having a
[作用、効果]
この実施形態の磁気センサ101も、例えば図7に示すように、第一実施形態の磁気センサ100と同様にして、プリント基板250の配線パターン251上に、リフロー方式の半田付けにより実装される。
この実施形態の磁気センサ101では、この半田付けで磁気センサ100を配置した際に、端子底面21a〜24aから端子上面21b〜24bに向けて広がる凹状の放物面となっている端子第一外側面21c〜24cおよび端子第二外側面21d〜24dに沿って、半田ペーストが這い上がる。このとき、端子第一外側面21c〜24cの端子底面21a〜24a側の少なくとも40%以上、好ましくは50%以上の領域が半田ペーストによって覆われる。また、端子第二外側面21d〜24dの端子底面21a〜24a側の少なくとも40%以上、好ましくは50%以上の領域が半田ペーストによって覆われる。これにより、リード端子21〜24と配線パターン251とが、外装メッキ層60が形成された端子底面21a〜24aだけでなく、端子第一外側面21c〜24cおよび端子第二外側面21d〜24dでも、半田70により接着される。
[Action, effect]
For example, as shown in FIG. 7, the
In the
そのため、この実施形態の磁気センサ101は、端子第一外側面21c〜24cおよび端子第二外側面21d〜24dが端子底面21a〜24aに対して垂直なものと比較して、半田付けによる実装強度が高くなる。従って、この実施形態の磁気センサ101によれば、リード端子21〜24の端子底面21a〜24aの合計面積が小さくても、半田付けによる十分な実装強度が確保できる。
また、端子第一外側面21c〜24cおよび端子第二外側面21d〜24dが凹状の放物面となっていることで、斜面となっている第一実施形態の磁気センサ100よりも、半田ペーストがさらに這い上がり易くなるため、半田付けによる実装強度をより一層高くすることができる。
Therefore, in the
Also, the solder first paste is more effective than the
〔備考〕
第一および第二実施形態の磁気センサ100,101では、断面視で、端子第一外側面21c〜24cおよび端子第二外側面21d〜24dの両方が、端子底面21a〜24aの端部より外側に張り出している。すなわち、端子第一外側面21c〜24cおよび端子第二外側面21d〜24dの両方で、平面視で端子底面21a〜24aの端部が端子上面21b〜24bの端部より内側にある。しかしながら、端子第一外側面21c〜24cおよび端子第二外側面21d〜24dの一方だけで、断面視で、端子外側面が端子底面21a〜24aの端部より外側に張り出していて(すなわち、平面視で端子底面21a〜24aの端部が端子上面21b〜24bの端部より内側にあって)もよい。
[Remarks]
In the
第一および第二実施形態の磁気センサ100,101では、全てのリード端子21〜24で、平面視で端子底面21a〜24aの端部が端子上面21b〜24bの端部より内側にあるが、少なくとも一つがそのようになっていればよい。そのようになっているリード端子21〜24の数が多いほど、半田付けによる実装強度が高くなる。
第一および第二実施形態の磁気センサ100,101では、端子第一外側面21c〜24cおよび端子第二外側面21d〜24dが、リード端子21〜24の厚さ方向全体で(つまり、端子外側面の全部が)、端子底面21a〜24aから外側に張り出している。すなわち、リード端子21〜24の厚さ方向全体で、端子第一外側面21c〜24cおよび端子第二外側面21d〜24dが、端子底面21a〜24aから端子上面21b〜24b側に向けて徐々に広がるように立ち上がる立ち上がり面となっている。
In the
In the
しかし、リード端子の厚さ方向で端子外側面の端子底面側の部分のみが端子上面21b〜24b側に向けて徐々に広がるように立ち上がる立ち上がり面であって、端子外側面の端子上面側の部分は立ち上がり面ではない場合もある。リード端子の厚さ方向で端子外側面の端子底面側の部分のみが端子上面21b〜24b側に向けて徐々に広がるように立ち上がる立ち上がり面であって、端子外側面の端子上面側の部分は立ち上がり面ではない場合もある。その例としては、リード端子の厚さ方向の任意の位置(例えば中間位置)が最も外側に突出している形状が挙げられる。
また、断面視で、端子外側面の一部が端子底面21a〜24aから外側に張り出している形状の例として、端子外側面が、端子底面21a〜24aから立ち上がる際に、一度、端子底面21a〜24aから内側に入った後に、端子底面21a〜24aから外側に張り出す形状も挙げられる。
However, only the portion on the terminal bottom surface side of the terminal outer surface in the thickness direction of the lead terminal is a rising surface that rises gradually toward the terminal
In addition, as an example of a shape in which a part of the terminal outer surface protrudes outward from the terminal bottom surfaces 21a to 24a in a cross-sectional view, when the terminal outer surface rises from the terminal bottom surfaces 21a to 24a, the terminal bottom surfaces 21a to 21 once. The shape which protrudes outside from terminal
第二実施形態の磁気センサ101では、端子第一外側面21c〜24cおよび端子第二外側面21d〜24dの形状が凹状の放物面になっている。つまり、リード端子21〜24の厚さ方向全体で、端子第一外側面21c〜24cおよび端子第二外側面21d〜24dが端子底面21a〜24aから端子上面21b〜24b側に向けて徐々に張り出すような立ち上がり面となっている。これに対して、端子外側面の端子上面側の部分が立ち上がり面ではない場合もある。立ち上がり面が曲面である形状の例としては、立ち上がり面である端子外側面の端子底面側の部分および立ち上がり面でない端子外側面の端子上面側の部分が共に外側に広がる放物面であって、リード端子の厚さ方向の中央部付近で放物面同士が接触して凸部を形成した形状が挙げられる。
In the
第一および第二実施形態の磁気センサ100,101では、端子第一外側面21c〜24cが封止体第一側面53と同一面内にあることで、端子第一外側面21c〜24cが封止体第一側面53において封止体50から露出している。また、端子第二外側面21d〜24dが封止体第二側面54と同一面内にあることで、端子第二外側面21d〜24dが封止体第二側面54において封止体50から露出している。しかし、各端子外側面は各封止体側面から露出していれば、各封止体側面と同一面内になくてもよい。例えば、各端子外側面は各封止体側面から突出した面であってもよいし、凹んだ面であってもよい。
In the
第一および第二実施形態の磁気センサ100,101では、端子第一外側面21c〜24cおよび端子第二外側面21d〜24dの両方が封止体50から露出しているが、端子第一外側面21c〜24cおよび端子第二外側面21d〜24dのいずれかのみが封止体50から露出していてもよい。
図9および図10に示す例では、端子第一外側面21c〜24cが封止体第一側面53において封止体50から露出し、端子第二外側面21d〜24dは封止体第二側面54において封止体50から露出していない。この場合、端子第二外側面21d〜24dは内側面21e〜24eと同様に、端子底面21a〜24aに対して垂直な面とする。
In the
In the example shown in FIGS. 9 and 10, the terminal first outer side surfaces 21 c to 24 c are exposed from the sealing
図11および図12に示す例では、端子第一外側面21c〜24cが封止体第一側面53において封止体50から露出せず、端子第二外側面21d〜24dが封止体第二側面54において封止体50から露出している。この場合、端子第一外側面21c〜24cは対向面21f〜24fと同様に、端子底面21a〜24aに対して垂直な面とする。
第二実施形態の磁気センサ101では、端子第一外側面21c〜24cおよび端子第二外側面21d〜24dが外側に向けて広がる凹状の放物面である場合について説明しているが、外側に向けて広がる凸状の放物面であってもよい。
In the example shown in FIGS. 11 and 12, the terminal first outer side surfaces 21 c to 24 c are not exposed from the sealing
In the
第一および第二実施形態の磁気センサ100,101は、ホール素子10を載置するためのアイランド部を省いた構造(アイランドレス構造)を有するが、この発明の一態様は、ホール素子10を載置するためのアイランド部を有する構造(アイランド構造)にも適用できる。
なお、この発明の一態様の半導体装置は上記構成要件(1)〜(6)を有するものであるが、上記構成要件(1)〜(5)と下記の構成要件(7)を有するものもこの発明の態様に含まれる。
(7)端子外側面は端子底面から端子上面側に向けて立ち上がる立ち上がり面を有し、立ち上がり面は、平面視で、端子底面側の端部が端子上面側の端部より内側にある。
The
The semiconductor device according to one aspect of the present invention has the above-described structural requirements (1) to (6), but the semiconductor device having the above-described structural requirements (1) to (5) and the following structural requirements (7) It is contained in the aspect of this invention.
(7) The terminal outer surface has a rising surface that rises from the terminal bottom surface toward the terminal upper surface side, and the rising surface has an end on the terminal bottom surface side inside the end on the terminal upper surface side in plan view.
100 磁気センサ(半導体装置)
101 磁気センサ(半導体装置)
10 ホール素子(半導体素子)
12 活性層
13a〜13d 電極
21〜24 リード端子
21a〜24a リード端子の端子底面
21b〜24b リード端子の端子上面
21c〜24c リード端子の端子第一外側面(端子外側面、立ち上がり面)
21d〜24d リード端子の端子第二外側面(端子外側面、立ち上がり面)
21e〜24e リード端子の内側面
21f〜24f リード端子の対向面
120 リードフレーム
31〜34 金属細線
40 絶縁層
50 封止体
51 封止体底面
52 封止体上面
53 封止体第一側面(封止体側面)
54 封止体第二側面(封止体側面)
60 外装メッキ層
H1 端子第一外側面の端子底面を構成する辺(立ち上がり面の端子底面側の端部)
H2 端子第一外側面の端子上面を構成する辺(立ち上がり面の端子上面側の端部)
H3 端子第二外側面の端子底面を構成する辺(立ち上がり面の端子底面側の端部)
H4 端子第二外側面の端子上面を構成する辺(立ち上がり面の端子上面側の端部)
M1 辺H1と辺H2を接続する仮想平面
M2 辺H3と辺H4を接続する仮想平面
T2c 端子第一外側面の端子底面に垂直な方向の寸法
T2d 端子第二外側面の端子底面に垂直な方向の寸法
T5c,T5d 封止体底面と封止体上面との最短距離
θ1 端子第一外側面と端子底面とのなす角度
θ2 端子第二外側面と端子底面とのなす角度
θ3 平面M1と端子底面とのなす角度
θ4 平面M2と端子底面とのなす角度
100 Magnetic sensor (semiconductor device)
101 Magnetic sensor (semiconductor device)
10 Hall element (semiconductor element)
12
21d-24d Terminal second outer surface of lead terminal (terminal outer surface, rising surface)
21e to 24e Lead terminal
54 Sealing body second side surface (sealing body side surface)
60 exterior plating layer H1 side constituting terminal bottom surface of first outer surface of terminal (end of terminal bottom surface side of rising surface)
Side that constitutes the terminal upper surface of the H2 terminal first outer surface (the end of the rising surface on the terminal upper surface side)
The side that forms the bottom of the terminal on the second outer surface of the H3 terminal (the end of the rising surface on the terminal bottom side)
Side that constitutes the upper surface of the terminal on the H4 terminal second outer surface (the end of the rising surface on the terminal upper surface side)
M1 Virtual plane connecting side H1 and side H2 M2 Virtual plane connecting side H3 and side H4 T2c Dimensions in the direction perpendicular to the terminal bottom surface of the terminal first outer surface T2d Direction perpendicular to the terminal bottom surface of the terminal second outer surface Dimensions T5c, T5d The shortest distance between the bottom surface of the sealing body and the top surface of the sealing body θ1 The angle formed between the first outer surface of the terminal and the bottom surface of the terminal θ2 The angle formed between the second outer surface of the terminal and the bottom surface of the terminal θ3 The plane M1 and the bottom surface of the terminal The angle between θ4 plane M2 and terminal bottom
Claims (10)
平面視で前記半導体素子の周囲に配置された複数のリード端子と、
前記半導体素子の前記複数の電極と前記複数のリード端子とを、それぞれ電気的に接続する複数の導体と、
前記半導体素子、前記リード端子、および前記複数の導体を封止する封止体であって、実装側の面である封止体底面、前記封止体底面の反面である封止体上面、および前記封止体底面の端部から前記封止体上面の端部に至る封止体側面を有する封止体と、
を備え、
前記複数のリード端子の少なくとも一つは、前記封止体底面において前記封止体から露出する端子底面、前記端子底面の反面である端子上面、および前記封止体側面において前記封止体から露出する端子外側面を有し、
断面視で、前記端子外側面の少なくとも一部は、前記端子底面の端部より外側に張り出している半導体装置。 A semiconductor element having a magnetoelectric conversion function and having a plurality of electrodes;
A plurality of lead terminals arranged around the semiconductor element in plan view;
A plurality of conductors electrically connecting the plurality of electrodes of the semiconductor element and the plurality of lead terminals, respectively;
A sealing body for sealing the semiconductor element, the lead terminal, and the plurality of conductors, the bottom surface of the sealing body being a surface on the mounting side, the top surface of the sealing body being the opposite side of the bottom surface of the sealing body, and A sealing body having a sealing body side surface extending from an end portion of the bottom surface of the sealing body to an end portion of the top surface of the sealing body;
With
At least one of the plurality of lead terminals is exposed from the sealing body at the bottom surface of the sealing body exposed from the sealing body, a terminal top surface opposite to the terminal bottom surface, and a side surface of the sealing body. A terminal outer surface to
A semiconductor device in which at least a part of the outer surface of the terminal protrudes outward from an end portion of the terminal bottom surface in a cross-sectional view.
前記端子外側面は、前記端子底面を構成する第一の辺および前記端子上面側の辺である第二の辺を有し、
前記第一の辺と前記第二の辺とを接続する仮想平面と、前記端子底面と、のなす角度が90°より大きく120°以下である請求項1〜7のいずれか一項に記載の半導体装置。 The terminal outer surface is a curved surface,
The terminal outer surface has a first side that constitutes the terminal bottom surface and a second side that is a side on the terminal upper surface side,
The angle formed by a virtual plane connecting the first side and the second side and the terminal bottom surface is greater than 90 ° and equal to or less than 120 °. Semiconductor device.
前記基板の前記活性層とは反対側の面である裏面が前記封止体底面から露出している、または前記裏面に形成された保護層が前記封止体底面から露出している請求項1〜9のいずれか一項に記載の半導体装置。 The semiconductor element has an active layer in which the plurality of electrodes are electrically connected, and a substrate on which the active layer is formed,
The back surface which is a surface on the opposite side to the said active layer of the said board | substrate is exposed from the said sealing body bottom face, or the protective layer formed in the said back surface is exposed from the said sealing body bottom face. The semiconductor device as described in any one of -9.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017058678A JP2018163908A (en) | 2017-03-24 | 2017-03-24 | Semiconductor device |
CN201820403062.0U CN207896074U (en) | 2017-03-24 | 2018-03-23 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017058678A JP2018163908A (en) | 2017-03-24 | 2017-03-24 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018163908A true JP2018163908A (en) | 2018-10-18 |
Family
ID=63539984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017058678A Pending JP2018163908A (en) | 2017-03-24 | 2017-03-24 | Semiconductor device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2018163908A (en) |
CN (1) | CN207896074U (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60141129U (en) * | 1984-02-29 | 1985-09-18 | 富士通株式会社 | Terminal structure of leadless chip carrier |
JP2000294715A (en) * | 1999-04-09 | 2000-10-20 | Hitachi Ltd | Semiconductor device and manufacture thereof |
JP2001077277A (en) * | 1999-09-03 | 2001-03-23 | Sony Corp | Semiconductor package and its manufacture |
JP2011129687A (en) * | 2009-12-17 | 2011-06-30 | Dainippon Printing Co Ltd | Lead frame and method for manufacturing the same, and semiconductor device and method for manufacturing the same |
JP2014007287A (en) * | 2012-06-25 | 2014-01-16 | Renesas Electronics Corp | Semiconductor device manufacturing method |
JP2014236168A (en) * | 2013-06-04 | 2014-12-15 | ルネサスエレクトロニクス株式会社 | Semiconductor device and semiconductor device manufacturing method |
JP2016021549A (en) * | 2014-06-17 | 2016-02-04 | 旭化成エレクトロニクス株式会社 | Hall sensor |
-
2017
- 2017-03-24 JP JP2017058678A patent/JP2018163908A/en active Pending
-
2018
- 2018-03-23 CN CN201820403062.0U patent/CN207896074U/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60141129U (en) * | 1984-02-29 | 1985-09-18 | 富士通株式会社 | Terminal structure of leadless chip carrier |
JP2000294715A (en) * | 1999-04-09 | 2000-10-20 | Hitachi Ltd | Semiconductor device and manufacture thereof |
JP2001077277A (en) * | 1999-09-03 | 2001-03-23 | Sony Corp | Semiconductor package and its manufacture |
JP2011129687A (en) * | 2009-12-17 | 2011-06-30 | Dainippon Printing Co Ltd | Lead frame and method for manufacturing the same, and semiconductor device and method for manufacturing the same |
JP2014007287A (en) * | 2012-06-25 | 2014-01-16 | Renesas Electronics Corp | Semiconductor device manufacturing method |
JP2014236168A (en) * | 2013-06-04 | 2014-12-15 | ルネサスエレクトロニクス株式会社 | Semiconductor device and semiconductor device manufacturing method |
JP2016021549A (en) * | 2014-06-17 | 2016-02-04 | 旭化成エレクトロニクス株式会社 | Hall sensor |
Also Published As
Publication number | Publication date |
---|---|
CN207896074U (en) | 2018-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220102166A1 (en) | Leadframe package with pre-applied filler material | |
US6175151B1 (en) | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument | |
US8853841B2 (en) | Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same | |
US6181009B1 (en) | Electronic component with a lead frame and insulating coating | |
US10930581B2 (en) | Semiconductor package with wettable flank | |
US8421199B2 (en) | Semiconductor package structure | |
TWI404175B (en) | Semiconductor package having electrical connecting structures and fabrication method thereof | |
JP7089388B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
TW200818458A (en) | Stackable packages for three-dimensional packaging of semiconductor dice | |
TWI480989B (en) | Semiconductor package and fabrication method thereof | |
US9484278B2 (en) | Semiconductor package and method for producing the same | |
TW201434121A (en) | Package substrate, semiconductor package and methods of manufacturing the same | |
US10043771B2 (en) | Semiconductor device with insulation layers | |
JP7067886B2 (en) | Magnetic sensor | |
JP6986385B2 (en) | Semiconductor device, mounting structure of semiconductor device | |
TWI533419B (en) | A package structure and the method to fabricate thereof | |
JPH0714974A (en) | Plastic-molded integrated circuit package | |
JP2006165411A (en) | Semiconductor device and manufacturing method thereof | |
TWI582905B (en) | Chip package structure and manufacturing method thereof | |
JP2018163908A (en) | Semiconductor device | |
JP2017183417A (en) | Semiconductor device | |
JP2016162965A (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6837314B2 (en) | Semiconductor device | |
JP2019201121A (en) | Premold substrate and manufacturing method thereof, and hollow semiconductor device and manufacturing method thereof | |
JP2018074067A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210601 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20211124 |