JP2017183417A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2017183417A
JP2017183417A JP2016066328A JP2016066328A JP2017183417A JP 2017183417 A JP2017183417 A JP 2017183417A JP 2016066328 A JP2016066328 A JP 2016066328A JP 2016066328 A JP2016066328 A JP 2016066328A JP 2017183417 A JP2017183417 A JP 2017183417A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
leads
sealing resin
surface exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016066328A
Other languages
Japanese (ja)
Inventor
弘招 松原
Hiroaki Matsubara
弘招 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016066328A priority Critical patent/JP2017183417A/en
Publication of JP2017183417A publication Critical patent/JP2017183417A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device where cracks are unlikely to occur in a joining part of a lead and a mounting substrate.SOLUTION: A semiconductor device includes a semiconductor chip 2, a plurality of leads 4 arranged around the semiconductor chip 2 and an encapsulation resin 5 which has a rectangular shape in plan view, for encapsulating the semiconductor chip 2 and the leads so as to expose undersurfaces of the leads 4 and outer end faces of the leads 4 opposite to the semiconductor chip 2. The plurality of leads 4 include a plurality of leads 4A-4D arranged on at least one side edge part out of four side edge parts corresponding to four sides of the encapsulation resin 5 at intervals in a lengthwise direction of the side in plan view. In the plurality of leads 4A-4D arranged on the side edge part, an area of the exposed undersurface of each of the leads 4D arranged on both ends is larger than an area of the exposed undersurface of the lead 4A arranged in the central part.SELECTED DRAWING: Figure 2

Description

この発明は、半導体装置に関する。   The present invention relates to a semiconductor device.

電子機器の小型化に伴い、ＱＦＮ（Qud Flt Non-leded Pckge）やＳＯＮ（Smll Outlined Non-leded Pckge）が適用された半導体装置の需要が高まっている。   With the downsizing of electronic equipment, demand for semiconductor devices to which QFN (Qud Flt Non-led Pckge) and SON (Smll Outlined Non-led Pckge) are applied is increasing.

特開２０１３−２３９７４０号公報JP 2013-239740 A

ＱＦＮが適用された半導体装置の実装基板（配線基板）への実装は次のように行われる。まず、実装基板上に形成された複数のランド上にクリーム状の半田を塗布した後、複数のランド上に半導体装置のダイパッドおよびリードを載せる。そして、加熱してクリーム状の半田を溶かした後、冷却する。これにより、半導体装置のダイパッドおよびリードが実装基板の複数のランドにそれぞれ半田接合される。   A semiconductor device to which QFN is applied is mounted on a mounting board (wiring board) as follows. First, after applying cream-like solder on a plurality of lands formed on the mounting substrate, die pads and leads of a semiconductor device are placed on the lands. And after heating and melting cream-like solder, it cools. Thereby, the die pad and the lead of the semiconductor device are soldered to the plurality of lands of the mounting substrate, respectively.

実装基板は温度変化によって撓む。実装基板が撓むと、半導体装置のリードとランドとを接合している半田に応力が加わる。リードの一部が封止樹脂から突出しているタイプの半導体装置であれば、リードの突出部分が弾性を有しているため、半田に加えられた応力はリードによって吸収される。このため、リードとランドとの接合部にクラックが入りにくい。   The mounting substrate bends due to temperature changes. When the mounting substrate bends, stress is applied to the solder joining the leads and lands of the semiconductor device. In the case of a semiconductor device in which a part of the lead protrudes from the sealing resin, since the protruding part of the lead has elasticity, the stress applied to the solder is absorbed by the lead. For this reason, cracks are unlikely to occur at the joint between the lead and the land.

一方、ＱＦＮが適用された半導体装置のように、リードの一部が封止樹脂から突出していないタイプの半導体装置では、半田に加えられた応力はリードによって吸収されにくいため、リードとランドとの接合部にクラックが入りやすい。
この発明の目的は、リードと実装基板との接合部にクラックが入りにくい半導体装置を提供することである。 On the other hand, in a semiconductor device in which a part of the lead does not protrude from the sealing resin, such as a semiconductor device to which QFN is applied, the stress applied to the solder is difficult to be absorbed by the lead. Cracks are likely to enter the joint.
An object of the present invention is to provide a semiconductor device in which cracks are unlikely to occur at a joint between a lead and a mounting substrate.

この発明による半導体装置は、半導体チップと、前記半導体チップの周囲に配置された複数のリードと、前記リードの下面および前記半導体チップとは反対側の外側端面が露出するように、前記半導体チップおよび前記リードを封止する平面視矩形状の封止樹脂とを含み、前記複数のリードは、平面視において、前記封止樹脂の４つの辺に対応した４つの側縁部のうちの少なくとも１つの側縁部に、その辺の長さ方向に間隔をおいて配置された複数のリードを含み、前記側縁部に配置された複数のリードにおいて、両端に配置されたリードの下面露出部の面積が、中央部に配置されたリードの下面露出部の面積よりも大きい。   The semiconductor device according to the present invention includes a semiconductor chip, a plurality of leads arranged around the semiconductor chip, and the lower surface of the lead and the outer end surface opposite to the semiconductor chip so as to expose the semiconductor chip and A sealing resin having a rectangular shape in plan view that seals the leads, and the plurality of leads have at least one of four side edges corresponding to the four sides of the sealing resin in plan view. The side edge portion includes a plurality of leads arranged at intervals in the length direction of the side, and in the plurality of leads arranged on the side edge portion, the area of the lower surface exposed portion of the lead arranged on both ends Is larger than the area of the exposed portion of the lower surface of the lead disposed in the central portion.

半導体装置が実装された実装基板が撓むと、半導体装置のリードと実装基板とを接合している半田（導電性接合材）に応力が加わる。半田に応力が加わると、封止樹脂のコーナの近くにあるリードと半田との接合部にクラックが入りやすい。この理由は、実装基板が撓んだときに、封止樹脂のコーナに近い箇所ほど大きな応力が作用するからである。
この構成では、側縁部に配置された複数のリードにおいて、両端に配置されたリードの下面露出部の面積が、中央部に配置されたリードの下面露出部の面積よりも大きい。これにより、封止樹脂の側縁部に配置された複数のリードにおいて、封止樹脂のコーナ部に近いリードの下面露出部の面積を、中央部に配置されたリードの下面露出部の面積よりも大きくすることができる。これにより、大きな応力が作用すると考えられる封止樹脂のコーナ近くにあるリードと半田との接合部にクラックが入るのを抑制することができる。この結果、リードと実装基板との接合部にクラックが入りにくい半導体装置が得られる。 When the mounting substrate on which the semiconductor device is mounted is bent, stress is applied to the solder (conductive bonding material) that joins the lead of the semiconductor device and the mounting substrate. When stress is applied to the solder, cracks are likely to occur at the joint between the lead and the solder near the corner of the sealing resin. The reason for this is that when the mounting substrate is bent, a greater stress is applied to a portion closer to the corner of the sealing resin.
In this configuration, in the plurality of leads arranged at the side edge portions, the area of the lower surface exposed portion of the lead arranged at both ends is larger than the area of the lower surface exposed portion of the lead arranged at the center portion. Thereby, in the plurality of leads arranged on the side edge portion of the sealing resin, the area of the lower surface exposed portion of the lead near the corner portion of the sealing resin is larger than the area of the lower surface exposed portion of the lead arranged in the center portion. Can also be increased. Thereby, it can suppress that a crack enters into the joint part of the lead and the solder near the corner of the sealing resin considered to be subjected to a large stress. As a result, a semiconductor device is obtained in which cracks are unlikely to occur at the joint between the lead and the mounting substrate.

この発明の一実施形態では、前記側縁部に配置された前記複数のリードは、平面視において、当該側縁部に対応する前記封止樹脂の１辺と直交する方向に長い矩形状に形成されている。
この発明の一実施形態では、前記両端に配置されたリードの下面露出部の幅は、前記中央部に配置されたリードの下面露出部の幅と等しく、前記両端に配置されたリードの下面露出部の長さが、前記中央部に配置されたリードの下面露出部の長さよりも大きい（長い）。 In one embodiment of the present invention, the plurality of leads arranged on the side edge are formed in a rectangular shape that is long in a direction orthogonal to one side of the sealing resin corresponding to the side edge in plan view. Has been.
In one embodiment of the present invention, the width of the lower surface exposed portion of the lead arranged at both ends is equal to the width of the lower surface exposed portion of the lead arranged at the central portion, and the lower surface exposure of the lead arranged at the both ends. The length of the portion is larger (longer) than the length of the exposed portion of the lower surface of the lead disposed in the central portion.

この発明の一実施形態では、前記両端に配置されたリードの下面露出部の長さは、前記中央部に配置されたリードの下面露出部長さと等しく、前記両端に配置されたリードの下面露出部の幅は、前記中央部に配置されたリードの下面露出部の幅よりも大きい（広い）。
この発明の一実施形態では、前記両端に配置されたリードの下面露出部の幅および長さは、前記中央部に配置されたリードの下面露出部の幅および長さよりも大きい。 In one embodiment of the present invention, the length of the lower surface exposed portion of the lead disposed at both ends is equal to the length of the lower surface exposed portion of the lead disposed at the central portion, and the lower surface exposed portion of the lead disposed at the both ends. Is larger (wider) than the width of the exposed portion of the lower surface of the lead disposed in the central portion.
In one embodiment of the present invention, the width and length of the lower surface exposed portion of the lead disposed at both ends are larger than the width and length of the lower surface exposed portion of the lead disposed at the central portion.

この発明の一実施形態では、前記側縁部に配置された複数のリードにおいて、前記中央部に配置されたリードに対して外側に配置されているリードほど、その下面露出部の面積が大きい。
この発明の一実施形態では、前記側縁部に配置された複数のリードにおいて、前記両端に配置されたリード以外のリードの下面露出部の面積が同じであり、前記両端に配置されたリードの下面露出部の面積が、前記両端に配置されたリード以外のリードの下面露出部の面積よりも大きい。 In one embodiment of the present invention, in the plurality of leads arranged at the side edge portion, the area of the lower surface exposed portion is larger as the lead is arranged outside the lead arranged at the center portion.
In one embodiment of the present invention, the plurality of leads arranged at the side edge portions have the same area of the exposed portion of the lower surface of the lead other than the leads arranged at both ends, and the leads arranged at the both ends are arranged. The area of the lower surface exposed portion is larger than the area of the lower surface exposed portion of the lead other than the leads arranged at both ends.

この発明の一実施形態では、前記側縁部に配置された複数のリードにおいて、前記中央部に配置されたリード以外のリードの下面露出部の面積が同じであり、前記中央部に配置されたリード以外のリードの下面露出部の面積が、前記中央部に配置されたリードの下面露出部の面積よりも大きい。
この発明の一実施形態では、前記半導体装置は、ＱＦＮ（Qud Flt Non-leded Pckge）が適用された半導体装置である。 In one embodiment of the present invention, the plurality of leads arranged at the side edge portions have the same area of the exposed lower surface portion of the leads other than the leads arranged at the central portion, and are arranged at the central portion. The area of the lower surface exposed portion of the lead other than the lead is larger than the area of the lower surface exposed portion of the lead arranged in the central portion.
In one embodiment of the present invention, the semiconductor device is a semiconductor device to which QFN (Qud Flt Non-led Pckge) is applied.

この発明の一実施形態では、前記半導体装置は、ＳＯＮ（Smll Outlined Non-leded Pckge）が適用された半導体装置である。
この発明の一実施形態では、上面および下面を有し、当該上面に前記半導体チップがダイボンディングされていて、当該下面が前記封止樹脂の下面に露出するように前記封止樹脂で封止されたダイパッドさらに含む。 In one embodiment of the present invention, the semiconductor device is a semiconductor device to which SON (Smll Outlined Non-led Pckge) is applied.
In one embodiment of the present invention, the semiconductor chip has an upper surface and a lower surface, the semiconductor chip is die-bonded on the upper surface, and the lower surface is sealed with the sealing resin so that the lower surface is exposed on the lower surface of the sealing resin. In addition, the die pad.

図１は、本発明の実施形態に係る半導体装置の図解的な斜視図である。FIG. 1 is a schematic perspective view of a semiconductor device according to an embodiment of the present invention. 図２は、図１の図解的な底面図である。FIG. 2 is a schematic bottom view of FIG. 図３は、図２のIII−III線に沿う図解的な断面図である。FIG. 3 is a schematic sectional view taken along line III-III in FIG. 図４は、図１の半導体装置の製造に用いられるリードフレームの一部を示す底面図である。FIG. 4 is a bottom view showing a part of a lead frame used for manufacturing the semiconductor device of FIG. 図５は、図１の半導体装置の製造工程を示す図解的な断面図である。FIG. 5 is a schematic sectional view showing a manufacturing process of the semiconductor device of FIG. 図６は、図５の次の工程を示す図解的な断面図である。FIG. 6 is a schematic sectional view showing a step subsequent to FIG. 図７は、図６の次の工程を示す図解的な断面図である。FIG. 7 is a schematic sectional view showing a step subsequent to FIG. 図８は、図７の次の工程を示す図解的な断面図である。FIG. 8 is a schematic sectional view showing a step subsequent to FIG. 図９は、図８の次の工程を示す図解的な断面図である。FIG. 9 is a schematic sectional view showing a step subsequent to FIG. 図１０は、図１に示す半導体装置の実装状態を示す図解的な断面図である。FIG. 10 is a schematic cross-sectional view showing a mounting state of the semiconductor device shown in FIG. 図１１は、リードの形態が異なる他の実施形態を示す図解的な底面図である。FIG. 11 is a schematic bottom view showing another embodiment having a different lead form. 図１２は、リードの形態が異なるさらに他の実施形態を示す図解的な底面図である。FIG. 12 is a schematic bottom view showing still another embodiment having a different lead form. 図１３は、リードの形態が異なるさらに他の実施形態を示す図解的な底面図である。FIG. 13 is a schematic bottom view showing still another embodiment in which the form of the lead is different. 図１４は、リードの形態が異なるさらに他の実施形態を示す図解的な底面図である。FIG. 14 is a schematic bottom view showing still another embodiment in which the form of the lead is different.

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の実施形態に係る半導体装置を斜め上方から見た図解的な斜視図である。図２は、図１の図解的な底面図である。図３は、図２のIII−III線に沿う図解的な断面図である。
半導体装置１は、ＱＦＮが適用された半導体装置である。この半導体装置１は、半導体チップ２と、ダイパッド３と、複数のリード４と、封止樹脂５とを備えている。ダイパッド３は、半導体チップ２を支持するためのものである。複数のリード４は、半導体チップ２と電気的に接続されている。封止樹脂５は、半導体チップ２、ダイパッド３および複数のリード４を封止している。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic perspective view of a semiconductor device according to an embodiment of the present invention as viewed obliquely from above. FIG. 2 is a schematic bottom view of FIG. FIG. 3 is a schematic sectional view taken along line III-III in FIG.
The semiconductor device 1 is a semiconductor device to which QFN is applied. The semiconductor device 1 includes a semiconductor chip 2, a die pad 3, a plurality of leads 4, and a sealing resin 5. The die pad 3 is for supporting the semiconductor chip 2. The plurality of leads 4 are electrically connected to the semiconductor chip 2. The sealing resin 5 seals the semiconductor chip 2, the die pad 3, and the plurality of leads 4.

半導体チップ２は、機能素子が形成されている側の表面（デバイス形成面）を上方に向けた状態で、ダイパッド３上にダイボンディングされている。また、半導体チップ２の表面には、複数個のパッド（図示せず）が形成されている。パッドは、半導体チップ２の最表面に形成された表面保護膜から配線層の一部を露出させることによって形成されている。各パッドは、ボンディングワイヤ６によってリード４に接続されている。   The semiconductor chip 2 is die-bonded on the die pad 3 with the surface on which the functional elements are formed (device forming surface) facing upward. A plurality of pads (not shown) are formed on the surface of the semiconductor chip 2. The pad is formed by exposing a part of the wiring layer from the surface protective film formed on the outermost surface of the semiconductor chip 2. Each pad is connected to the lead 4 by a bonding wire 6.

封止樹脂５は、たとえば、エポキシ樹脂からなる。封止樹脂５は、図１に示すように、例えば、上下方向に扁平な略直方体形状に形成されている。上下方向は、半導体装置１の厚さ方向と同義である。略直方体状の封止樹脂５は、底面をなす下面５ａと、天面をなす上面５ｂと、下面５ａおよび上面５ｂに対して略垂直な方向に延びる側面５ｃとを有している。下面５ａおよび上面５ｂは、いずれも平坦面である。   The sealing resin 5 is made of, for example, an epoxy resin. As shown in FIG. 1, the sealing resin 5 is formed in, for example, a substantially rectangular parallelepiped shape that is flat in the vertical direction. The vertical direction is synonymous with the thickness direction of the semiconductor device 1. The substantially rectangular parallelepiped sealing resin 5 has a lower surface 5a forming a bottom surface, an upper surface 5b forming a top surface, and a side surface 5c extending in a direction substantially perpendicular to the lower surface 5a and the upper surface 5b. Both the lower surface 5a and the upper surface 5b are flat surfaces.

下面５ａおよび上面５ｂは、平面視において、たとえば略矩形状に形成されている。側面５ｃは、下面５ａおよび上面５ｂに連なっている。詳しくは、側面５ｃは、半導体装置１において、下面５ａおよび上面５ｂを除いた全周に形成されている。換言すれば、半導体装置１は、下面５ａおよび上面５ｂのそれぞれの４辺に連なる４つの側面５ｃを有している。   The lower surface 5a and the upper surface 5b are formed, for example, in a substantially rectangular shape in plan view. The side surface 5c is continuous with the lower surface 5a and the upper surface 5b. Specifically, the side surface 5c is formed in the entire circumference of the semiconductor device 1 except for the lower surface 5a and the upper surface 5b. In other words, the semiconductor device 1 has four side surfaces 5c connected to the four sides of the lower surface 5a and the upper surface 5b.

ダイパッド３およびリード４は、後述するように、銅または銅を含む合金からなる金属薄板から形成される。
ダイパッド３は、平面視矩形状の本体部７と、本体部７の周囲を取り囲む平面視矩形枠状の抜け止め部８とを一体的に備えている。本体部７は、その下面７ａが封止樹脂５の下面５ａから露出している。底面視において、本体部７は封止樹脂５の中央部において、本体部７の４辺が封止樹脂５の４辺とほぼ平行となる姿勢で配置されている。封止樹脂５の下面５ａから露出する本体部７の下面７ａには、半田濡れ性を高めるための半田めっき層（図示略）が形成されている。 As will be described later, the die pad 3 and the lead 4 are formed from a thin metal plate made of copper or an alloy containing copper.
The die pad 3 is integrally provided with a main body portion 7 having a rectangular shape in plan view and a retaining portion 8 having a rectangular frame shape in plan view surrounding the main body portion 7. The lower surface 7 a of the main body 7 is exposed from the lower surface 5 a of the sealing resin 5. When viewed from the bottom, the main body portion 7 is arranged in a posture in which the four sides of the main body portion 7 are substantially parallel to the four sides of the sealing resin 5 at the central portion of the sealing resin 5. A solder plating layer (not shown) for improving solder wettability is formed on the lower surface 7a of the main body 7 exposed from the lower surface 5a of the sealing resin 5.

抜け止め部８は、本体部７よりも薄く形成されている。抜け止め部８の上面は、本体部７の上面と面一をなしている。半導体チップ２とともにダイパッド３を樹脂封止した状態では、抜け止め部８の下方に封止樹脂５が回り込むので、ダイパッド３の封止樹脂５からの抜け防止が図られる。
複数のリード４は、ダイパッド３の各側面と直交する各方向における両側に、それぞれ同数ずつ設けられている。ダイパッド３の各側面に対向するリード４は、その対向する側面と平行な方向に間隔（この例では等間隔）をおいて配置されている。言い換えれば、平面視（底面視）において、封止樹脂５の４つの辺（側面）に対応した４つの側縁部それぞれに、複数のリード４がその辺の長さ方向に間隔（この例では等間隔）をおいて配置されている。この実施形態では、封止樹脂５の各側縁部に７個ずつリード４が配置されている。 The retaining portion 8 is formed thinner than the main body portion 7. The upper surface of the retaining portion 8 is flush with the upper surface of the main body portion 7. In a state where the die pad 3 is resin-sealed together with the semiconductor chip 2, the sealing resin 5 wraps under the retaining portion 8, so that the die pad 3 can be prevented from coming off from the sealing resin 5.
The same number of leads 4 is provided on both sides in each direction orthogonal to each side surface of the die pad 3. The leads 4 facing each side surface of the die pad 3 are arranged at intervals (equal intervals in this example) in a direction parallel to the facing side surfaces. In other words, in a plan view (bottom view), a plurality of leads 4 are spaced apart in the length direction of the sides (in this example, in each of the four side edges corresponding to the four sides (side surfaces) of the sealing resin 5). Are arranged at equal intervals). In this embodiment, seven leads 4 are arranged on each side edge of the sealing resin 5.

各リード４は、ダイパッド３の側面と直交する方向（ダイパッド３との対向方向）に長尺な平面視矩形状に形成されている。言い換えれば、封止樹脂５の各側縁部に配置された複数のリード４は、その側縁部に対応した封止樹脂５の側面５ｃと直交する方向に長尺な平面視矩形状に形成されている。各リード４は、本体部９と、ダイパッド３側の端部に下面側から潰し加工を施すことによって形成された抜け止め部１０とを一体的に備えている。   Each lead 4 is formed in a rectangular shape in plan view that is long in a direction orthogonal to the side surface of the die pad 3 (a direction facing the die pad 3). In other words, the plurality of leads 4 arranged on each side edge of the sealing resin 5 are formed in a rectangular shape in plan view that is long in a direction perpendicular to the side surface 5c of the sealing resin 5 corresponding to the side edge. Has been. Each lead 4 is integrally provided with a main body portion 9 and a retaining portion 10 formed by crushing the end portion on the die pad 3 side from the lower surface side.

本体部９は、その下面９ａ（接続面）が封止樹脂５の下面５ａから露出し、長手方向の外側端面９ｂが封止樹脂５の側面５ｃから露出している。また、本体部９の下面９ａと外側端面９ｂとが交差して形成された角部も封止樹脂５から露出している。抜け止め部１０は、本体部９よりも薄く形成されている。抜け止め部１０の上面は、本体部９の上面と面一をなしている。半導体チップ２とともにリード４を樹脂封止した状態では、抜け止め部１０の下方に封止樹脂５が回り込むから、リード４の封止樹脂５からの抜け防止が図られる。   As for the main-body part 9, the lower surface 9a (connection surface) is exposed from the lower surface 5a of the sealing resin 5, and the outer side end surface 9b of a longitudinal direction is exposed from the side surface 5c of the sealing resin 5. Further, corner portions formed by intersecting the lower surface 9 a and the outer end surface 9 b of the main body 9 are also exposed from the sealing resin 5. The retaining portion 10 is formed thinner than the main body portion 9. The top surface of the retaining portion 10 is flush with the top surface of the main body portion 9. In a state where the leads 4 are resin-sealed together with the semiconductor chip 2, the sealing resin 5 wraps under the retaining portion 10, so that the lead 4 can be prevented from coming off from the sealing resin 5.

図２に示すように、封止樹脂５の各側縁部に配置された複数のリード４のうち、中央部に配置されたリード４をリード４といい、そのリード４の両側のリード４をリード４Ｂといい、そのリード４Ｂの両側にあるリード４をリード４Ｃといい、そのリード４Ｃの両側にある最も外側のリード４をリード４Ｄという場合がある。
封止樹脂５の各側縁部に配置された複数のリード４は、最も外側のリード４Ｄの下面露出部の面積（本体部９の下面９ａの面積）が、中央部のリード４の下面露出部の面積（本体部９の下面９ａの面積）よりも大きくなるように形成されている。この実施形態では、封止樹脂５の各側縁部に配置された複数のリード４は、中央部のリード４の下面露出部の面積が最も小さく、その両側のリード４Ｂの下面露出部の面積が２番に小さく（３番目に大きく）、その両側のリード４Ｃの下面露出部の面積が３番に小さく（２番目に大きく）、最も外側のリード４Ｄの下面露出部の面積が最も大きくなるように形成されている。つまり、封止樹脂５の各側縁部に配置された複数のリード４において、中央部に対して外側に配置されているリード４ほど、その下面露出部の面積が大きくされている。 As shown in FIG. 2, among the plurality of leads 4 arranged on each side edge of the sealing resin 5, the lead 4 arranged at the center is called a lead 4, and the leads 4 on both sides of the lead 4 are The lead 4B may be referred to as a lead 4B on both sides of the lead 4B, and the outermost lead 4 on both sides of the lead 4C may be referred to as a lead 4D.
The plurality of leads 4 arranged on each side edge of the sealing resin 5 has an area of the lower surface exposed portion of the outermost lead 4D (an area of the lower surface 9a of the main body 9) exposed to the lower surface of the lead 4 at the center. It is formed to be larger than the area of the part (the area of the lower surface 9a of the main body 9). In this embodiment, the plurality of leads 4 arranged at each side edge of the sealing resin 5 has the smallest area of the lower surface exposed portion of the lead 4 at the center, and the area of the lower surface exposed portion of the lead 4B on both sides thereof. Is the second smallest (third largest), the area of the lower surface exposed portion of the lead 4C on both sides thereof is the third smallest (second largest), and the area of the lower surface exposed portion of the outermost lead 4D is the largest. It is formed as follows. That is, in the plurality of leads 4 arranged on each side edge of the sealing resin 5, the area of the lower surface exposed portion of the leads 4 arranged on the outer side with respect to the central portion is increased.

具体的には、封止樹脂５の各側縁部に配置された複数のリード４の本体部９の幅および厚さは同じであるが、これらの本体部９の長さは同じではない。つまり、中央部のリード４の本体部９の長さが最も短い。中央部のリード４の両側のリード４Ｂの本体部９の長さが２番に短い（３番目に長い）。リード４Ｂの両側のリード４Ｃの本体部９の長さが３番に短い（２番目に長い）。そして、最も外側のリード４Ｄの本体部９の長さが最も長い。   Specifically, the widths and thicknesses of the main body portions 9 of the plurality of leads 4 arranged at the side edge portions of the sealing resin 5 are the same, but the lengths of the main body portions 9 are not the same. That is, the length of the main body 9 of the lead 4 at the center is the shortest. The length of the main body 9 of the lead 4B on both sides of the central lead 4 is the second shortest (third longest). The length of the main body 9 of the lead 4C on both sides of the lead 4B is the third shortest (second longest). The length of the main body 9 of the outermost lead 4D is the longest.

封止樹脂５の下面５ａから露出する本体部９の下面９ａには、半田濡れ性を高めるための半田めっき層（図示略）が形成されており、この下面９ａは、実装基板（配線基板）上のランドに半田接合される外部端子として機能する。一方、本体部９の上面は、封止樹脂５内に封止されている。この本体部９の上面は、インナーリードとしての役割を担い、ボンディングワイヤ６が接続されている。   A solder plating layer (not shown) for improving solder wettability is formed on the lower surface 9a of the main body 9 exposed from the lower surface 5a of the sealing resin 5. The lower surface 9a is a mounting substrate (wiring substrate). Functions as an external terminal soldered to the upper land. On the other hand, the upper surface of the main body 9 is sealed in the sealing resin 5. The upper surface of the main body 9 serves as an inner lead, and a bonding wire 6 is connected thereto.

図４は、半導体装置１の製造に用いられるリードフレームの一部を示す底面図である。
半導体装置１は、後述するように、リードフレーム２０を用いたＭＰ方式により製造される。リードフレーム２０は、銅を含む金属（たとえば、銅を主成分として、この銅に対して、Ｃｏ、Ｆｅ、Ｎｉ、Ｃｒ、Ｓｎ、Ｚｎなどの元素を、１０分の数％〜数％添加して得られる銅合金）の薄板を加工することにより形成される。 FIG. 4 is a bottom view showing a part of a lead frame used for manufacturing the semiconductor device 1.
The semiconductor device 1 is manufactured by the MP method using the lead frame 20 as described later. The lead frame 20 is made of a metal containing copper (for example, copper as a main component, and elements such as Co, Fe, Ni, Cr, Sn, Zn, etc. are added to this copper by several percent to several percent. The copper alloy is obtained by processing a thin plate.

リードフレーム２０は、格子状の支持部２１と、支持部２１に取り囲まれる各矩形領域内に配置されるダイパッド３と、ダイパッド３の周囲に配置される複数のリード（リード構成部材）４とを一体的に備えている。
ダイパッド３は、その各角部と支持部２１との間に架設される吊りリード２２によって支持部２１に支持されている。各リード４は、ダイパッド３側と反対側の端部が支持部２１に接続されている。互いに隣り合うダイパッド３の間において、一方のダイパッド３の周囲に配置される各リード４と他方のダイパッド３の周囲に配置される各リード４とは、リード４の長手方向に支持部２１を挟んで対向し、一直線状に延びている。 The lead frame 20 includes a lattice-shaped support portion 21, a die pad 3 disposed in each rectangular region surrounded by the support portion 21, and a plurality of leads (lead constituent members) 4 disposed around the die pad 3. Integrated.
The die pad 3 is supported on the support portion 21 by suspension leads 22 that are laid between the corner portions of the die pad 3 and the support portion 21. Each lead 4 is connected to the support portion 21 at the end opposite to the die pad 3 side. Between the die pads 3 adjacent to each other, each lead 4 arranged around one die pad 3 and each lead 4 arranged around the other die pad 3 sandwich the support portion 21 in the longitudinal direction of the lead 4. And extend in a straight line.

図５〜図９は、半導体装置１の製造方法を示す図解的な断面図である。
半導体装置１の製造方法について説明する。まず、図５に示すように、リードフレーム２０が用意される。なお、図５〜図９において、リードフレーム２０は、その切断面のみが示されている。
次に、図６に示すように、リードフレーム２０のダイパッド３上に、たとえば、高融点はんだ（融点が２６０℃以上のはんだ）、銀ペーストなどからなる接合材（図示せず）を介して、半導体チップ２がダイボンディングされる。次に、半導体チップ２のパッドとリード４の上面とが、たとえば、金、銅またはアルミニウムの細線からなるボンディングワイヤ６で接続される（ボンディング工程）。 5 to 9 are schematic sectional views showing a method for manufacturing the semiconductor device 1.
A method for manufacturing the semiconductor device 1 will be described. First, as shown in FIG. 5, a lead frame 20 is prepared. 5 to 9, only the cut surface of the lead frame 20 is shown.
Next, as shown in FIG. 6, on the die pad 3 of the lead frame 20, for example, via a bonding material (not shown) made of high melting point solder (solder having a melting point of 260 ° C. or higher), silver paste, or the like. The semiconductor chip 2 is die bonded. Next, the pads of the semiconductor chip 2 and the upper surfaces of the leads 4 are connected by bonding wires 6 made of, for example, fine wires of gold, copper, or aluminum (bonding process).

その後、リードフレーム２０が封止用の金型に入れられ、図７に示すように、ダイパッド３の本体部７の下面７ａ、リード４の本体部９の下面９ａおよび支持部２１の下面が露出するように、リードフレーム２０および半導体チップ２が封止樹脂３１によって封止される（樹脂封止工程）。封止樹脂３１は、たとえば、エポキシ樹脂からなる。
封止樹脂３１による封止方法としては、たとえば、トランスファーモールド法などの方法が採用される。トランスファーモールド法では、封止樹脂３１を形成するためのキャビティを有する一対の金型が用いられ、この一対の金型間にリードフレーム２０を挟み込む。そして、キャビティ内に、溶融した樹脂を充填し、この樹脂を冷却・固化することによって封止することができる。 Thereafter, the lead frame 20 is placed in a sealing mold, and the lower surface 7a of the main body portion 7 of the die pad 3, the lower surface 9a of the main body portion 9 of the lead 4 and the lower surface of the support portion 21 are exposed as shown in FIG. As described above, the lead frame 20 and the semiconductor chip 2 are sealed with the sealing resin 31 (resin sealing step). The sealing resin 31 is made of, for example, an epoxy resin.
As a sealing method using the sealing resin 31, for example, a transfer molding method or the like is employed. In the transfer molding method, a pair of molds having cavities for forming the sealing resin 31 is used, and the lead frame 20 is sandwiched between the pair of molds. The cavity can be filled with a molten resin, and the resin can be sealed by cooling and solidifying.

樹脂封止工程が終了すると、半製品４０が完成する。半製品４０は、リードフレーム２０と、半導体チップ２と、これらを封止した封止樹脂３１とを含んでいる。封止樹脂３１は、リードフレーム２０を覆う板状をなしている。封止樹脂３１は、その底面をなす下面３１ａと、その天面をなす上面３１ｂとを含んでいる。封止樹脂３１の下面３１ａから、ダイパッド３の本体部７の下面７ａ、リード４の本体部９の下面９ａおよび支持部２１の下面が露出される。ダイパッド３の本体部７の下面７ａおよびリード４の本体部９の下面９ａは、封止樹脂３１の下面３１ａと面一になっている。   When the resin sealing step is finished, the semi-finished product 40 is completed. The semi-finished product 40 includes the lead frame 20, the semiconductor chip 2, and a sealing resin 31 that seals them. The sealing resin 31 has a plate shape that covers the lead frame 20. The sealing resin 31 includes a lower surface 31a that forms the bottom surface, and an upper surface 31b that forms the top surface. From the lower surface 31 a of the sealing resin 31, the lower surface 7 a of the main body portion 7 of the die pad 3, the lower surface 9 a of the main body portion 9 of the lead 4 and the lower surface of the support portion 21 are exposed. The lower surface 7 a of the main body portion 7 of the die pad 3 and the lower surface 9 a of the main body portion 9 of the lead 4 are flush with the lower surface 31 a of the sealing resin 31.

その後、半製品４０を切断して半導体装置１を個別に切り出す工程が行われる。この工程が完了すると、封止樹脂３１は、個々の半導体装置１の封止樹脂５となる（図９参照）。
具体的には、まず、封止樹脂３１から露出する、ダイパッド３の本体部７の下面７ａおよびリード４の本体部９の下面９ａに、半田めっき層（図示略）が形成される（めっき工程）。 Thereafter, a step of cutting the semi-finished product 40 and cutting the semiconductor device 1 individually is performed. When this step is completed, the sealing resin 31 becomes the sealing resin 5 of each semiconductor device 1 (see FIG. 9).
Specifically, first, a solder plating layer (not shown) is formed on the lower surface 7a of the main body portion 7 of the die pad 3 and the lower surface 9a of the main body portion 9 of the lead 4 exposed from the sealing resin 31 (plating step). ).

次に、図８に示すように、リードフレーム２０の支持部２１上に設定されたダイシングライン（図示略）に沿って、ダイシングブレード３４を移動させる。ダイシングブレード３４は、その円盤形状の中心軸線まわりに回転しながら、ダイシングライン上を移動する。その際、ダイシングブレード３４は、支持部２１の下面側（封止樹脂３１の下面３１ａ側）から入れられる。これにより、支持部２１と、支持部２１上の封止樹脂３１と、支持部２１の両側の所定幅の領域に存在するリード４の基端部と、リード４の基端部上の封止樹脂３１が除去される（ダイシング工程）。   Next, as shown in FIG. 8, the dicing blade 34 is moved along a dicing line (not shown) set on the support portion 21 of the lead frame 20. The dicing blade 34 moves on the dicing line while rotating around the disc-shaped central axis. At that time, the dicing blade 34 is inserted from the lower surface side of the support portion 21 (the lower surface 31a side of the sealing resin 31). As a result, the support portion 21, the sealing resin 31 on the support portion 21, the base end portion of the lead 4 existing in the region of a predetermined width on both sides of the support portion 21, and the sealing on the base end portion of the lead 4 The resin 31 is removed (dicing process).

これにより、図９に示すように、各リード４が支持部２１から切り離されるとともに、封止樹脂３１が切り分けられて封止樹脂５となる。こうして、リード４の本体部９の下面９ａおよび外側端面９ｂと、リード４の本体部９の下面９ａと外側端面９ｂとが交差して形成される角部とが封止樹脂５から露出し、図１に示す構造の半導体装置１の個片が得られる。   As a result, as shown in FIG. 9, each lead 4 is separated from the support portion 21, and the sealing resin 31 is cut into the sealing resin 5. Thus, the lower surface 9a and the outer end surface 9b of the main body portion 9 of the lead 4 and the corner portion formed by intersecting the lower surface 9a and the outer end surface 9b of the main body portion 9 of the lead 4 are exposed from the sealing resin 5, Individual pieces of the semiconductor device 1 having the structure shown in FIG. 1 are obtained.

図１０は、図１に示す半導体装置の実装状態を示す図解的な断面図である。
上記のように得られた半導体装置１は、実装基板（配線基板）５１の表面５２、つまりランド５３が形成されている面に対して、リード４の本体部９の下面９ａを対向させて表面実装される。
ランド５３上には、クリーム半田５４が塗られている。この半導体装置１を実装基板５１に表面実装する際には、そのクリーム半田５４およびリード４の本体部９の下面９ａに形成された半田めっき層（図示略）を介して、リード４の本体部９の下面９ａがランド５３に対して接合される。 FIG. 10 is a schematic cross-sectional view showing a mounting state of the semiconductor device shown in FIG.
The semiconductor device 1 obtained as described above is such that the surface 52 of the mounting substrate (wiring substrate) 51, that is, the surface on which the land 53 is formed, is opposed to the lower surface 9 a of the main body 9 of the lead 4. Implemented.
On the land 53, cream solder 54 is applied. When the semiconductor device 1 is surface-mounted on the mounting substrate 51, the main body portion of the lead 4 via the cream solder 54 and a solder plating layer (not shown) formed on the lower surface 9 a of the main body portion 9 of the lead 4. The lower surface 9 a of 9 is joined to the land 53.

このとき、リード４の本体部９の下面９ａがランド５３上のクリーム半田５４に接合されると、クリーム半田５４がリード４の本体部９の外側端面９ｂに這い上がるように密着する。
実装基板５１は温度変化によって撓む。実装基板５１が撓むと、半導体装置１のリード４とランド５３とを接合している半田５４に応力が加わる。この半導体装置１ではリード４の一部が封止樹脂５から突出していないので、半田５４に加えられた応力はリード４によって吸収されにくい。このため、リードの一部が封止樹脂から突出しているタイプの半導体装置に比べて、リード４と半田５４との接合部にクラックが入りやすい。 At this time, when the lower surface 9 a of the main body portion 9 of the lead 4 is joined to the cream solder 54 on the land 53, the cream solder 54 comes into close contact with the outer end surface 9 b of the main body portion 9 of the lead 4.
The mounting substrate 51 bends due to temperature changes. When the mounting substrate 51 is bent, stress is applied to the solder 54 that joins the lead 4 and the land 53 of the semiconductor device 1. In this semiconductor device 1, since a part of the lead 4 does not protrude from the sealing resin 5, the stress applied to the solder 54 is difficult to be absorbed by the lead 4. For this reason, compared with a semiconductor device of a type in which a part of the lead protrudes from the sealing resin, the joint between the lead 4 and the solder 54 is likely to crack.

特に、平面視において封止樹脂５のコーナ近くにあるリード４（前述の最も外側のリード４Ｄ）と半田との接合部にクラックが入りやすい。この理由は、実装基板５１が撓んだときに、封止樹脂５のコーナに近い箇所ほど大きな応力が作用するからである。前述の実施形態では、封止樹脂５の各側縁部に配置された複数のリード４において、中央部に対して外側に配置されているリード４ほど、その下面露出部の面積（本体部９の下面９ａの面積）が大きくされている。これにより、封止樹脂５の各側縁部に配置された複数のリード４において、封止樹脂５のコーナに近いものほど、半田との接合面積を大きくすることができる。これにより、大きな応力が作用すると考えられる封止樹脂５のコーナ近くにあるリード４（前述の最も外側のリード４Ｄ）と半田との接合部にクラックが入るのを抑制することができる。この結果、リード４と実装基板５１との接合部にクラックが入りにくい半導体装置が得られる。   In particular, cracks are likely to occur at the joint between the lead 4 (the outermost lead 4D described above) and the solder near the corner of the sealing resin 5 in plan view. The reason for this is that when the mounting substrate 51 is bent, a greater stress is applied to a portion closer to the corner of the sealing resin 5. In the above-described embodiment, in the plurality of leads 4 arranged on each side edge of the sealing resin 5, the area of the lower surface exposed portion (the main body portion 9) increases as the lead 4 arranged outside the center portion. The area of the lower surface 9a is increased. Thereby, in the some lead | read | reed 4 arrange | positioned at each side edge part of the sealing resin 5, the junction area with solder can be enlarged, so that the thing close | similar to the corner of the sealing resin 5 is possible. As a result, cracks can be prevented from entering the joint between the lead 4 (outermost lead 4D described above) and the solder near the corner of the sealing resin 5 where a large stress is considered to act. As a result, a semiconductor device in which cracks are unlikely to occur at the joint between the lead 4 and the mounting substrate 51 is obtained.

前述の実施形態では、封止樹脂５の各側縁部に配置された複数のリード４は、リード４の本体部９の長さを異ならせることにより、中央部に対して外側に配置されているリード４ほど、その下面露出部の面積（本体部９の下面９ａの面積）が大きくなるように形成されている。しかし、図１１に示すように、各リード４の本体部９の長さは同じとし、リード４の本体部９の幅を中央部に対して外側に配置されているリード４ほど大きくすることにより、中央部に対して外側に配置されているリード４ほど、その下面露出部の面積（本体部９の下面９ａの面積）が大きくなるようにしてもよい。また、図１２に示すように、リード４の本体部９の長さおよび幅の両方を中央部に対して外側に配置されているリード４ほど大きくすることにより、中央部に対して外側に配置されているリード４ほど、その下面露出部の面積（本体部９の下面９ａの面積）が大きくなるようにしてもよい。   In the above-described embodiment, the plurality of leads 4 arranged on each side edge of the sealing resin 5 are arranged on the outer side with respect to the central part by changing the length of the main body 9 of the lead 4. The lead 4 is formed such that the exposed area of the lower surface (the area of the lower surface 9a of the main body 9) increases. However, as shown in FIG. 11, the length of the main body portion 9 of each lead 4 is the same, and the width of the main body portion 9 of the lead 4 is increased as the lead 4 arranged on the outer side with respect to the center portion. The area of the lower surface exposed portion (the area of the lower surface 9a of the main body 9) may be increased as the lead 4 is arranged on the outer side with respect to the central portion. Also, as shown in FIG. 12, the length and width of the main body portion 9 of the lead 4 are both increased toward the outer side with respect to the central portion by increasing the length of the lead 4 disposed on the outer side relative to the central portion. The lead 4 that is exposed may have a larger area of the exposed lower surface (area of the lower surface 9a of the main body 9).

また、前述の実施形態では、封止樹脂５の各側縁部に配置された複数のリード４において、中央部に対して外側に配置されているリード４ほど、その下面露出部の面積（本体部９の下面９ａの面積）が大きくされている。しかし、図１３に示すように、封止樹脂５の各側縁部に配置された複数のリード４において、最も外側のリード４Ｄ以外のリード４，４Ｂ，４Ｃの下面露出部の面積（本体部９の下面９ａの面積）を同じとし、最も外側のリード４Ｄの下面露出部の面積（本体部９の下面９ａの面積）を、他のリード４，４Ｂ，４Ｃの下面露出部の面積よりも大きくするようにしてもよい。この場合、最も外側のリード４Ｄの本体部９の長さおよび幅の一方または両方を、他のリード４，４Ｂ，４Ｃの本体部９のそれよりも大きくすればよい。   Further, in the above-described embodiment, in the plurality of leads 4 arranged on each side edge portion of the sealing resin 5, the area of the lower surface exposed portion (main body) of the lead 4 arranged on the outer side with respect to the central portion is larger. The area of the lower surface 9a of the part 9 is increased. However, as shown in FIG. 13, in the plurality of leads 4 arranged on each side edge of the sealing resin 5, the area of the lower surface exposed portion of the leads 4, 4B, 4C other than the outermost lead 4D (main body portion) 9) and the area of the lower surface exposed portion of the outermost lead 4D (the area of the lower surface 9a of the main body 9) is larger than the area of the lower surface exposed portions of the other leads 4, 4B, 4C. You may make it enlarge. In this case, one or both of the length and the width of the main body 9 of the outermost lead 4D may be made larger than that of the main body 9 of the other leads 4, 4B, 4C.

また、図１４に示すように、封止樹脂５の各側縁部に配置された複数のリード４において、中央部のリード４以外のリード４Ｂ，４Ｃ，４Ｄの下面露出部の面積（本体部９の下面９ａの面積）を同じとし、それらのリード４Ｂ，４Ｃ，４Ｄの下面露出部の面積を、中央部のリード４Ｄの下面露出部の面積（本体部９の下面９ａの面積）よりも大きくするようにしてもよい。この場合、中央部のリード４以外のリード４Ｂ，４Ｃ，４Ｄの本体部９の長さおよび幅の一方または両方を、中央部のリード４の本体部９のそれよりも大きくすればよい。   Further, as shown in FIG. 14, in the plurality of leads 4 arranged on each side edge portion of the sealing resin 5, the area of the lower surface exposed portion of the leads 4 </ b> B, 4 </ b> C, 4 </ b> D other than the central lead 4 (main body portion) The area of the lower surface exposed portion of the leads 4B, 4C, and 4D is larger than the area of the lower surface exposed portion of the lead 4D in the center (the area of the lower surface 9a of the main body 9). You may make it enlarge. In this case, one or both of the length and width of the main body 9 of the leads 4B, 4C, 4D other than the central lead 4 may be made larger than that of the main body 9 of the central lead 4.

つまり、封止樹脂５の各側縁部に配置された複数のリード４において、最も外側のリード４の下面露出部の面積が、中央のリード４の下面露出部の面積よりも大きければよい。
前述の実施形態では、平面視（底面視）において、封止樹脂５の４つの辺（側面）に対応した４つの側縁部それぞれに、複数のリード４がその辺の長さ方向に間隔をおいて配置されている。しかし、平面視（底面視）において、封止樹脂の４つの辺（側面）に対応した４つの側縁部のうちの少なくとも１つに、複数のリード４がその辺の長さ方向に間隔をおいて配置されている半導体装置にも、この発明を適用することができる。 That is, in the plurality of leads 4 arranged on each side edge portion of the sealing resin 5, it is only necessary that the area of the lower surface exposed portion of the outermost lead 4 is larger than the area of the lower surface exposed portion of the central lead 4.
In the above-described embodiment, in the plan view (bottom view), the plurality of leads 4 are spaced apart in the length direction of each of the four side edges corresponding to the four sides (side surfaces) of the sealing resin 5. Arranged. However, in plan view (bottom view), a plurality of leads 4 are spaced apart in the length direction of at least one of the four side edges corresponding to the four sides (side surfaces) of the sealing resin. The present invention can also be applied to semiconductor devices arranged in the above.

前述の実施形態では、ＱＦＮが適用された半導体装置を取り上げたが、本発明は、ＳＯＮ（Smll Outlined Non-leded Pckge）など、他の種類のノンリードパッケージが適用された半導体装置に適用することもできる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。 In the above-described embodiment, the semiconductor device to which QFN is applied is taken up. However, the present invention is applied to a semiconductor device to which other types of non-lead packages such as SON (Smll Outlined Non-led Pckge) are applied. You can also.
In addition, various design changes can be made within the scope of matters described in the claims.

１ 半導体装置
２ 半導体チップ
３ ダイパッド
４，４Ａ，４Ｂ，４Ｃ，４Ｄ リード
５ 封止樹脂
５ａ 下面
５ｂ 上面
５ｃ 側面
６ ボンディングワイヤ
７ 本体部（ダイパッド）
７ａ 下面
８ 抜け止め部（ダイパッド）
９ 本体部（リード）
９ａ 下面
９ｂ 外側端面
１０ 抜け止め部（リード）
２０ リードフレーム
２１ 支持部
２２ 吊りリード
３１ 封止樹脂
３１ａ 下面
３１ｂ 上面
３４ ダイシングブレード
４０ 半製品
５１ 実装基板
５２ 表面
５３ ランド DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Semiconductor chip 3 Die pad 4, 4A, 4B, 4C, 4D Lead 5 Sealing resin 5a Lower surface 5b Upper surface 5c Side surface 6 Bonding wire 7 Body part (die pad)
7a Bottom surface 8 Retaining part (die pad)
9 Body (Lead)
9a Lower surface 9b Outer end surface 10 Retaining part (lead)
20 Lead frame 21 Support portion 22 Hanging lead 31 Sealing resin 31a Lower surface 31b Upper surface 34 Dicing blade 40 Semifinished product 51 Mounting substrate 52 Surface 53 Land

Claims (11)

半導体チップと、
前記半導体チップの周囲に配置された複数のリードと、
前記リードの下面および前記半導体チップとは反対側の外側端面が露出するように、前記半導体チップおよび前記リードを封止する平面視矩形状の封止樹脂とを含み、
前記複数のリードは、平面視において、前記封止樹脂の４つの辺に対応した４つの側縁部のうちの少なくとも１つの側縁部に、その辺の長さ方向に間隔をおいて配置された複数のリードを含み、前記側縁部に配置された複数のリードにおいて、両端に配置されたリードの下面露出部の面積が、中央部に配置されたリードの下面露出部の面積よりも大きい、半導体装置。 A semiconductor chip;
A plurality of leads arranged around the semiconductor chip;
Including a sealing resin having a rectangular shape in plan view for sealing the semiconductor chip and the lead so that the lower end of the lead and the outer end surface opposite to the semiconductor chip are exposed,
The plurality of leads are arranged at intervals in the length direction of at least one of the four side edges corresponding to the four sides of the sealing resin in plan view. In the plurality of leads arranged at the side edge portion, the area of the lower surface exposed portion of the lead arranged at both ends is larger than the area of the lower surface exposed portion of the lead arranged at the center portion. , Semiconductor devices. 前記側縁部に配置された前記複数のリードは、平面視において、当該側縁部に対応する前記封止樹脂の１辺と直交する方向に長い矩形状に形成されている、請求項１に記載の半導体装置。   The plurality of leads arranged at the side edge are formed in a rectangular shape that is long in a direction orthogonal to one side of the sealing resin corresponding to the side edge in plan view. The semiconductor device described. 前記両端に配置されたリードの下面露出部の幅は、前記中央部に配置されたリードの下面露出部の幅と等しく、前記両端に配置されたリードの下面露出部の長さが、前記中央部に配置されたリードの下面露出部の長さよりも大きい、請求項２に記載の半導体装置。   The width of the lower surface exposed portion of the lead disposed at both ends is equal to the width of the lower surface exposed portion of the lead disposed at the central portion, and the length of the lower surface exposed portion of the lead disposed at the both ends is equal to the center. The semiconductor device according to claim 2, wherein the length is longer than a length of a lower surface exposed portion of the lead arranged in the portion. 前記両端に配置されたリードの下面露出部の長さは、前記中央部に配置されたリードの下面露出部長さと等しく、前記両端に配置されたリードの下面露出部の幅は、前記中央部に配置されたリードの下面露出部の幅よりも大きい、請求項２に記載の半導体装置。   The length of the lower surface exposed portion of the lead disposed at both ends is equal to the length of the lower surface exposed portion of the lead disposed at the central portion, and the width of the lower surface exposed portion of the lead disposed at both ends is equal to the central portion. The semiconductor device according to claim 2, wherein the semiconductor device is larger than a width of a lower surface exposed portion of the arranged lead. 前記両端に配置されたリードの下面露出部の幅および長さは、前記中央部に配置されたリードの下面露出部の幅および長さよりも大きい、請求項２に記載の半導体装置。   3. The semiconductor device according to claim 2, wherein the width and length of the lower surface exposed portion of the lead disposed at both ends are larger than the width and length of the lower surface exposed portion of the lead disposed at the center portion. 前記側縁部に配置された複数のリードにおいて、前記中央部に配置されたリードに対して外側に配置されているリードほど、その下面露出部の面積が大きい、請求項１または２に記載の半導体装置。   3. The plurality of leads arranged at the side edge portion, wherein the area of the lower surface exposed portion is larger as the lead is arranged outside the lead arranged at the center portion. Semiconductor device. 前記側縁部に配置された複数のリードにおいて、前記両端に配置されたリード以外のリードの下面露出部の面積が同じであり、前記両端に配置されたリードの下面露出部の面積が、前記両端に配置されたリード以外のリードの下面露出部の面積よりも大きい、請求項１または２に記載の半導体装置。   In the plurality of leads arranged at the side edge portions, the areas of the lower surface exposed portions of the leads other than the leads arranged at the both ends are the same, and the areas of the lower surface exposed portions of the leads arranged at the both ends are 3. The semiconductor device according to claim 1, wherein the semiconductor device is larger than an area of a lower surface exposed portion of a lead other than the leads arranged at both ends. 前記側縁部に配置された複数のリードにおいて、前記中央部に配置されたリード以外のリードの下面露出部の面積が同じであり、前記中央部に配置されたリード以外のリードの下面露出部の面積が、前記中央部に配置されたリードの下面露出部の面積よりも大きい、請求項１または２に記載の半導体装置。   In the plurality of leads arranged at the side edge, the area of the exposed lower surface of the lead other than the lead arranged at the central portion is the same, and the exposed lower surface of the lead other than the lead arranged at the central portion 3. The semiconductor device according to claim 1, wherein an area of is larger than an area of a lower surface exposed portion of the lead disposed in the central portion. 前記半導体装置は、ＱＦＮ（Qud Flt Non-leded Pckge）が適用された半導体装置である、請求項１〜８のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the semiconductor device is a semiconductor device to which QFN (Qud Flt Non-led Pckge) is applied. 前記半導体装置は、ＳＯＮ（Smll Outlined Non-leded Pckge）が適用された半導体装置である、請求項１〜８のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the semiconductor device is a semiconductor device to which SON (Smll Outlined Non-led Pckge) is applied. 上面および下面を有し、当該上面に前記半導体チップがダイボンディングされていて、当該下面が前記封止樹脂の下面に露出するように前記封止樹脂で封止されたダイパッドさらに含む、請求項１〜１０のいずれか一項に記載の半導体装置。   The die pad further includes an upper surface and a lower surface, wherein the semiconductor chip is die-bonded on the upper surface, and the die pad is sealed with the sealing resin so that the lower surface is exposed on the lower surface of the sealing resin. 10. The semiconductor device according to any one of 10 to 10.
JP2016066328A 2016-03-29 2016-03-29 Semiconductor device Pending JP2017183417A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016066328A JP2017183417A (en) 2016-03-29 2016-03-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016066328A JP2017183417A (en) 2016-03-29 2016-03-29 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2017183417A true JP2017183417A (en) 2017-10-05

Family

ID=60007136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016066328A Pending JP2017183417A (en) 2016-03-29 2016-03-29 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2017183417A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161149A (en) * 2018-03-16 2019-09-19 ローム株式会社 Semiconductor device and method for manufacturing semiconductor device
WO2024101190A1 (en) * 2022-11-08 2024-05-16 ローム株式会社 Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224353A (en) * 1993-01-21 1994-08-12 Kokusai Electric Co Ltd Electrode structure of electronic component
JPH1012790A (en) * 1996-06-24 1998-01-16 Mitsubishi Electric Corp Semiconductor integrated circuit device
JPH11214606A (en) * 1998-01-29 1999-08-06 Matsushita Electron Corp Resin molded semiconductor device and lead frame
JP2001077278A (en) * 1999-10-15 2001-03-23 Amkor Technology Korea Inc Semiconductor package, lead frame thereof, manufacture of semiconductor package and mold thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224353A (en) * 1993-01-21 1994-08-12 Kokusai Electric Co Ltd Electrode structure of electronic component
JPH1012790A (en) * 1996-06-24 1998-01-16 Mitsubishi Electric Corp Semiconductor integrated circuit device
JPH11214606A (en) * 1998-01-29 1999-08-06 Matsushita Electron Corp Resin molded semiconductor device and lead frame
JP2001077278A (en) * 1999-10-15 2001-03-23 Amkor Technology Korea Inc Semiconductor package, lead frame thereof, manufacture of semiconductor package and mold thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161149A (en) * 2018-03-16 2019-09-19 ローム株式会社 Semiconductor device and method for manufacturing semiconductor device
JP7051508B2 (en) 2018-03-16 2022-04-11 ローム株式会社 Semiconductor devices and methods for manufacturing semiconductor devices
WO2024101190A1 (en) * 2022-11-08 2024-05-16 ローム株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
JP7228063B2 (en) semiconductor equipment
JP5122835B2 (en) Semiconductor device, lead frame, and manufacturing method of semiconductor device
US11908777B2 (en) Semiconductor package with plurality of leads and sealing resin
JP5089184B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
US9275945B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP5232394B2 (en) Manufacturing method of semiconductor device
JP2005057067A (en) Semiconductor device and manufacturing method thereof
JP7089388B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
TWI521658B (en) Semiconductor device and method of manufacturing the same
TW201626473A (en) Flat no-leads package with improved contact leads
CN104078438A (en) Leadframe, semiconductor package including a leadframe and method for producing a leadframe
TW201626527A (en) Flat no-leads package with improved contact leads
JP2013239740A (en) Semiconductor device
JP2005244035A (en) Mounting method of semiconductor device, and semiconductor device
JP2017183417A (en) Semiconductor device
JP7037368B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
US20190355651A1 (en) Two sided bondable lead frame
JP2016162964A (en) Semiconductor device manufacturing method and semiconductor device
JP6490453B2 (en) Semiconductor device manufacturing method and semiconductor device
JP6784511B2 (en) Mounting structure including semiconductor device and semiconductor device and mounting board
CN109768023B (en) Flat leadless package with surface mounting structure
KR20210000777U (en) Semiconductor package
JP2005191158A (en) Semiconductor device and its manufacturing method
JP5587464B2 (en) Manufacturing method of semiconductor device
WO2015129185A1 (en) Resin-sealed semiconductor device, production method therefor, and mounting body therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200918

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200918

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200925

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201007

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20201204

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20201210

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210225

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210520

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210701

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210729

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210729