JP5044489B2 - Hall element, Hall IC, and method of manufacturing Hall element - Google Patents

Hall element, Hall IC, and method of manufacturing Hall element Download PDF

Info

Publication number
JP5044489B2
JP5044489B2 JP2008167455A JP2008167455A JP5044489B2 JP 5044489 B2 JP5044489 B2 JP 5044489B2 JP 2008167455 A JP2008167455 A JP 2008167455A JP 2008167455 A JP2008167455 A JP 2008167455A JP 5044489 B2 JP5044489 B2 JP 5044489B2
Authority
JP
Japan
Prior art keywords
layer
hall element
hall
forming
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008167455A
Other languages
Japanese (ja)
Other versions
JP2009076861A (en
Inventor
実人 三好
光浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2008167455A priority Critical patent/JP5044489B2/en
Priority to US12/193,851 priority patent/US8026718B2/en
Publication of JP2009076861A publication Critical patent/JP2009076861A/en
Application granted granted Critical
Publication of JP5044489B2 publication Critical patent/JP5044489B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、III族窒化物半導体にて動作層を構成した磁気センサに関する。   The present invention relates to a magnetic sensor having an operation layer made of a group III nitride semiconductor.

半導体材料にて動作層を構成したホール素子や磁気抵抗効果素子などの磁気センサは、使用する半導体材料のキャリア移動度が大きいほど高い感度を示すことが知られている。そのため、従来より、磁気センサの動作層には、ＩｎＳｂやＩｎＡｓといった高い電子移動度を示す化合物半導体が用いられている（例えば、非特許文献１参照）。例えば、ＤＣブラシレスモータ用の磁気センサとして、ＩｎＳｂやＩｎＡｓなどの薄膜のホール効果を利用したホール素子が多量に使われている。   It is known that a magnetic sensor such as a Hall element or a magnetoresistive effect element having an operating layer made of a semiconductor material exhibits higher sensitivity as the carrier mobility of the semiconductor material used increases. Therefore, conventionally, a compound semiconductor exhibiting a high electron mobility such as InSb or InAs has been used for the operation layer of the magnetic sensor (for example, see Non-Patent Document 1). For example, as a magnetic sensor for a DC brushless motor, a large number of Hall elements using the Hall effect of a thin film such as InSb or InAs are used.

また、ワイドバンドギャップ半導体であるIII族窒化物半導体にて動作層を構成した磁気センサも公知である（例えば、特許文献１および特許文献２参照）。係る磁気センサは、ＩｎＳｂやＩｎＡｓを用いた磁気センサと比べるとキャリア移動度および感度では劣るものの、高温下でも特性変化が生じにくいという利点がある。特に、特許文献２には、動作層がＡｌxＧ1-xＮ／ＧａＮ（０．３＜ｘ≦０．５）ヘテロ構造を有する磁気センサが、３００℃以上でも（０℃以上８００℃以下の範囲において）良好に動作可能である旨の開示がなされている。 A magnetic sensor in which an operation layer is formed of a group III nitride semiconductor that is a wide band gap semiconductor is also known (see, for example, Patent Document 1 and Patent Document 2). Such a magnetic sensor has an advantage that characteristics change hardly occurs even at a high temperature, although it is inferior in carrier mobility and sensitivity as compared with a magnetic sensor using InSb or InAs. In particular, Patent Document 2 discloses that a magnetic sensor having an Al x G 1-x N / GaN (0.3 <x ≦ 0.5) heterostructure in an operation layer is 300 ° C. or higher (0 ° C. or higher and 800 ° C. or lower). In the range of (1), it is disclosed that it can operate well.

なお、Ｎ型の導電型を有するIII族窒化物半導体層を形成する際のドナー濃度を好適に制御する手法も公知である（例えば、特許文献３参照）。   A method for suitably controlling the donor concentration when forming a group III nitride semiconductor layer having an N-type conductivity is also known (see, for example, Patent Document 3).

「ＩｎＳｂ単結晶薄膜の物性と磁気センサ応用」 電気学会論文誌Ｅ,123巻3号(2003)，pp.69-78"Physical properties of InSb single crystal thin film and application of magnetic sensor" IEEJ Transaction, Vol.123, No.3 (2003), pp.69-78 特開２００３−０６０２５５号公報JP 2003-060255 A 特開２００６−０８０３３８号公報JP 2006-080338 A 特開２００５−０３５８６９号公報JP 2005-035869 A

特許文献１においても指摘されているように、ＩｎＳｂやＩｎＡｓを用いて作製した磁気センサの場合、磁束密度一定の条件の下で測定されるホール電圧に温度依存性があるために、高温下で使用することができないという欠点があることが広く知られている。   As pointed out in Patent Document 1, in the case of a magnetic sensor manufactured using InSb or InAs, the Hall voltage measured under the condition of a constant magnetic flux density is temperature-dependent. It is widely known that there is a drawback that it cannot be used.

また、特許文献１において具体的に開示されているのは、III族窒化物半導体を用いて動作層を形成した磁気センサが、２００℃以下の温度範囲で動作するということに過ぎない。係る磁気センサが３００℃以上の高温域においても良好に機能するものであることを示す具体的事実や、あるいは、３００℃以上の高温域で良好に動作する磁気センサを実現するための要件に関しては、何らの開示もなされてはいない。すなわち、特許文献１には、３００℃以上の高温域で良好に動作する磁気センサが実質的に開示されているとはいえない。なお、特許文献２においてもこの旨は指摘されている。   Patent Document 1 specifically discloses only that a magnetic sensor in which an operation layer is formed using a group III nitride semiconductor operates in a temperature range of 200 ° C. or lower. Regarding specific facts indicating that such a magnetic sensor functions well even in a high temperature range of 300 ° C. or higher, or requirements for realizing a magnetic sensor that operates well in a high temperature range of 300 ° C. or higher No disclosure has been made. That is, it cannot be said that Patent Document 1 substantially discloses a magnetic sensor that operates well in a high temperature range of 300 ° C. or higher. This is also pointed out in Patent Document 2.

一方、特許文献２においては、磁気センサの動作層を構成するＡｌxＧ1-xＮ／ＧａＮヘテロ構造においてｘ≦０．３の範囲が除外されているが、ＡｌxＧ1-xＮ／ＧａＮヘテロ構造の場合、ｘ≦０．３の場合の方が０．３＜ｘ≦０．５の場合よりも電子移動度が大きくなることから、ｘ≦０．３の範囲を利用できれば、３００℃以上で良好に動作する、より高感度の磁気センサが実現されることになる。 On the other hand, in Patent Document 2, the range of x ≦ 0.3 is excluded from the Al x G 1-x N / GaN heterostructure constituting the operating layer of the magnetic sensor, but Al x G 1-x N / In the case of a GaN heterostructure, the electron mobility is larger in the case of x ≦ 0.3 than in the case of 0.3 <x ≦ 0.5. A more sensitive magnetic sensor that operates well at a temperature of 0 ° C. or higher will be realized.

本発明は、上記課題に鑑みてなされたものであり、３００℃以上の高温域において従来のものよりも良好に動作する磁気センサを提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a magnetic sensor that operates better than the conventional one in a high temperature range of 300 ° C. or higher.

上記課題を解決するため、動作層にＧａＮ層とＡｌＧａＮ層とのヘテロ接合構造を有するホール素子であって、前記ＧａＮ層の電子濃度が１×１０ １２ ／ｃｍ ３ 以下であり、前記ＡｌＧａＮ層が、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦０．３）によって形成されてなり、前記動作層が平面視において略十字形をなす十字形部分を有しており、前記十字形部分の互いに対向する２つの第１の先端部のそれぞれに入力電極を備えるとともに、前記２つの第１の先端部同士を結ぶ方向と略直交する方向において互いに対向する第２の先端部のそれぞれに出力電極を備える、ことを特徴とする。 In order to solve the above problems, the Hall element has a heterojunction structure of a GaN layer and an AlGaN layer in an operation layer, the electron concentration of the GaN layer is 1 × 10 12 / cm 3 or less , and the AlGaN layer is , Al x Ga 1-x N (0 <x ≦ 0.3) Ri Na is formed by the operation layer has a cross section having a substantially cross shape in a plan view, of the cross section An input electrode is provided on each of the two first tip portions facing each other, and an output electrode is provided on each of the second tip portions facing each other in a direction substantially perpendicular to the direction connecting the two first tip portions. Ru provided with, characterized in that.

請求項２の発明は、請求項１に記載のホール素子であって、前記十字形部分の高さが前記ＡｌＧａＮ層の厚みよりも大きくかつ前記動作層全体の厚みよりも小さいことを特徴とする。 A second aspect of the present invention, a Hall element according to claim 1, wherein the height of the cross section is smaller than the larger and the operation layer total thickness than the thickness of said AlGaN layer .

請求項３の発明は、請求項１または請求項２に記載のホール素子であって、前記ＡｌＧａＮ層と前記ＧａＮ層の接合界面に０．７５ｎｍ〜１．５ｎｍの厚みのＡｌＮ層が挿入されてなることを特徴とする。 A third aspect of the present invention is the Hall element according to the first or second aspect , wherein an AlN layer having a thickness of 0.75 nm to 1.5 nm is inserted at a junction interface between the AlGaN layer and the GaN layer. It is characterized by becoming.

請求項４の発明は、請求項１ないし請求項３のいずれかに記載のホール素子を備えるホールＩＣであって、前記ホール素子においては前記ＧａＮ層が所定の基板の上に形成されてなり、前記所定の基板上にＨＥＭＴを含む制御回路が形成されてなる、ことを特徴とする。 Invention of Claim 4 is Hall IC provided with the Hall element in any one of Claim 1 thru | or 3 , Comprising: In the said Hall element, the said GaN layer is formed on a predetermined | prescribed board | substrate, A control circuit including a HEMT is formed on the predetermined substrate.

請求項５の発明は、ホール素子の作製方法であって、所定の基板の上に電子濃度が１×１０ １２ ／ｃｍ ３ 以下のＧａＮ層をエピタキシャル形成するＧａＮ層形成工程と、前記ＧａＮ層の上に、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦０．３）からなるＡｌＧａＮ層をエピタキシャル形成するＡｌＧａＮ層形成工程と、によって、前記ＧａＮ層と前記ＡｌＧａＮ層とのヘテロ接合構造を形成する動作層を積層形成する動作層形成工程と、前記動作層の一部を除去することによって前記動作層に平面視において略十字形をなす十字形部分を形成する除去工程と、前記十字形部分の互いに対向する２つの第１の先端部のそれぞれに入力電極を形成するとともに、前記第１の先端部同士を結ぶ方向と略直交する方向において互いに対向する２つの第２の先端部のそれぞれに出力電極を形成する電極形成工程と、を備えることを特徴とする。 The invention of claim 5 is a method of manufacturing a Hall element, wherein a GaN layer forming step of epitaxially forming a GaN layer having an electron concentration of 1 × 10 12 / cm 3 or less on a predetermined substrate; A heterojunction structure of the GaN layer and the AlGaN layer is formed on the AlGaN layer forming step of epitaxially forming an AlGaN layer made of Al x Ga 1-x N (0 <x ≦ 0.3). An operation layer forming step of laminating and forming an operation layer ; a removal step of removing a part of the operation layer to form a cruciform portion having a substantially cruciform shape in plan view in the operation layer; and and forming an input electrode to each of the two first-edge portion facing each other, two second ahead that face each other in the first direction to a direction substantially orthogonal to connecting the tip end portions Characterized in that it comprises and an electrode forming step of forming an output electrode, each of the parts.

請求項６の発明は、請求項５記載のホール素子の作製方法であって、前記除去工程においては、前記十字形部分の高さが前記ＡｌＧａＮの厚みより大きくかつ前記動作層全体の厚みよりも小さくなるように前記十字形部分を形成する、こと特徴とする。 The invention of claim 6 is a manufacturing method of a Hall element according to claim 5, wherein, before Symbol removal step than the cross section of the height is large and the operation layer total thickness than the thickness of said AlGaN The cross-shaped portion is formed so as to be smaller.

請求項７の発明は、請求項５または請求項６に記載のホール素子の作製方法であって、前記動作層形成工程において、前記ＡｌＧａＮ層形成工程と前記ＧａＮ層形成工程の間に、０．７５ｎｍ〜１．５ｎｍの厚みのＡｌＮ層を形成するＡｌＮ層形成工程、をさらに備えることを特徴とする。 A seventh aspect of the present invention is a method of manufacturing a Hall element according to the fifth or sixth aspect , wherein in the operation layer forming step, between the AlGaN layer forming step and the GaN layer forming step, 0. An AlN layer forming step of forming an AlN layer having a thickness of 75 nm to 1.5 nm is further provided.

請求項１ないし請求項７の発明によれば、室温から高温まで略同一の測定感度で動作するホール素子が実現される。 According to the first to seventh aspects of the present invention, a Hall element that operates with substantially the same measurement sensitivity from room temperature to high temperature is realized.

具体的には、請求項１ないし請求項７の発明によれば、室温においては定電流駆動および定電圧駆動の双方で高い測定感度を有するとともに、高温でも定電流駆動によって室温と同程度の測定感度で使用できるホール素子が実現される。 Specifically, according to the invention of claims 1 to 7, which has a high measurement sensitivity in both the constant current drive and constant voltage drive in room temperature, the measurement of about the same as room temperature by constant current driving at an elevated temperature A Hall element that can be used with sensitivity is realized.

特に、請求項２および請求項６の発明によれば、動作層の十字形部分を動作層全体の厚みに比して薄く形成した場合であっても、室温においては定電流駆動および定電圧駆動の双方で高い測定感度を有するとともに、高温でも定電流駆動によって室温と同程度の測定感度で使用できるホール素子が実現される。 In particular, according to the second and sixth aspects of the invention, even when the cruciform portion of the operating layer is formed thinner than the entire thickness of the operating layer, constant current driving and constant voltage driving at room temperature. Thus, a Hall element that has a high measurement sensitivity and can be used with a measurement sensitivity comparable to room temperature is realized by constant current drive even at high temperatures.

請求項４の発明によれば、室温から高温まで略同一の測定感度で動作するホールＩＣが実現される。 According to the invention of claim 4 , a Hall IC that operates with substantially the same measurement sensitivity from room temperature to high temperature is realized.

＜第１の実施の形態＞
本実施の形態においては、半導体のホール効果を利用して磁界を検出することができる磁気センサであるホール素子について説明する。 <First Embodiment>
In the present embodiment, a Hall element that is a magnetic sensor capable of detecting a magnetic field using the Hall effect of a semiconductor will be described.

＜ホール素子の概要＞
図１は、本発明の第１の実施の形態に係るホール素子１０の上面図である。図２は、図１のＡ−Ｂ断面における（略中央部を通る）ホール素子１０の断面図である。 <Outline of Hall element>
FIG. 1 is a top view of the Hall element 10 according to the first embodiment of the present invention. FIG. 2 is a cross-sectional view of the Hall element 10 (through a substantially central portion) in the cross section AB of FIG.

ホール素子１０は、基板１の上に、動作層２と、２つの入力電極３ａ、３ｂと、２つの出力電極４ａ、４ｂとを備える。動作層２は、ホール素子１０を平面視（上面視）した場合にその中央部に十字型の形状（十字形）を有するように形成されてなる。十字形は、各ラインについて、幅が数十μｍ程度、長さが数百μｍとなるように形成するのが好適である。例えば、幅を５０μｍ、長さを２００μｍとするのがその一例である。   The Hall element 10 includes an operation layer 2, two input electrodes 3a and 3b, and two output electrodes 4a and 4b on a substrate 1. The operation layer 2 is formed to have a cross shape (cross shape) at the center when the Hall element 10 is viewed in plan (top view). The cruciform is preferably formed so that each line has a width of about several tens of μm and a length of several hundreds of μm. For example, the width is 50 μm and the length is 200 μm.

２つの入力電極３ａ、３ｂは、係る動作層２の十字形の互いに対向する２つの先端部のそれぞれに該先端部を被覆するように設けられてなり、２つの出力電極４ａ、４ｂは、動作層２の十字形の、入力電極とは異なる２つの先端部のそれぞれに該先端部を被覆するように設けられてなる。   The two input electrodes 3a and 3b are provided so as to cover the two tip portions of the operation layer 2 facing each other in the cross shape, and the two output electrodes 4a and 4b are operated. Each of two cruciform tip portions of the layer 2 different from the input electrode is provided so as to cover the tip portion.

係るホール素子１０をその表面から裏面に向かう垂直な磁場中においた状態で、２つの入力電極３ａ、３ｂの間に定電流を流す（定電流駆動の場合）か、あるいは定電圧を印加する（定電圧駆動の場合）と、動作層２におけるホール効果によって２つの出力電極４ａ、４ｂの間には電位差（ホール電圧）が生じる。このホール電圧を測定することで、（温度一定の条件のもとでは）これに比例する値として当該磁場の磁束密度を求めることができる。   With the Hall element 10 placed in a vertical magnetic field from the front surface to the back surface, a constant current is passed between the two input electrodes 3a and 3b (in the case of constant current driving), or a constant voltage is applied ( In the case of constant voltage driving) and the Hall effect in the operation layer 2, a potential difference (Hall voltage) is generated between the two output electrodes 4a and 4b. By measuring the Hall voltage, the magnetic flux density of the magnetic field can be obtained as a value proportional to this (under a constant temperature condition).

図３は、ホール素子１０の形成に用いる積層構造体５の断面模式図である。積層構造体５は、基板１の上に、動作層２をエピタキシャル形成したものである。動作層２は、第１層２ａと、第２層２ｂとが積層された構造を有する。なお、基板１と動作層２ａとの間には、動作層２ａおよび動作層２ｂの結晶品質を良好なものとすることを目的として、ＧａＮからなる図示しないバッファ層（低温バッファ層）が数十ｎｍ程度の厚みに設けられてなるのが好ましい。   FIG. 3 is a schematic cross-sectional view of the laminated structure 5 used for forming the Hall element 10. The laminated structure 5 is obtained by epitaxially forming the operation layer 2 on the substrate 1. The operation layer 2 has a structure in which a first layer 2a and a second layer 2b are stacked. There are several dozen buffer layers (low-temperature buffer layers) (not shown) made of GaN between the substrate 1 and the operation layer 2a for the purpose of improving the crystal quality of the operation layers 2a and 2b. It is preferable to have a thickness of about nm.

概略的に言えば、本実施の形態に係るホール素子１０は、基板１の上に動作層２をエピタキシャル形成することで積層構造体５を得た後、図１に示すように、平面視した場合においてその中央部に十字形が残るように動作層２をフォトリソグラフィープロセスとＲＩＥ（反応性イオンエッチング）の手法を用いて除去したうえで、入力電極３ａ、３ｂと、２つの出力電極４ａ、４ｂとをフォトリソグラフィープロセスとＥＢ（電子ビーム）蒸着の手法を用いて設けることによって、作製される。なお、図２に例示しているのは、ＲＩＥ法によって動作層２を十字形に形成する際に、動作層２の厚みよりも深くエッチングを行うことで基板１の一部も除去した場合のホール素子１０である。   Schematically speaking, the Hall element 10 according to the present embodiment is obtained in a plan view as shown in FIG. 1 after obtaining the laminated structure 5 by epitaxially forming the operation layer 2 on the substrate 1. In some cases, the operation layer 2 is removed using a photolithographic process and RIE (reactive ion etching) so that a cross shape remains in the center, and then the input electrodes 3a and 3b and the two output electrodes 4a, 4b is provided by using a photolithography process and an EB (electron beam) vapor deposition technique. 2 illustrates the case where a part of the substrate 1 is also removed by etching deeper than the thickness of the operating layer 2 when the operating layer 2 is formed in a cross shape by the RIE method. Hall element 10.

基板１としては、例えば（０００１）面方位の単結晶サファイア基板を用いるのが好適な一例であるが、結晶性の良好な動作層２を形成できるものであれば、材質に特に制限はない。すなわち、サファイア、ＳｉＣ、Ｓｉ、ＧａＡｓ、スピネル、ＭｇＯ、ＺｎＯ、フェライト等のなかから適宜に選択して用いればよい。   As the substrate 1, for example, a single crystal sapphire substrate having a (0001) plane orientation is a suitable example. However, the material is not particularly limited as long as the operation layer 2 having good crystallinity can be formed. That is, it may be appropriately selected from sapphire, SiC, Si, GaAs, spinel, MgO, ZnO, ferrite and the like.

動作層２の第１層２ａは、III族窒化物の１つであるＧａＮによって構成される半導体層である。また、第２層２ｂは、同じくIII族窒化物の１つであるＡｌＧａＮによって構成される半導体層である。なお、第１層２ａは、数μｍ程度の厚みに形成されるのが好適である。第２層２ｂは、数十ｎｍ程度の厚みに形成されるのが好適である。動作層２の詳細については後述する。   The first layer 2a of the operation layer 2 is a semiconductor layer made of GaN which is one of group III nitrides. The second layer 2b is a semiconductor layer made of AlGaN, which is also one of group III nitrides. The first layer 2a is preferably formed to a thickness of about several μm. The second layer 2b is preferably formed to a thickness of about several tens of nm. Details of the operation layer 2 will be described later.

入力電極３ａ、３ｂと、出力電極４ａ、４ｂとは、いずれも、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる多層電極として設けるのが好適な一例である。   Each of the input electrodes 3a and 3b and the output electrodes 4a and 4b is an example that is preferably provided as a multilayer electrode made of Ti / Al / Ni / Au.

＜動作層の構成とホール素子の特性の関係＞
上述したように、動作層２においては、組成およびバンドギャップの相異なるIII族窒化物からなる第１層２ａと第２層２ｂとが積層形成されてなることから、両層の境界にはヘテロ接合界面が形成されてなる。係るヘテロ接合界面においては、自発分極およびピエゾ分極が生じ、これによって、第１層２ａにおける両層の積層界面から数ｎｍ程度の範囲に、電子が高濃度に蓄えられた二次元電子ガス領域２ｇが形成される。すなわち、ホール素子１０の動作は、係る二次元電子ガス領域２ｇに蓄えられた二次元電子ガスがキャリアとなることで実現される。 <Relationship between operation layer configuration and Hall element characteristics>
As described above, in the operation layer 2, the first layer 2 a and the second layer 2 b made of group III nitrides having different compositions and band gaps are stacked. A joining interface is formed. In such a heterojunction interface, spontaneous polarization and piezo polarization occur, whereby a two-dimensional electron gas region 2g in which electrons are stored at a high concentration within a range of several nanometers from the stacked interface of both layers in the first layer 2a. Is formed. That is, the operation of the Hall element 10 is realized by using the two-dimensional electron gas stored in the two-dimensional electron gas region 2g as a carrier.

ただし、動作層を半導体にて構成したホール素子においては一般に、定電圧駆動の場合は動作層におけるキャリア移動度が高いほど、定電流駆動の場合は動作層におけるキャリア濃度が低いほど、測定感度が高くなる（高いホール電圧が得られる）ことから、本実施の形態に係るホール素子１０においても、動作層２はこれらの要件をみたすように構成されてなる。   However, in the Hall element in which the operation layer is composed of a semiconductor, the measurement sensitivity is generally higher when the carrier mobility in the operation layer is higher in the case of constant voltage driving and the carrier concentration in the operation layer is lower in the case of constant current driving. Since it becomes high (a high Hall voltage is obtained), even in the Hall element 10 according to the present embodiment, the operating layer 2 is configured to satisfy these requirements.

具体的には、第１層２ａを、室温での電子濃度が１×１０16／ｃｍ3以下であるように形成してなる。第１層２ａをこのような態様とすることで、二次元電子ガス領域２ｇはより薄く（より二次元的に）なり、結果として、該二次元電子ガス領域２ｇにおけるキャリア移動度はより高められてなる。 Specifically, the first layer 2a is formed so that the electron concentration at room temperature is 1 × 10 16 / cm 3 or less. By setting the first layer 2a in this manner, the two-dimensional electron gas region 2g becomes thinner (more two-dimensionally), and as a result, the carrier mobility in the two-dimensional electron gas region 2g is further increased. It becomes.

さらには、第２層２ｂを、ＡｌxＧａ1-xＮ（０＜ｘ≦０．３）というＡｌの混合比率が小さいＡｌＧａＮ層によって形成してなる。これにより、ＧａＮからなる第１層２ａとの組成差が比較的小さなものとなるので、二次元電子ガス領域２ｇにおける二次元電子ガスの生成が抑制され、結果として、キャリア濃度がより低減され、且つキャリア移動度が向上されてなる。 Further, the second layer 2b is formed by an AlGaN layer having a small Al mixing ratio of Al x Ga 1-x N (0 <x ≦ 0.3). Thereby, since the composition difference with the first layer 2a made of GaN becomes relatively small, the generation of the two-dimensional electron gas in the two-dimensional electron gas region 2g is suppressed, and as a result, the carrier concentration is further reduced, In addition, carrier mobility is improved.

なお、第１層２ａの電子濃度を１×１０16／ｃｍ3以下とすることによって、および、第２層２ｂをＡｌの混合比率が小さいＡｌＧａＮ層として形成することで第１層２ａにおける三次元的な電子輸送が抑制されてなることによって、ホール素子１０は高い入出力抵抗を有するものとなっているが、このことも、高い測定感度の実現に貢献している。 The first layer 2a has an electron concentration of 1 × 10 16 / cm 3 or less, and the second layer 2b is formed as an AlGaN layer having a small Al mixing ratio, thereby providing a three-dimensional structure in the first layer 2a. Since the effective electron transport is suppressed, the Hall element 10 has a high input / output resistance, which also contributes to the realization of high measurement sensitivity.

図４および図５は、動作層２が上述のような構成を有することの効果を示すための図である。図４は、第１層２ａにおける電子濃度ｎ（単位１／ｃｃ＝１／ｃｍ3）が異なる３種のホール素子を室温で定電流駆動した場合の、第２層２ｂにおける全III族元素中のＡｌの組成比ｘ（図４ではｘ＿Ａｌと表記）とホール電圧（単位Ｖ）との関係を示す図である。図４に示すデータはいずれも、磁束密度が５００Ｇ（Gauss）の磁場中で、入力電流を２ｍＡに保って得たものである。また、図５は、同じく第１層２ａにおける電子濃度が異なるホール素子を室温で定電圧駆動した場合の、第２層２ｂにおける全III族元素中のＡｌの組成比ｘ（図５ではｘ＿Ａｌと表記）とホール電圧（単位Ｖ）との関係を示す図である。図５に示すデータはいずれも、磁束密度が５００Ｇの磁場中で、入力電圧を３Ｖに保って得たものである。 4 and 5 are diagrams for illustrating the effect of the operation layer 2 having the above-described configuration. FIG. 4 shows all group III elements in the second layer 2b when three types of Hall elements having different electron concentrations n (unit 1 / cc = 1 / cm 3 ) in the first layer 2a are driven at a constant current at room temperature. 5 is a diagram showing the relationship between the Al composition ratio x (indicated as x_Al in FIG. 4) and the Hall voltage (unit V). All the data shown in FIG. 4 are obtained by keeping the input current at 2 mA in a magnetic field having a magnetic flux density of 500 G (Gauss). FIG. 5 shows a composition ratio x of Al in all group III elements in the second layer 2b when a Hall element having the same electron concentration in the first layer 2a is driven at a constant voltage at room temperature (in FIG. 5, x_Al and It is a figure which shows the relationship between notation) and Hall voltage (unit V). All the data shown in FIG. 5 are obtained by keeping the input voltage at 3 V in a magnetic field having a magnetic flux density of 500 G.

図４からは、第１層２ａにおける電子濃度が高いほど、かつ、第２層２ｂにおける全III族元素中のＡｌの組成比が小さいほど、高いホール電圧が得られることがわかる。また、図５からは、第１層２ａにおける電子濃度が１×１０16／ｃｍ3以下の場合に、第２層２ｂにおける全III族元素中のＡｌの組成比が０．３以下であれば高いホール電圧が得られることがわかる。 FIG. 4 shows that a higher Hall voltage is obtained as the electron concentration in the first layer 2a is higher and as the composition ratio of Al in all group III elements in the second layer 2b is smaller. Further, from FIG. 5, when the electron concentration in the first layer 2a is 1 × 10 16 / cm 3 or less, the composition ratio of Al in all group III elements in the second layer 2b is 0.3 or less. It can be seen that a high Hall voltage can be obtained.

すなわち、ＧａＮからなる第１層２ａの電子濃度を１×１０16／ｃｍ3以下とするとともに、第２層２ｂにおける全III族元素中のＡｌの組成比を０．３以下とすることで、室温で定電流駆動および定電圧駆動のいずれにおいても高い測定感度で測定を行えるホール素子１０が実現される。 That is, the electron concentration of the first layer 2a made of GaN is set to 1 × 10 16 / cm 3 or less, and the composition ratio of Al in all group III elements in the second layer 2b is set to 0.3 or less. The Hall element 10 capable of performing measurement with high measurement sensitivity in both constant current driving and constant voltage driving at room temperature is realized.

次に、動作層２の構成と温度特性との関係について説明する。本実施の形態に係るホール素子１０は二次元電子ガスをキャリアとして動作するものであるが、温度が可変の環境でホール素子１０を使用する場合には、定電流駆動が適している。なぜならば、定電流駆動の場合、ホール電圧と磁束密度は上述したように比例関係にある一方、ホール電圧とキャリア濃度は反比例する関係にあるが、二次元電子ガスの濃度（つまりはキャリア濃度）は原理上、温度変化に対する依存性をほとんど有していないことから、温度環境が変化してもキャリア濃度は定数とみなすことができ、測定感度に影響を与えない（磁場条件が同じである限り測定されるホール電圧は同じ）ことになるからである。   Next, the relationship between the configuration of the operation layer 2 and the temperature characteristics will be described. Although the Hall element 10 according to the present embodiment operates using a two-dimensional electron gas as a carrier, constant current driving is suitable when the Hall element 10 is used in an environment where the temperature is variable. This is because, in the case of constant current driving, the Hall voltage and the magnetic flux density are in a proportional relationship as described above, while the Hall voltage and the carrier concentration are in an inversely proportional relationship, but the concentration of the two-dimensional electron gas (that is, the carrier concentration). In principle, it has almost no dependence on temperature changes, so even if the temperature environment changes, the carrier concentration can be regarded as a constant and does not affect the measurement sensitivity (as long as the magnetic field conditions are the same). This is because the measured Hall voltage is the same).

図６ないし図１１は、動作層２の構成と、温度環境の変化との関係を示すための図である。   6 to 11 are diagrams for illustrating the relationship between the configuration of the operation layer 2 and changes in the temperature environment.

図６は、第１層２ａの室温における電子濃度を異なるものする一方、第２層２ｂをいずれもＡｌ0.2Ｇａ0.8Ｎにて形成（つまりはｘ＝０．２の場合）した種々のホール素子について、室温、２００℃、４００℃、６００℃、８００℃において定電流駆動した場合の、第１層２ａ（ＧａＮ層）の電子濃度（単位１／ｃｃ＝１／ｃｍ3）とホール電圧（単位Ｖ）との関係を示す図である。なお、係る結果は、磁束密度が５００Ｇの磁場中で、入力電流を２ｍＡに保って得たものである。 FIG. 6 shows various Hall elements in which the first layer 2a has different electron concentrations at room temperature, while the second layer 2b is made of Al 0.2 Ga 0.8 N (that is, when x = 0.2). , The electron concentration (unit 1 / cc = 1 / cm 3 ) and Hall voltage (unit) of the first layer 2a (GaN layer) when driven at a constant current at room temperature, 200 ° C., 400 ° C., 600 ° C., and 800 ° C. It is a figure which shows the relationship with V). This result was obtained by keeping the input current at 2 mA in a magnetic field having a magnetic flux density of 500 G.

図７は、図６に示した測定結果から求まる、第１層２ａの電子濃度と、各測定温度間でのホール電圧の変化率（温度変化率、単位％／℃）との関係を示す図である。   FIG. 7 is a diagram showing the relationship between the electron concentration of the first layer 2a and the change rate of the Hall voltage between each measurement temperature (temperature change rate, unit% / ° C.) obtained from the measurement result shown in FIG. It is.

図８は、第２層２ｂをいずれもＡｌ0.3Ｇａ0.7Ｎにて形成（つまりはｘ＝０．３の場合）するほかは、図６の場合と同様にホール素子の作製およびホール電圧の測定を行うことによって得られた、第１層２ａの電子濃度とホール電圧との関係を示す図である。 FIG. 8 shows the fabrication of the Hall element and measurement of the Hall voltage in the same manner as in FIG. 6 except that the second layer 2b is formed of Al 0.3 Ga 0.7 N (that is, when x = 0.3). It is a figure which shows the relationship between the electron concentration of the 1st layer 2a obtained by performing and Hall voltage.

図９は、図８に示した測定結果から求まる、第１層２ａの電子濃度と、ホール電圧の温度変化率との関係を示す図である。   FIG. 9 is a diagram showing the relationship between the electron concentration of the first layer 2a and the temperature change rate of the Hall voltage, which is obtained from the measurement result shown in FIG.

図１０は、第２層２ｂをいずれもＡｌ0.4Ｇａ0.6Ｎにて形成（つまりはｘ＝０．４の場合）するほかは、図６の場合と同様にホール素子の作製およびホール電圧の測定を行うことによって得られた、第１層２ａの電子濃度とホール電圧との関係を示す図である。 FIG. 10 shows the fabrication of the Hall element and measurement of the Hall voltage in the same manner as in FIG. 6, except that the second layer 2b is formed of Al 0.4 Ga 0.6 N (that is, when x = 0.4). It is a figure which shows the relationship between the electron concentration of the 1st layer 2a obtained by performing and Hall voltage.

図１１は、図１０に示した測定結果から求まる、第１層２ａの電子濃度と、ホール電圧の温度変化率との関係を示す図である。   FIG. 11 is a diagram showing a relationship between the electron concentration of the first layer 2a and the temperature change rate of the Hall voltage, which is obtained from the measurement result shown in FIG.

図６ないし図１１からは、第２層２ｂの組成が同じ場合、第１層２ａの電子濃度が１×１０16／ｃｍ3以下となるように作製したホール素子１０であれば、ホール電圧は、少なくとも８００℃までは温度によらず略一定（温度変化率が−０．０１〜０％／℃）の値をとることがわかる。なお、第１層２ａの電子濃度が高いホール素子において高温での温度変化率が大きくなることは、第１層２ａの内部で二次元電子ガス領域２ｇ以外に三次元的に分布する電子の比率が高くなることに基づくものである。 From FIG. 6 to FIG. 11, if the Hall element 10 is manufactured so that the electron concentration of the first layer 2 a is 1 × 10 16 / cm 3 or less when the composition of the second layer 2 b is the same, the Hall voltage is It can be seen that up to at least 800 ° C., it takes a substantially constant value (temperature change rate of −0.01 to 0% / ° C.) regardless of the temperature. In the Hall element having a high electron concentration in the first layer 2a, the temperature change rate at a high temperature is increased because the ratio of electrons distributed three-dimensionally in the first layer 2a other than the two-dimensional electron gas region 2g. Is based on the increase in

係る結果は、ＧａＮからなり電子濃度が１×１０16／ｃｍ3以下の第１層２ａと、ＡｌxＧａ1-xＮ（０＜ｘ≦０．３）からなる第２層２ｂとが積層形成されてなる動作層２を有するホール素子１０が、室温から８００℃までの温度範囲において安定した定電流駆動動作を実現することを示すものに他ならない。すなわち、本実施の形態に係るホール素子１０は、室温のみならず高温においても、定電流駆動によって室温とほぼ同じ程度の良好な測定感度で使用することができるものである。 As a result, the first layer 2a made of GaN and having an electron concentration of 1 × 10 16 / cm 3 or less and the second layer 2b made of Al x Ga 1-x N (0 <x ≦ 0.3) are stacked. The Hall element 10 having the formed operation layer 2 is nothing but that which shows that a constant current drive operation stable in a temperature range from room temperature to 800 ° C. is realized. In other words, the Hall element 10 according to the present embodiment can be used with good measurement sensitivity almost equal to room temperature by constant current driving not only at room temperature but also at high temperature.

＜積層構造体の形成方法＞
次に、上述のような構成を有する動作層２を実現するための積層構造体５の形成方法について説明する。積層構造体５は、ＭＯＣＶＤ法によって形成することができる。すなわち、基板１を所定の反応管内のサセプタに載置し、基板１を所定の反応温度（形成温度）に昇温した後、該反応温度を保った状態で、III族原料ガス（第１層２ａの場合はＧａ原料ガス、第２層２ｂの場合はＧａ原料ガスとＡｌ原料ガス）およびＶ族原料ガスであるＮＨ3ガスをそれぞれキャリアガスと共に所定の流量で流すことによって、第１層２ａと第２層２ｂとを順次にエピタキシャル形成することができる。第１層２ａの形成温度は（９５０℃〜１２００℃の範囲の所定温度、例えば１０００℃とするのが好適であり、第２層２ｂの形成温度は９５０℃〜１２００℃の範囲の所定温度、例えば同じく１０００℃とするのが好適である。なお、上述のように、基板１の上にまず、４００℃〜６００℃の範囲の所定温度、例えば５００℃でＧａＮからなるバッファ層をあらかじめ形成したうえで、第１層２ａおよび第２層２ｂを形成するのがより好ましい。 <Method for forming laminated structure>
Next, a method for forming the laminated structure 5 for realizing the operation layer 2 having the above-described configuration will be described. The laminated structure 5 can be formed by the MOCVD method. That is, after placing the substrate 1 on a susceptor in a predetermined reaction tube and raising the temperature of the substrate 1 to a predetermined reaction temperature (formation temperature), the group III source gas (first layer) is maintained while maintaining the reaction temperature. In the case of 2a, Ga source gas, and in the case of the second layer 2b, Ga source gas and Al source gas) and NH 3 gas which is a V group source gas are flowed together with the carrier gas at a predetermined flow rate, thereby the first layer 2a And the second layer 2b can be formed epitaxially sequentially. The formation temperature of the first layer 2a is preferably a predetermined temperature in the range of 950 ° C. to 1200 ° C., for example, 1000 ° C., and the formation temperature of the second layer 2b is a predetermined temperature in the range of 950 ° C. to 1200 ° C., For example, the temperature is preferably 1000 ° C. As described above, a buffer layer made of GaN is first formed on the substrate 1 at a predetermined temperature in the range of 400 ° C. to 600 ° C., for example, 500 ° C. In addition, it is more preferable to form the first layer 2a and the second layer 2b.

なお、積層構造体５の形成は、第１層２ａ中の電子濃度の制御や、第２層２ｂの組成比の制御が可能である限りにおいて、ＭＯＣＶＤ法以外のエピタキシャル成長手法、例えばＭＢＥ、ＨＶＰＥ、ＬＰＥなどの気相成長法や液相成長法の中から適宜選択した手法によって行う態様であってもよいし、異なった成長法を組み合わせて行う態様であってもよい。   The stacked structure 5 is formed as long as the electron concentration in the first layer 2a and the composition ratio of the second layer 2b can be controlled. Epitaxial growth methods other than the MOCVD method, such as MBE, HVPE, It may be an embodiment performed by a method appropriately selected from a vapor phase growth method such as LPE or a liquid phase growth method, or may be an embodiment performed by combining different growth methods.

また、キャリア移動度をより高めることを目的として、第１層２ａと第２層２ｂとの間にＡｌＮ層を挿入するようにしてもよい。図１２は、係る構成の積層構造体１５の断面模式図である。ＡｌＮ層２ｃは、０．７５ｎｍ〜１．５ｎｍ程度の厚みに形成されるのが好適である。積層構造体５に代えて係る積層構造体１５を用いた場合には、より測定感度の良好なホール素子１０を実現することができる。   Further, an AlN layer may be inserted between the first layer 2a and the second layer 2b for the purpose of further increasing the carrier mobility. FIG. 12 is a schematic cross-sectional view of the laminated structure 15 having such a configuration. The AlN layer 2c is preferably formed to a thickness of about 0.75 nm to 1.5 nm. When the laminated structure 15 is used instead of the laminated structure 5, the Hall element 10 with better measurement sensitivity can be realized.

以上、説明したように、本実施の形態によれば、ＧａＮからなり室温での電子濃度が１×１０16／ｃｍ3以下である層と、ＡｌxＧａ1-xＮ（０＜ｘ≦０．３）からなる層とが積層されてなる動作層を備えるようにすることで、室温においては定電流駆動および定電圧駆動の双方で高い測定感度を有するとともに、高温でも定電流駆動によって室温と同程度の測定感度で使用できるホール素子が実現される。 As described above, according to the present embodiment, a layer made of GaN and having an electron concentration at room temperature of 1 × 10 16 / cm 3 or less, and Al x Ga 1-x N (0 <x ≦ 0). .3) is provided with an operation layer formed by laminating a layer composed of the above layer 3), so that it has high measurement sensitivity at both constant current drive and constant voltage drive at room temperature, and at room temperature by constant current drive even at high temperatures. A Hall element that can be used with the same measurement sensitivity is realized.

＜第２の実施の形態＞
＜ホール素子の概要＞
第１の実施の形態において図２に例示しているホール素子１０は、ＲＩＥ法によって動作層２を十字形に形成する際に、動作層２の厚みよりも深くエッチングを行うことで基板１の一部も除去した場合のホール素子１０であるが、動作層２を十字形に形成する態様は、これに限られるものではない。本実施の形態においては、第1の実施の形態に係るホール素子とは異なる態様にて動作層を備えるホール素子について説明する。 <Second Embodiment>
<Outline of Hall element>
The Hall element 10 illustrated in FIG. 2 in the first embodiment performs etching deeper than the thickness of the operation layer 2 when the operation layer 2 is formed in a cross shape by the RIE method. Although the Hall element 10 is partially removed, the mode in which the operation layer 2 is formed in a cross shape is not limited to this. In the present embodiment, a Hall element including an operating layer will be described in a manner different from that of the Hall element according to the first embodiment.

図１３は、本発明の第２の実施の形態に係るホール素子２０の略中央部を通る断面についての断面図である。第２の実施の形態に係るホール素子２０は、平面視した場合にその中央部に十字形を有するように動作層２が形成されてなる点では第１の実施の形態に係るホール素子１０と同様であるが、十字形部分の高さが小さいという点が異なっている。このような構造のホール素子２０は、第１の実施の形態と同様に作製した積層構造体５の中央部に、フォトリソグラフィープロセスとＲＩＥ（反応性イオンエッチング）の手法を用いて、十字形部分を区画するエッチング領域のエッチング深さが動作層２の厚みよりも小さくなるように十字形を形成することで実現される。係るエッチング深さは、第２層２ｂの厚みよりも大きいことが前提ではあるが、数十ｎｍ程度に、例えば６０ｎｍとするのが好適である。ただし、本実施の形態に係るホール素子２０の場合、積層構造体５を作製するに際して、第１層２ａを、比抵抗が１×１０6Ωｃｍ以上（電子濃度が１×１０12／ｃｍ3以下）の高抵抗層として形成する。これにより、上述のように十字形部分を浅く形成してなるにも関わらず、動作層２においては該十字形部分以外における導通は抑制され、良好な測定感度が実現される。 FIG. 13 is a cross-sectional view of a cross section passing through a substantially central portion of the Hall element 20 according to the second embodiment of the present invention. The Hall element 20 according to the second embodiment is different from the Hall element 10 according to the first embodiment in that the operation layer 2 is formed so as to have a cross shape in the center when viewed in plan. The same, except that the cross has a small height. The Hall element 20 having such a structure has a cross-shaped portion formed in the central portion of the laminated structure 5 manufactured in the same manner as in the first embodiment by using a photolithography process and a RIE (reactive ion etching) technique. This is realized by forming a cross shape so that the etching depth of the etching region that divides is smaller than the thickness of the operation layer 2. The etching depth is premised on being larger than the thickness of the second layer 2b, but is preferably about several tens of nm, for example, 60 nm. However, in the case of the Hall element 20 according to the present embodiment, when the laminated structure 5 is manufactured, the first layer 2a has a specific resistance of 1 × 10 6 Ωcm or more (electron concentration of 1 × 10 12 / cm 3 or less). ) As a high resistance layer. Thereby, in spite of forming the cross-shaped part shallowly as mentioned above, conduction | electrical_connection other than this cross-shaped part is suppressed in the action | operation layer 2, and favorable measurement sensitivity is implement | achieved.

例えば、第１層２ａとして電子濃度が５×１０11／ｃｍ3であるＧａＮ層を２μｍの厚みに形成し、第２層２ｂとしてＡｌ0.2Ｇａ0.8Ｎ層を２５ｎｍの厚みに形成し、動作層２を形成する際のエッチング深さを６０ｎｍとして形成したホール素子２０の場合、磁束密度が５００Ｇの磁場中で、入力電流を２ｍＡに保った定電流駆動におけるホール電圧が約０．００６Ｖ、入力電圧を３Ｖに保った低電圧駆動におけるホール電圧が約０．０２４Ｖという結果が得られる。また、係るホール電圧を同じく磁束密度が５００Ｇの磁場中で、室温から８００℃まで加熱しつつ、入力電流を２ｍＡに保った定電流駆動を行ったところ、室温から８００℃までの温度変化率は０．０００５％／℃という結果が得られる。 For example, a GaN layer having an electron concentration of 5 × 10 11 / cm 3 is formed as a first layer 2 a with a thickness of 2 μm, and an Al 0.2 Ga 0.8 N layer is formed as a second layer 2 b with a thickness of 25 nm. In the case of the Hall element 20 formed with an etching depth of 60 nm when forming 2, the Hall voltage is about 0.006 V in constant current driving with the input current kept at 2 mA in a magnetic field with a magnetic flux density of 500 G, and the input voltage As a result, a Hall voltage of about 0.024V is obtained in the low-voltage driving in which is maintained at 3V. In addition, when the Hall voltage was heated from room temperature to 800 ° C. in a magnetic field having a magnetic flux density of 500 G and the input current was kept at 2 mA, the rate of temperature change from room temperature to 800 ° C. was A result of 0.0005% / ° C. is obtained.

係る結果は、ＧａＮからなり室温での比抵抗が１×１０6Ωｃｍ以上（電子濃度が１×１０12／ｃｍ3以下）である高抵抗層と、ＡｌxＧａ1-xＮ（０＜ｘ≦０．３）からなる層との積層構造を有するように動作層を形成することで、動作層の十字形部分の高さが数十ｎｍ程度とごく小さい（該十字形部分を区画するエッチング領域の深さがごく浅い）場合であっても、室温においては定電流駆動および定電圧駆動の双方で高い測定感度を有するとともに、高温でも定電流駆動によって室温と同程度の測定感度で使用できるホール素子が実現される、ということを示すものである。また、エッチング深さが数十ｎｍ程度でよいということは、数μｍ程度の深さのエッチングを必要とする第１の実施の形態に係るホール素子１０を作製する場合に比して、素子作製に係る時間およびコストが低減されるということでもある。 Such a result shows that a high resistance layer made of GaN and having a specific resistance at room temperature of 1 × 10 6 Ωcm or more (electron concentration of 1 × 10 12 / cm 3 or less), Al x Ga 1-x N (0 <x By forming the operation layer so as to have a laminated structure with a layer composed of ≦ 0.3), the height of the cross-shaped portion of the operation layer is as small as about several tens of nm (etching that partitions the cross-shaped portion) Even if the depth of the region is very shallow), it has high measurement sensitivity for both constant current drive and constant voltage drive at room temperature, and can be used with high measurement sensitivity at room temperature by constant current drive even at high temperatures. This shows that a Hall element is realized. Further, the fact that the etching depth may be about several tens of nm means that the device is manufactured as compared with the case of manufacturing the Hall device 10 according to the first embodiment that requires etching with a depth of about several μm. This also means that the time and cost involved in the process are reduced.

＜高抵抗層の形成方法＞
次に、本実施の形態に係るホール素子２０の作製に用いる積層構造体５を得るにあたって、高抵抗層としての第１層２ａを形成する方法について説明する。ここでは、第１の実施の形態と同様にＭＯＣＶＤ法によって積層構造体５を得るものとする。係る場合、例えば特許文献３に開示されているような雰囲気制御の手法によって、第１層２ａを高抵抗層として形成することができる。具体的には、第１層２ａの形成に先立つ基板１の昇温時に窒素ガスを含むガスを流すようにするとともに、第１層２ａの形成時の少なくとも一時期に、III族原料用のキャリアガス（第１キャリアガス）とＶ族原料用のキャリアガス（第２キャリアガス）との少なくとも一方において、好ましくは双方において、それぞれのキャリアガス全体に対する窒素ガスの割合を３体積％以上となるようにする。これにより、電子濃度が１×１０12／ｃｍ3以下（比抵抗が１×１０6Ωｃｍ以上）という第１層２ａの形成が実現される。 <Method for forming high resistance layer>
Next, a method of forming the first layer 2a as a high resistance layer when obtaining the laminated structure 5 used for manufacturing the Hall element 20 according to the present embodiment will be described. Here, it is assumed that the laminated structure 5 is obtained by the MOCVD method as in the first embodiment. In such a case, the first layer 2a can be formed as a high-resistance layer by an atmosphere control method as disclosed in Patent Document 3, for example. Specifically, a gas containing nitrogen gas is allowed to flow when the temperature of the substrate 1 is raised prior to the formation of the first layer 2a, and at least at the time of the formation of the first layer 2a, the carrier gas for the group III material In at least one of the (first carrier gas) and the carrier gas for the group V material (second carrier gas), preferably in both, the ratio of the nitrogen gas to the entire carrier gas is 3% by volume or more. To do. Thereby, formation of the first layer 2a having an electron concentration of 1 × 10 12 / cm 3 or less (specific resistance of 1 × 10 6 Ωcm or more) is realized.

なお、昇温時に供給される窒素ガスとしては、その後の第１層２ａおよび第２層２ｂの形成時に第１あるいは第２キャリアガスとして用いる窒素ガスを供給する態様であってよい。その際には、両方のキャリアガスの供給源から該窒素ガスを含むガスを供給する態様がより好ましい。   The nitrogen gas supplied at the time of raising the temperature may be a mode in which nitrogen gas used as the first or second carrier gas is supplied when the first layer 2a and the second layer 2b are subsequently formed. In that case, the aspect which supplies the gas containing this nitrogen gas from the supply source of both carrier gas is more preferable.

また、第１層２ａをより高抵抗なものとするためには、第１層２ａの形成初期段階（第１層２ａの形成厚みが５０ｎｍ程度以下の段階）が、上述の第１層２ａの形成時の少なくとも一時期と呼ばれる時期に含まれるようにするのが好ましい。   Further, in order to make the first layer 2a have a higher resistance, the initial formation stage of the first layer 2a (the stage where the formation thickness of the first layer 2a is about 50 nm or less) is performed in the above-described first layer 2a. It is preferable to be included in a period called at least one period at the time of formation.

一方で、形成初期段階を過ぎた後の第１層２ａの形成時においては、第１キャリアガスと第２キャリアガスの少なくとも一方が、好ましくは双方が、実質的に水素のみを含むことが、やはり第１層２ａをより高抵抗なものとするうえで好ましい。ここで、実質的に水素のみを含むとは、それぞれのキャリアガス全体に対する水素ガスの割合が９９．９９ａｔ％以上であることを意味するものとする。   On the other hand, at the time of forming the first layer 2a after the initial stage of formation, it is preferable that at least one of the first carrier gas and the second carrier gas, preferably both substantially contain only hydrogen. Again, it is preferable to make the first layer 2a have a higher resistance. Here, the phrase “substantially containing only hydrogen” means that the ratio of hydrogen gas to the entire carrier gas is 99.99 at% or more.

以上のような方法を用いることで、電子濃度が１×１０12／ｃｍ3以下に好適に制御された第１層２ａを含む積層構造体５を得ることができる。 By using the method as described above, it is possible to obtain the laminated structure 5 including the first layer 2a whose electron concentration is suitably controlled to 1 × 10 12 / cm 3 or less.

なお、第１の実施の形態の場合と同様に、積層構造体５の形成は、第１層２ａ中の電子濃度の制御や、第２層２ｂの組成比の制御が可能である限りにおいて、ＭＯＣＶＤ法以外のエピタキシャル成長手法、例えばＭＢＥ、ＨＶＰＥ、ＬＰＥなどの気相成長法や液相成長法の中から適宜選択した手法によって行う態様であってもよいし、異なった成長法を組み合わせて行う態様であってもよい。   As in the case of the first embodiment, the stacked structure 5 is formed as long as the electron concentration in the first layer 2a and the composition ratio of the second layer 2b can be controlled. An aspect of performing an epitaxial growth method other than the MOCVD method, for example, a vapor phase growth method such as MBE, HVPE, or LPE or a liquid phase growth method as appropriate, or a mode of combining different growth methods It may be.

以上、説明したように、本実施の形態によれば、動作層の第１層を室温での比抵抗が１×１０6Ωｃｍ以上（電子濃度が１×１０12／ｃｍ3以下）である高抵抗のＧａＮ層にて形成することで、動作層の十字形を区画するエッチング領域の深さが数十ｎｍ程度とごく浅いにもかかわらず、第１の実施の形態に係るホール素子と同等の素子特性を有するホール素子が実現される。係るホール素子を形成する際の、動作層の十字形部分の形成に要するエッチング時間は、第１の実施の形態に係るホール素子の場合よりも十分に短くて済むので、第１の実施の形態に係るホール素子よりも、作製効率が高く、かつ作製コストが低減されたホール素子が実現される。 As described above, according to the present embodiment, the first layer of the operating layer has a high specific resistance at room temperature of 1 × 10 6 Ωcm or more (electron concentration of 1 × 10 12 / cm 3 or less). By forming the resistive GaN layer, the depth of the etching region defining the cruciform of the operating layer is as shallow as several tens of nm, which is equivalent to the Hall element according to the first embodiment. A Hall element having element characteristics is realized. Since the etching time required for forming the cross-shaped portion of the operating layer when forming such a Hall element is sufficiently shorter than that of the Hall element according to the first embodiment, the first embodiment Thus, a Hall element with higher manufacturing efficiency and reduced manufacturing cost is realized.

＜第３の実施の形態＞
上述の第２の実施の形態に係るホール素子２０を作製するために用いられる、第１層２ａの比抵抗が１×１０6Ωｃｍ以上（電子濃度が１×１０12／ｃｍ3以下）の高抵抗ＧａＮ層である積層構造体５は、良好なピンチオフ特性を示す高電子移動度トランジスタ（ＨＥＭＴ）を作製するにあたっても好適な条件を満たすものといえる。従って、このような積層構造体５を用いることにより、第２の実施の形態に示したホール素子と、ＨＥＭＴからなるＩＣ部を集積したホールＩＣの実現が可能となる。本実施の形態においては、係るホールＩＣについて説明する。 <Third Embodiment>
The specific resistance of the first layer 2a used for manufacturing the Hall element 20 according to the second embodiment described above is 1 × 10 6 Ωcm or more (electron concentration is 1 × 10 12 / cm 3 or less). It can be said that the laminated structure 5 which is a resistive GaN layer satisfies a preferable condition in manufacturing a high electron mobility transistor (HEMT) exhibiting good pinch-off characteristics. Therefore, by using such a laminated structure 5, it is possible to realize a Hall IC in which the Hall element shown in the second embodiment and an IC section made of HEMT are integrated. In the present embodiment, the Hall IC will be described.

図１４は、本実施の形態に係るホールＩＣ１００の概念的構成を示す側面図である。図１５は、同じく本実施の形態に係るホールＩＣ１００の概念的構成を示す上面図である。なお、図１４および図１５に示すのは、あくまでそれぞれの図に基づく理解を容易にするために構成要素が配置されてなるホールＩＣ１００であって、それぞれの図は、必ずしも同一構造のホールＩＣ１００を異なる方向から図示したものではない。   FIG. 14 is a side view showing a conceptual configuration of Hall IC 100 according to the present embodiment. FIG. 15 is a top view showing a conceptual configuration of the Hall IC 100 according to the present embodiment. 14 and 15 show the Hall IC 100 in which components are arranged for easy understanding based on the respective drawings, and each drawing does not necessarily show the Hall IC 100 having the same structure. It is not illustrated from a different direction.

ホールＩＣ１００は、概略的にみれば、ホール素子部１１０と、複数のＨＥＭＴ素子部１２０（図１４においては２つの場合、図１５においては５つの場合をそれぞれ例示）とを備える。ホール素子部１１０とＨＥＭＴ素子部１２０とは、共通の基板１０１を有し、動作層１０２も共通の組成を有するように構成されてなる。なお、基板１０１は、第２の実施の形態に係るホール素子１０の基板１と同様のものを用いる。   The Hall IC 100 generally includes a Hall element unit 110 and a plurality of HEMT element units 120 (two cases in FIG. 14 and five cases in FIG. 15 respectively). The Hall element unit 110 and the HEMT element unit 120 have a common substrate 101, and the operation layer 102 is also configured to have a common composition. The substrate 101 is the same as the substrate 1 of the Hall element 10 according to the second embodiment.

ホール素子部１１０は、当該部位のみに着目すれば、上述の第２の実施の形態に係るホール素子２０と同様の構成を有する部位である。すなわち、基板１０１の上に、第１層１０２ａと第２層１０２ｂとからなる動作層１０２が形成されてなり、さらに該動作層２０２の上には、２つの入力電極１０３ａ、１０３ｂと、２つの出力電極１０４ａ、１０４ｂが設けられてなる。そして、動作層１０２は、ホール素子部１１０を平面視した場合に十字形を有するように形成されてなる。なお、図１４においては図示を簡略化しているが、それぞれの電極は、第２の実施の形態に係るホール素子２０と同様に（つまりは第１の実施の形態に係るホール素子１０と同様に）、動作層２の十字形の各端部を被覆するように形成されてなるものとする。   The Hall element unit 110 is a part having the same configuration as that of the Hall element 20 according to the second embodiment described above, when attention is paid only to the part. That is, an operation layer 102 composed of a first layer 102a and a second layer 102b is formed on a substrate 101. Further, on the operation layer 202, two input electrodes 103a and 103b, Output electrodes 104a and 104b are provided. The operating layer 102 is formed to have a cross shape when the Hall element portion 110 is viewed in plan. Although the illustration is simplified in FIG. 14, each electrode is similar to the Hall element 20 according to the second embodiment (that is, similar to the Hall element 10 according to the first embodiment). ), Which is formed so as to cover each of the cross-shaped ends of the operation layer 2.

係る構成を有するホール素子部１１０においては、第１層１０２ａと第２層１０２ｂとの間にヘテロ接合界面が形成されてなり、第１層１０２ａの該ヘテロ接合界面近傍に形成される二次元電子ガス領域がキャリアの移動領域となっている。第１層１０２ａは、第２の実施の形態に係るホール素子２０の第１層２ａと同様に比抵抗が１×１０6Ωｃｍ以上（電子濃度が１×１０12／ｃｍ3以下）のＧａＮからなる高抵抗層として形成されてなり、第２層１０２ｂは、ＡｌxＧａ1-xＮ（０＜ｘ≦０．３）からなる層として形成されてなる。これにより、ホール素子部１１０においては、第２の実施の形態に係るホール素子２０と同様の測定感度が実現される。 In the Hall element portion 110 having such a configuration, a heterojunction interface is formed between the first layer 102a and the second layer 102b, and two-dimensional electrons formed in the vicinity of the heterojunction interface of the first layer 102a. The gas region is a carrier moving region. The first layer 102a is made of GaN having a specific resistance of 1 × 10 6 Ωcm or more (electron concentration of 1 × 10 12 / cm 3 or less), like the first layer 2a of the Hall element 20 according to the second embodiment. The second layer 102b is formed as a layer made of Al x Ga 1-x N (0 <x ≦ 0.3). Thereby, in Hall element part 110, the same measurement sensitivity as Hall element 20 concerning a 2nd embodiment is realized.

一方、ＨＥＭＴ素子部１２０は、当該部位のみに着目すれば、いわゆるＨＥＭＴ素子としての構成を有してなる部位である。具体的には、基板１０１の上に、比抵抗が１×１０6Ωｃｍ以上（電子濃度が１×１０12／ｃｍ3以下）のＧａＮからなる高抵抗層として形成されてなる第１層１０２ａと、ＡｌxＧａ1-xＮ（０＜ｘ≦０．３）からなる第２層１０２ｂとからなる動作層１０２が形成されてなることで、第１層１０２ａと第２層１０２ｂとの間にヘテロ接合界面が形成されてなり、さらに該動作層２０２の上には、ゲート電極１０５と、ソース電極１０６と、ドレイン電極１０７とが設けられてなる。これにより、第１層１０２ａの該ヘテロ接合界面近傍に形成される二次元電子ガス領域をキャリアの移動領域とするＨＥＭＴ素子構造が実現されてなる。 On the other hand, the HEMT element unit 120 is a part having a configuration as a so-called HEMT element when attention is paid only to the part. Specifically, a first layer 102a formed on the substrate 101 as a high resistance layer made of GaN having a specific resistance of 1 × 10 6 Ωcm or more (electron concentration of 1 × 10 12 / cm 3 or less); , The operation layer 102 made of the second layer 102b made of Al x Ga 1-x N (0 <x ≦ 0.3) is formed, so that the gap between the first layer 102a and the second layer 102b is formed. A heterojunction interface is formed, and a gate electrode 105, a source electrode 106, and a drain electrode 107 are provided on the operation layer 202. As a result, a HEMT device structure is realized in which the two-dimensional electron gas region formed in the vicinity of the heterojunction interface of the first layer 102a is used as a carrier movement region.

より具体的にいえば、ホールＩＣ１００に設けられる複数のＨＥＭＴ素子部１２０は、それぞれに異なる機能を有するように設けられる。例えば図１５に示す例であれば、ホールＩＣ１００には、それぞれがＨＥＭＴ素子部１２０からなる信号処理ＩＣ部１２０ａ、定電流バイアス生成回路部１２０ｂ、コンパレータ回路部１２０ｃ、オフセット補償回路部１２０ｄ、増幅回路部１２０ｅが設けられてなる。ただし、従来のホール素子に設けられているような、高温下で用いた場合の特性のずれを補償することを目的とする温度補償回路部は設けられていない。なお、各回路部における詳細な回路構成については公知の技術を適用可能であるので、ここでの説明は省略する。   More specifically, the plurality of HEMT element units 120 provided in the Hall IC 100 are provided so as to have different functions. For example, in the example shown in FIG. 15, the Hall IC 100 includes a signal processing IC unit 120 a, a constant current bias generation circuit unit 120 b, a comparator circuit unit 120 c, an offset compensation circuit unit 120 d, and an amplification circuit, each of which includes a HEMT element unit 120. A portion 120e is provided. However, there is no temperature compensation circuit unit for compensating for a deviation in characteristics when used at a high temperature as provided in a conventional Hall element. It should be noted that a known technique can be applied to the detailed circuit configuration in each circuit unit, and thus description thereof is omitted here.

また、定電流バイアス生成回路部１２０ｂとホール素子部１１０の入力電極１０３ａ、１０３ｂとの間、および、ホール素子部１１０の出力電極１０４ａ、１０４ｂと増幅回路部１２０ｅとの間は、図示を省略するＡｌ配線にて接続されてなる。これにより、ホールＩＣ１００は、デジタル信号を出力するモノリシックタイプのホールＩＣとして構成されてなる。   Further, illustration is omitted between the constant current bias generation circuit unit 120b and the input electrodes 103a and 103b of the Hall element unit 110 and between the output electrodes 104a and 104b of the Hall element unit 110 and the amplification circuit unit 120e. Connected with Al wiring. Thus, the Hall IC 100 is configured as a monolithic type Hall IC that outputs a digital signal.

係る構成を有するホールＩＣ１００は、第２の実施の形態に係るホール素子１０の作製に用いる積層構造体５を形成するのと同様に、基板１０１の上に第１層１０２ａと第２層１０２ｂとをエピタキシャル形成したうえで、フォトリソグラフィープロセスとＲＩＥ法とによって素子分離部の役割を果たすとともに動作層１０２を十字形に形成するための溝部１０８を設け、その後、フォトリソグラフィープロセスとＥＢ蒸着とによってそれぞれの素子部に電極を形成することで実現される。ここで、第１層１０２ａは、第２の実施の形態に係るホール素子２０の第１層２ａと同様に比抵抗が１×１０6Ωｃｍ以上（電子濃度が１×１０12／ｃｍ3以下）のＧａＮからなる高抵抗層として形成されてなるため、溝部１０８の深さ（エッチング深さ）は、動作層２の厚みよりも小さくなるように形成することができる。具体的には、数十ｎｍ程度とするのが、例えば６０ｎｍとするのが好適である。また、ホール素子部１１０の入力電極１０３ａ、１０３ｂ、出力電極１０４ａ、１０４ｂ、および、ＨＥＭＴ素子部１２０のソース電極１０６、ドレイン電極１０７は、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる多層電極として設けるのが好適な一例である。これらは、一度の処理において一括して形成することが可能である。ゲート電極１０５は、Ｎｉ／Ａｕからなる多層電極として設けるのが好適な一例である。 In the Hall IC 100 having such a configuration, the first layer 102a, the second layer 102b, and the second layer 102b are formed on the substrate 101 in the same manner as the stacked structure 5 used for manufacturing the Hall element 10 according to the second embodiment is formed. After the epitaxial formation, a groove 108 is formed for forming the operation layer 102 in a cross shape while serving as an element isolation portion by a photolithography process and an RIE method, and then by a photolithography process and an EB deposition, respectively. This is realized by forming an electrode on the element portion. Here, the first layer 102a has a specific resistance of 1 × 10 6 Ωcm or more (electron concentration is 1 × 10 12 / cm 3 or less), similarly to the first layer 2a of the Hall element 20 according to the second embodiment. Therefore, the depth (etching depth) of the groove 108 can be formed to be smaller than the thickness of the operation layer 2. Specifically, about several tens of nm is preferable, for example, 60 nm. In addition, the input electrodes 103a and 103b, the output electrodes 104a and 104b of the Hall element section 110, and the source electrode 106 and the drain electrode 107 of the HEMT element section 120 are provided as multilayer electrodes made of Ti / Al / Ni / Au. This is a preferred example. These can be formed collectively in a single process. The gate electrode 105 is a suitable example provided as a multilayer electrode made of Ni / Au.

例えば、第１層１０２ａとして電子濃度が５×１０11／ｃｍ3であるＧａＮ層を２μｍの厚みに形成し、第２層１０２ｂとしてＡｌ0.2Ｇａ0.8Ｎ層を２５ｎｍの厚みに形成し、溝部１０８の深さを６０ｎｍとして形成したホールＩＣ１００について、室温から４００℃まで加熱しつつ、high／low切り換え動作磁束密度の温度変化率を測定した場合には、−０．０１％／℃という結果が得られる。係る結果は、該ホールＩＣ１００が室温から少なくとも４００℃までの範囲においては、同一の測定感度で動作することを示すものである。 For example, a GaN layer having an electron concentration of 5 × 10 11 / cm 3 is formed as a first layer 102 a with a thickness of 2 μm, an Al 0.2 Ga 0.8 N layer is formed as a second layer 102 b with a thickness of 25 nm, and the groove portion 108 is formed. When the temperature change rate of the high / low switching operation magnetic flux density is measured while heating from room temperature to 400 ° C. for the Hall IC 100 formed at a depth of 60 nm, a result of −0.01% / ° C. is obtained. It is done. This result indicates that the Hall IC 100 operates with the same measurement sensitivity in the range from room temperature to at least 400 ° C.

すなわち、本実施の形態によれば、ＧａＮからなり室温での比抵抗が１×１０6Ωｃｍ以上（電子濃度が１×１０12／ｃｍ3以下）である高抵抗層と、ＡｌxＧａ1-xＮ（０＜ｘ≦０．３）からなる層との積層構造体に、素子分離部として機能するとともにホール素子の動作層の十字形部分を区画する溝部を設けることによって、共通の積層構造を有するホール素子部とＨＥＭＴからなるＩＣ部とを有するようにすることで、温度補償回路部を備えずとも、室温から高温までの間で安定して動作するホールＩＣが実現される。 That is, according to the present embodiment, a high resistance layer made of GaN and having a specific resistance at room temperature of 1 × 10 6 Ωcm or more (electron concentration of 1 × 10 12 / cm 3 or less), Al x Ga 1− the laminated structure of a layer consisting of x N (0 <x ≦ 0.3 ), by providing the groove section defining the cross section of the active layer of the Hall element and it functions as an isolation portion, a common laminated structure By including the Hall element portion having the IC and the IC portion made of HEMT, a Hall IC that operates stably from room temperature to a high temperature can be realized without the temperature compensation circuit portion.

＜第４の実施の形態＞
本実施の形態においては、半導体の磁気抵抗効果を利用して磁界を検出することができる磁気センサである磁気抵抗効果素子について説明する。 <Fourth embodiment>
In the present embodiment, a magnetoresistive effect element that is a magnetic sensor capable of detecting a magnetic field using the magnetoresistive effect of a semiconductor will be described.

図１６は、本実施の形態に係る磁気抵抗効果素子２００の構成を示す断面模式図である。磁気抵抗効果素子２００は、基板２０１と、該基板２０１の上に形成された第１層２０２ａと第２層２０２ｂとからなる動作層２０２と、さらに該動作層２０２の表面に形成された２つの端子電極２０３ａ、２０３ｂと、これら２つの端子電極２０３ａ、２０３ｂの間に形成された多数の短絡電極２０４を備える。   FIG. 16 is a schematic cross-sectional view showing the configuration of the magnetoresistive effect element 200 according to the present exemplary embodiment. The magnetoresistive effect element 200 includes a substrate 201, an operation layer 202 formed on the substrate 201, which includes a first layer 202a and a second layer 202b, and two layers formed on the surface of the operation layer 202. Terminal electrodes 203a and 203b and a plurality of short-circuit electrodes 204 formed between the two terminal electrodes 203a and 203b are provided.

係る磁気抵抗効果素子２００をその表面から裏面に向かう垂直な磁場中においた状態で、２つの端子電極２０３ａ、２０３ｂの間に生じる抵抗変化を測定することで、当該磁場の磁束密度を求めることができる。   The magnetic flux density of the magnetic field can be obtained by measuring the resistance change generated between the two terminal electrodes 203a and 203b in a state where the magnetoresistive effect element 200 is placed in a vertical magnetic field from the front surface to the back surface. it can.

基板２０１には、第１の実施の形態に係るホール素子１０の基板１と同じものを用いる。また、動作層２０２は、第１の実施の形態に係るホール素子１０の動作層２と同様に形成する。すなわち、第１層２０２ａをＧａＮからなり室温での電子濃度が１×１０16／ｃｍ3以下である層として形成し、第２層２０２ｂをＡｌxＧａ1-xＮ（０＜ｘ≦０．３）からなる層として形成する。 The substrate 201 is the same as the substrate 1 of the Hall element 10 according to the first embodiment. The operation layer 202 is formed in the same manner as the operation layer 2 of the Hall element 10 according to the first embodiment. That is, the first layer 202a is formed as a layer made of GaN and having an electron concentration at room temperature of 1 × 10 16 / cm 3 or less, and the second layer 202b is formed of Al x Ga 1-x N (0 <x ≦ 0. 3).

また、端子電極２０３ａ、２０３ｂと、短絡電極２０４は、いずれも、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる多層電極として設けるのが好適な一例である。これらは、フォトリソグラフィープロセスとＥＢ蒸着の手法を用いて設けることによって形成可能である。   The terminal electrodes 203a and 203b and the short-circuit electrode 204 are preferably provided as multilayer electrodes made of Ti / Al / Ni / Au. These can be formed by using a photolithographic process and an EB deposition method.

動作層２０２を上述のように形成することは、すなわち、第１の実施の形態においてホール素子１０の形成に用いた積層構造体５を作製していることと同じである。従って、本実施の形態に係る磁気抵抗効果素子２００においても、第１の実施の形態に係るホール素子１０と同様に、動作層２０２においては第１層２０２ａと第２層２０２ｂとの間にヘテロ接合界面が形成されてなり、第２層２０２ｂにおいて該ヘテロ接合界面の近傍に形成される二次元電子ガス領域２０２ｇが、磁気抵抗効果素子２００におけるキャリアの移動領域となる。   Forming the operation layer 202 as described above is the same as forming the stacked structure 5 used for forming the Hall element 10 in the first embodiment. Accordingly, also in the magnetoresistive effect element 200 according to the present exemplary embodiment, in the operation layer 202, the heterojunction between the first layer 202a and the second layer 202b is similar to the Hall element 10 according to the first exemplary embodiment. A junction interface is formed, and the two-dimensional electron gas region 202g formed in the vicinity of the heterojunction interface in the second layer 202b becomes a carrier movement region in the magnetoresistive effect element 200.

ゆえに、磁気抵抗効果素子２００においても、二次元電子ガス領域２０２ｇはより薄く（より二次元的に）形成され、結果として、該二次元電子ガス領域２０２ｇにおけるキャリア移動度はより高められてなる。さらには、第２層２ｂと第１層２ａとの組成差が比較的小さいので、二次元電子ガス領域２０２ｇにおいては二次元電子ガスの生成が抑制され、結果として、キャリア濃度がより低減されてなる。   Therefore, also in the magnetoresistive effect element 200, the two-dimensional electron gas region 202g is formed thinner (more two-dimensionally), and as a result, the carrier mobility in the two-dimensional electron gas region 202g is further increased. Furthermore, since the composition difference between the second layer 2b and the first layer 2a is relatively small, the generation of two-dimensional electron gas is suppressed in the two-dimensional electron gas region 202g, and as a result, the carrier concentration is further reduced. Become.

加えて、第１層２０２ａにおける室温での電子濃度が１×１０16／ｃｍ3以下であるようにすることによって、および、第２層２０２ｂをＡｌの混合比率が小さいＡｌＧａＮ層として形成することで二次元電子ガス領域２０２ｇにおける二次元電子ガスの生成が抑制されてなることによって、磁気抵抗効果素子２００は高い入出力抵抗を有するものとなっている。 In addition, the first layer 202a has an electron concentration at room temperature of 1 × 10 16 / cm 3 or less, and the second layer 202b is formed as an AlGaN layer having a small Al mixing ratio. Since the generation of the two-dimensional electron gas in the two-dimensional electron gas region 202g is suppressed, the magnetoresistive effect element 200 has a high input / output resistance.

磁気抵抗効果素子２００の動作層２０２に求められる要件は、第１あるいは第２の実施の形態に係るホール素子１０、２０の動作層２に求められる要件と同じであるので、動作層２０２が上述のようにホール素子１０、２０の動作層２と同様の特徴を有することによって、磁気抵抗効果素子２００においては高い測定感度が実現される。   The requirements for the operation layer 202 of the magnetoresistive effect element 200 are the same as the requirements for the operation layer 2 of the Hall elements 10 and 20 according to the first or second embodiment. As described above, the magnetoresistive effect element 200 achieves high measurement sensitivity by having the same characteristics as those of the operation layer 2 of the Hall elements 10 and 20.

例えば、ホール素子の場合と同様に、キャリア移動度をより高めることを目的として、第１層２０２ａと第２層２０２ｂとの間にＡｌＮ層を挿入するようにしてもよい。ＡｌＮ層は、０．７５ｎｍ〜１．５ｎｍ程度の厚みに形成されるのが好適である。   For example, an AlN layer may be inserted between the first layer 202a and the second layer 202b for the purpose of further increasing the carrier mobility, as in the case of the Hall element. The AlN layer is preferably formed to a thickness of about 0.75 nm to 1.5 nm.

すなわち、本実施の形態に係る磁気抵抗効果素子は、第１あるいは第２の実施の形態に係るホール素子と同様に、高温でも良好な測定感度で使用することができるものとなっている。   That is, the magnetoresistive effect element according to the present embodiment can be used with good measurement sensitivity even at a high temperature, similarly to the Hall element according to the first or second embodiment.

（実施例１および比較例１）
実施例１として、第１の実施の形態に係るホール素子１０として、第１層２ａの電子濃度および第２層２ｂにおける全III族元素中のＡｌの組成比が異なる種々のホール素子を作製した。併せて、比較例１として、ホール素子１０と同様の構成を有するが、第１層２ａの電子濃度がホール素子１０よりも高いホール素子、および第２層２ｂにおける全III族元素中のＡｌの組成比がホール素子１０よりも高いホール素子も、いくつか作製した。 (Example 1 and Comparative Example 1)
As Example 1, various Hall elements having different electron concentrations of the first layer 2a and Al composition ratios in all group III elements in the second layer 2b were produced as the Hall element 10 according to the first embodiment. . In addition, Comparative Example 1 has the same configuration as that of the Hall element 10, but the Hall element in which the electron concentration of the first layer 2a is higher than that of the Hall element 10, and Al in all group III elements in the second layer 2b. Several Hall elements having a composition ratio higher than that of the Hall element 10 were also produced.

まず、基板１として面方位（０００１）である２インチ径サファイア単結晶基板を複数枚用意し、所定のＭＯＣＶＤ装置によって、それぞれに積層構造体５を作製した。ＭＯＣＶＤ装置においては、III族原料ガス供給系とＶ族原料ガス供給系とが個別に設けられてなり、III族原料ガスおよびＶ族原料ガスの双方をキャリアガスともども個別にサセプタ近傍まで供給できるようになっている。III族原料ガスとしてはＴＭＧおよびＴＭＡを用い、Ｖ族原料ガスとしてはＮＨ3を用いた。キャリアガスとしては、水素ガスあるいは窒素ガスの一方または両方を適宜に用いた。 First, a plurality of 2 inch diameter sapphire single crystal substrates having a plane orientation (0001) were prepared as the substrate 1, and the laminated structures 5 were respectively produced by a predetermined MOCVD apparatus. In the MOCVD apparatus, a group III source gas supply system and a group V source gas supply system are provided separately, so that both the group III source gas and the group V source gas can be individually supplied to the vicinity of the susceptor together with the carrier gas. It has become. TMG and TMA were used as the group III source gas, and NH 3 was used as the group V source gas. As the carrier gas, one or both of hydrogen gas and nitrogen gas was appropriately used.

具体的には、まず、ＭＯＣＶＤ装置内のサセプタ上にそれぞれの単結晶基板を載置し、基板温度を１１００℃として２０分間の熱処理（サーマルクリーニング）を行った後、５００℃に降温して、ＧａＮからなる低温バッファ層を３０ｎｍの厚みに形成した。   Specifically, first, each single crystal substrate is placed on a susceptor in a MOCVD apparatus, a substrate temperature is set to 1100 ° C., heat treatment is performed for 20 minutes (thermal cleaning), and then the temperature is decreased to 500 ° C. A low-temperature buffer layer made of GaN was formed to a thickness of 30 nm.

バッファ層の形成後、基板温度が１０００℃となるまで加熱した後に、第１層２ａとしてのＧａＮ層を２μｍの厚みに形成し、引き続き第２層２ｂとしてのＡｌＧａＮ層を２５ｎｍの厚みに形成した。ＧａＮ層における室温での電子濃度は１×１０12／ｃｍ3〜５×１０17／ｃｍ3の範囲で設定した。ＡｌＧａＮ層におけるIII族元素中のＡｌの組成比ｘは０．１〜０．４の範囲で設定した。これにより、積層構造体５を得た。 After the formation of the buffer layer, the substrate was heated until the substrate temperature reached 1000 ° C., and then the GaN layer as the first layer 2a was formed to a thickness of 2 μm, and the AlGaN layer as the second layer 2b was subsequently formed to a thickness of 25 nm. . The electron concentration at room temperature in the GaN layer was set in the range of 1 × 10 12 / cm 3 to 5 × 10 17 / cm 3 . The composition ratio x of Al in the group III element in the AlGaN layer was set in the range of 0.1 to 0.4. Thereby, the laminated structure 5 was obtained.

図１７は、係る積層構造体５の形成に際しての、III族原料ガス供給系とＶ族原料ガス供給系とにおける供給ガスの種類とその流量とを一覧にして示す図である。なお、ＡｌＧａＮ層を形成する際のＴＭＡとＴＭＧとの供給流量比は、形成しようとするＡｌＧａＮ層におけるＡｌとＧａとの組成比に準じたものとした。   FIG. 17 is a diagram showing a list of types and flow rates of supply gases in the group III source gas supply system and the group V source gas supply system when forming the laminated structure 5. The supply flow ratio of TMA and TMG when forming the AlGaN layer was in accordance with the composition ratio of Al and Ga in the AlGaN layer to be formed.

また、室温での電子濃度が１×１０15／ｃｍ3を下回るＧａＮ層の作製に際しては、第１層２ａの形成に先立つ基板１の昇温時に窒素ガスを含むガスを流すようにするとともに、第１層２ａの形成時に、キャリアガス全体における水素ガスと窒素ガスの比率を違えることによって、種々の電子濃度を実現した。具体的には、残留電子濃度がより低いＧａＮ層となるように、キャリアガス全体に対する窒素ガスの割合を０．１体積％、２体積％、１０体積％と違えることにより作製した。 Further, when producing a GaN layer having an electron concentration at room temperature lower than 1 × 10 15 / cm 3 , a gas containing nitrogen gas is allowed to flow when the temperature of the substrate 1 is raised prior to the formation of the first layer 2a, When the first layer 2a was formed, various electron concentrations were realized by changing the ratio of hydrogen gas and nitrogen gas in the entire carrier gas. Specifically, it was produced by changing the ratio of nitrogen gas to the entire carrier gas to 0.1% by volume, 2% by volume, and 10% by volume so that the GaN layer had a lower residual electron concentration.

一方、電子濃度が１×１０15／ｃｍ3以上のＧａＮ層の作製は、ＧａＮ層へのＳｉドープにより行った。具体的には、ＭＯＣＶＤによるＧａＮ層の形成時に、ＳｉＨ4ガスを、所望される電子濃度に対応するドープ量となるように流量を制御しつつ導入することによって行った。具体的には、形成しようとするｎ型ＧａＮ層におけるＳｉとＧａとの組成比に準じたガス流量とした。電子濃度が１×１０15／ｃｍ3程度のＧａＮ層については、ＳｉＨ4ガスを導入しないで作製した。 On the other hand, a GaN layer having an electron concentration of 1 × 10 15 / cm 3 or more was produced by doping the GaN layer with Si. Specifically, when forming the GaN layer by MOCVD, SiH 4 gas was introduced while controlling the flow rate so as to obtain a dope amount corresponding to a desired electron concentration. Specifically, the gas flow rate was set in accordance with the composition ratio of Si and Ga in the n-type GaN layer to be formed. A GaN layer having an electron concentration of about 1 × 10 15 / cm 3 was produced without introducing SiH 4 gas.

なお、ＧａＮ層の電子濃度と比抵抗については、ＡｌＧａＮ層を形成しないほかは同様の手法で作製した試料を用いて評価した。   Note that the electron concentration and specific resistance of the GaN layer were evaluated using samples prepared by the same method except that the AlGaN layer was not formed.

積層構造体５が得られると、フォトリソグラフィープロセスとＲＩＥ法とによって、幅５０μｍで長さ２００μｍの２本のラインが中央で直交したような十字形が形成されるように、積層構造体５の表面を２μｍ以上の深さにエッチング加工した。   When the multilayer structure 5 is obtained, the photolithography process and the RIE method are used to form a cross shape in which two lines having a width of 50 μm and a length of 200 μm are perpendicular to each other at the center. The surface was etched to a depth of 2 μm or more.

続いてフォトリソグラフィープロセスとＥＢ蒸着により、十字形の各先端部分に、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる（膜厚は順に２５／７５／１５／１００ｎｍ）金属パターンを１００μｍ角の大きさに形成した後、赤外線急速加熱炉で温度８５０℃、３０秒間の合金化処理を行うことによって入力電極３ａ、３ｂ、出力電極４ａ、４ｂを形成した。以上によって、ホール素子が得られた。   Subsequently, a metal pattern made of Ti / Al / Ni / Au (thicknesses in order 25/75/15/100 nm) is formed in a size of 100 μm square at each tip portion of the cross shape by photolithography process and EB deposition. Then, the input electrodes 3a and 3b and the output electrodes 4a and 4b were formed by performing an alloying process at a temperature of 850 ° C. for 30 seconds in an infrared rapid heating furnace. Thus, a Hall element was obtained.

係るホール素子について特性評価を可能とすべく、ＣＶＤ法とフォトリソグラフィープロセスとを用いて、表面に窒化シリコンのパッシベーション膜を形成後、各電極部にコンタクトホールを開け、ワイアボンディングを行った。   In order to make it possible to evaluate the characteristics of such a Hall element, a silicon nitride passivation film was formed on the surface by using a CVD method and a photolithography process, contact holes were opened in each electrode portion, and wire bonding was performed.

係る状態で、ホール素子の電気特性の評価を行った。具体的には、磁束密度５００Ｇａｕｓｓの磁場中で、２ｍＡの定駆動電流または３Ｖの定駆動電圧を印加した状態にて、ホール電圧を測定した。係る評価の結果を示したのが、上述の図４および図５である。   In this state, the electrical characteristics of the Hall element were evaluated. Specifically, the Hall voltage was measured in a magnetic field with a magnetic flux density of 500 Gauss, with a constant drive current of 2 mA or a constant drive voltage of 3 V applied. The results of such evaluation are shown in FIGS. 4 and 5 described above.

図４に示すように、第１層２ａにおける電子濃度が高いほど、かつ、第２層２ｂにおける全III族元素中のＡｌの組成比が小さいほど、高いホール電圧が得られた。また、図５に示すように、第１層２ａにおける電子濃度が１×１０16／ｃｍ3以下の場合には、第２層２ｂにおける全III族元素中のＡｌの組成比が０．３以下であれば高いホール電圧が得られた。 As shown in FIG. 4, the higher the electron concentration in the first layer 2a and the smaller the composition ratio of Al in all group III elements in the second layer 2b, the higher the Hall voltage was obtained. As shown in FIG. 5, when the electron concentration in the first layer 2a is 1 × 10 16 / cm 3 or less, the composition ratio of Al in all group III elements in the second layer 2b is 0.3 or less. Then, a high Hall voltage was obtained.

また、室温から８００℃まで加熱しつつ、定電流駆動動作におけるホール電圧の温度に対する変化率について併せて評価を行った。係る評価の結果を示したのが、上述の図６ないし図１１である。   Further, the rate of change of the Hall voltage with respect to the temperature in the constant current driving operation was also evaluated while heating from room temperature to 800 ° C. The evaluation results are shown in FIGS. 6 to 11 described above.

図６ないし図１１に示すように、第２層２ｂの組成が同じ場合、第１層２ａの電子濃度が１×１０16／ｃｍ3以下であれば、ホール電圧は、少なくとも８００℃までは略一定（温度変化率が−０．０１〜０％／℃）に保たれることがわかった。 As shown in FIGS. 6 to 11, when the composition of the second layer 2b is the same, if the electron concentration of the first layer 2a is 1 × 10 16 / cm 3 or less, the Hall voltage is substantially at least up to 800 ° C. It was found that the temperature was kept constant (temperature change rate was −0.01 to 0% / ° C.).

すなわち、実施例１および比較例１によって、ＧａＮからなる第１層２ａの電子濃度を１×１０16／ｃｍ3以下とするとともに、第２層２ｂにおける全III族元素中のＡｌの組成比を０．３以下とすることで、室温で定電流駆動および定電圧駆動のいずれにおいても高い測定感度で測定を行えるとともに、室温から８００℃までの温度範囲において安定した定電流駆動動作が可能なホール素子が実現されることが確認された。 That is, according to Example 1 and Comparative Example 1, the electron concentration of the first layer 2a made of GaN is 1 × 10 16 / cm 3 or less, and the composition ratio of Al in all group III elements in the second layer 2b is By setting the value to 0.3 or less, the hall can perform measurement with high measurement sensitivity in both constant current drive and constant voltage drive at room temperature and can perform stable constant current drive operation in a temperature range from room temperature to 800 ° C. It was confirmed that the device was realized.

（実施例２）
本実施例では、第２の実施の形態に係るホール素子２０を形成した。なお、第１層２ａとしてのＧａＮ層中の電子濃度は５×１０11／ｃｍ3とした。第２層２ｂとしてはＡｌ0.2Ｇａ0.8Ｎ層を形成した。また、動作層２を十字形に形成する際のエッチング深さは６０ｎｍとした。その他は、実施例１と同様の手順とした。 (Example 2)
In this example, the Hall element 20 according to the second embodiment was formed. The electron concentration in the GaN layer as the first layer 2a was 5 × 10 11 / cm 3 . An Al 0.2 Ga 0.8 N layer was formed as the second layer 2b. The etching depth when forming the operation layer 2 in a cross shape was 60 nm. The other procedures were the same as in Example 1.

作製したホール素子について、実施例１と同様に、特性を評価した。具体的には、磁束密度５００Ｇａｕｓｓの磁場中で、２ｍＡの定駆動電流または３Ｖの定駆動電圧を印加した状態にて、ホール電圧を測定した。前者の結果は６．１１９ｍＶであり、後者の結果は２３．８８ｍＶであった。これらの値は、実施例１において作製したＡｌＧａＮ層の組成が同じホール素子についてのそれぞれの値とほぼ同じであった。   The characteristics of the manufactured Hall element were evaluated in the same manner as in Example 1. Specifically, the Hall voltage was measured in a magnetic field with a magnetic flux density of 500 Gauss, with a constant drive current of 2 mA or a constant drive voltage of 3 V applied. The former result was 6.119 mV, and the latter result was 23.88 mV. These values were almost the same as the respective values for the Hall elements having the same composition of the AlGaN layer fabricated in Example 1.

また、室温から８００℃まで加熱しつつ、定電流駆動動作におけるホール電圧の温度に対する変化率についても評価を行った。その結果は、０．０００５％／℃であった。すなわち、実施例１にて作製したホール素子と同様に、ホール電圧は、少なくとも８００℃までは略一定に保たれることがわかった。   Further, the rate of change of the Hall voltage with respect to the temperature in the constant current driving operation was also evaluated while heating from room temperature to 800 ° C. The result was 0.0005% / ° C. That is, it was found that the Hall voltage was kept substantially constant at least up to 800 ° C. as in the Hall element fabricated in Example 1.

係る結果は、動作層２の十字形を形成する際のエッチング深さを、実施例１に比してきわめて浅くしたホール素子においても、実施例１のホール素子と同様の測定感度が得られることを示している。   As a result, even in the Hall element in which the etching depth when forming the cruciform of the operation layer 2 is extremely shallow compared to Example 1, measurement sensitivity similar to that of the Hall element in Example 1 can be obtained. Is shown.

（実施例３）
本実施例においては、第３の実施の形態に係るモノリシックタイプのホールＩＣ１００を作製した。なお、その際には、ホール素子部１１０が実施例２に係るホール素子と同様の構成を有するようにした。ＨＥＭＴ素子部１２０としては、信号処理ＩＣ部１２０ａ、定電流バイアス生成回路部１２０ｂ、コンパレータ回路部１２０ｃ、オフセット補償回路部１２０ｄ、増幅回路部１２０ｅを形成した。 (Example 3)
In this example, the monolithic Hall IC 100 according to the third embodiment was manufactured. At that time, the Hall element portion 110 has the same configuration as that of the Hall element according to the second embodiment. As the HEMT element unit 120, a signal processing IC unit 120a, a constant current bias generation circuit unit 120b, a comparator circuit unit 120c, an offset compensation circuit unit 120d, and an amplification circuit unit 120e were formed.

具体的には、まず、基板１０１として面方位（０００１）である２インチ径サファイア基板を用い、第１層としてのＧａＮ層と第２層としてのＡｌ0.2Ｇａ0.8Ｎ層とを実施例２と同様に形成した。 Specifically, first, a 2-inch diameter sapphire substrate having a plane orientation (0001) is used as the substrate 101, and a GaN layer as a first layer and an Al 0.2 Ga 0.8 N layer as a second layer are used in Example 2. Similarly formed.

その後、フォトリソグラフィープロセスとＲＩＥ法とによって溝部１０８を６０ｎｍの深さに形成することで、素子分離部を設けると共に動作層１０２を平面視十字形に形成した。   Thereafter, the groove 108 was formed to a depth of 60 nm by a photolithography process and an RIE method, thereby providing an element isolation portion and forming the operation layer 102 in a cross shape in plan view.

引き続き、フォトリソグラフィープロセスとＥＢ蒸着法とによって、ホール素子部１１０の入力電極１０３ａ、１０３ｂ、出力電極１０４ａ、１０４ｂの配置位置と、ＨＥＭＴ素子部１２０のソース電極１０６、ドレイン電極１０７の配置位置に、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ（膜厚は順に２５／７５／１５／１００ｎｍ）からなる金属パターンを形成した後、赤外線急速加熱炉で温度８５０℃、３０秒間の合金化処理を行うことによって各電極を形成した。   Subsequently, by the photolithography process and the EB deposition method, the arrangement positions of the input electrodes 103a and 103b and the output electrodes 104a and 104b of the Hall element section 110 and the arrangement positions of the source electrode 106 and the drain electrode 107 of the HEMT element section 120 are Each electrode is formed by forming a metal pattern made of Ti / Al / Ni / Au (thickness is 25/75/15/100 nm in this order), and then performing an alloying treatment at a temperature of 850 ° C. for 30 seconds in an infrared rapid heating furnace. Formed.

さらに、フォトリソグラフィープロセスとＥＢ蒸着法によって、ＨＥＭＴ素子部１２０のゲート電極１０５の配置位置に、Ｎｉ／Ａｕ（膜厚は順に３０／１００ｎｍ）からなる金属パターンを形成することによって、ゲート電極１０５を形成した。   Further, the gate electrode 105 is formed by forming a metal pattern made of Ni / Au (film thickness is 30/100 nm in order) at the arrangement position of the gate electrode 105 of the HEMT element unit 120 by a photolithography process and an EB vapor deposition method. Formed.

その後、定電流バイアス生成回路部１２０ｂとホール素子部１１０の入力電極１０３ａ、１０３ｂとの間、および、ホール素子部１１０の出力電極１０４ａ、１０４ｂと増幅回路部１２０ｅとの間を、図示を省略するＡｌ配線にて接続した。これにより、ホールＩＣ１００が得られた。   Thereafter, the illustration is omitted between the constant current bias generation circuit unit 120b and the input electrodes 103a and 103b of the Hall element unit 110 and between the output electrodes 104a and 104b of the Hall element unit 110 and the amplifier circuit unit 120e. Connected with Al wiring. Thereby, Hall IC100 was obtained.

得られたホールＩＣ１００について、室温から４００℃の範囲で、ｈｉｇｈ／ｌｏｗ切り換え動作磁束密度の温度に対する変化率を測定した。その結果、−０．０１％／℃という値が得られた。係る結果は、温度補償回路部を備えずとも、室温から少なくとも４００℃までの範囲においては、同一の測定感度で動作するホールＩＣが得られたことを示している。   With respect to the obtained Hall IC 100, the change rate of the high / low switching operation magnetic flux density with respect to the temperature was measured in the range of room temperature to 400 ° C. As a result, a value of -0.01% / ° C was obtained. This result shows that Hall ICs operating with the same measurement sensitivity were obtained in the range from room temperature to at least 400 ° C. without the temperature compensation circuit section.

第１の実施の形態に係るホール素子１０の上面図である。It is a top view of Hall element 10 concerning a 1st embodiment. 図１のＡ−Ｂ断面におけるホール素子１０の断面図である。It is sectional drawing of the Hall element 10 in the AB cross section of FIG. ホール素子１０の形成に用いる積層構造体５の断面模式図である。3 is a schematic cross-sectional view of a laminated structure 5 used for forming the Hall element 10. FIG. 動作層２の構成に基づく効果を示すための図である。It is a figure for showing an effect based on composition of operation layer. 動作層２の構成に基づく効果を示すための図である。It is a figure for showing an effect based on composition of operation layer. 動作層２の構成と、温度環境の変化との関係を示すための図である。It is a figure for showing the relationship between the structure of the operation | movement layer 2, and the change of a temperature environment. 動作層２の構成と、温度環境の変化との関係を示すための図である。It is a figure for showing the relationship between the structure of the operation | movement layer 2, and the change of a temperature environment. 動作層２の構成と、温度環境の変化との関係を示すための図である。It is a figure for showing the relationship between the structure of the operation | movement layer 2, and the change of a temperature environment. 動作層２の構成と、温度環境の変化との関係を示すための図である。It is a figure for showing the relationship between the structure of the operation | movement layer 2, and the change of a temperature environment. 動作層２の構成と、温度環境の変化との関係を示すための図である。It is a figure for showing the relationship between the structure of the operation | movement layer 2, and the change of a temperature environment. 動作層２の構成と、温度環境の変化との関係を示すための図である。It is a figure for showing the relationship between the structure of the operation | movement layer 2, and the change of a temperature environment. 積層構造体１５の断面模式図である。3 is a schematic cross-sectional view of a laminated structure 15. FIG. 第２の実施の形態に係るホール素子２０の略中央部を通る断面についての断面図である。It is sectional drawing about the cross section which passes along the approximate center part of Hall element 20 concerning a 2nd embodiment. 第３の実施の形態に係るホールＩＣ１００の概念的構成を示す側面図である。It is a side view which shows the notional structure of Hall IC100 which concerns on 3rd Embodiment. 第３の実施の形態に係るホールＩＣ１００の概念的構成を示す上面図である。It is a top view which shows the notional structure of Hall IC100 which concerns on 3rd Embodiment. 第４の実施の形態に係る磁気抵抗効果素子２００の構成を示す断面模式図である。It is a cross-sectional schematic diagram which shows the structure of the magnetoresistive effect element 200 which concerns on 4th Embodiment. 実施例１における積層構造体５の形成に際しての、III族原料ガス供給系とＶ族原料ガス供給系とにおける供給ガスの種類とその流量とを一覧にして示す図である。It is a figure which lists and shows the kind and flow rate of the supply gas in the group III source gas supply system and the group V source gas supply system when forming the laminated structure 5 in the first embodiment.

符号の説明Explanation of symbols

１、１０１ 基板
２、１０２、２０２ 動作層
２ａ、１０２ａ、２０２ａ （動作層の）第１層
２ｂ、１０２ｂ、２０２ｂ （動作層の）第２層
２ｇ、２０２ｇ 二次元電子ガス領域
３ａ、３ｂ、１０３ａ、１０３ｂ 入力電極
４ａ、４ｂ、１０４ａ、１０４ｂ 出力電極
５、１５ 積層構造体
１０、２０ ホール素子
１００ ホールＩＣ
１０５ ゲート電極
１０６ ソース電極
１０７ ドレイン電極
１０８ 溝部
１１０ ホール素子部
１２０ ＨＥＭＴ素子部
１２０ａ 信号処理ＩＣ部
１２０ｂ 定電流バイアス生成回路部
１２０ｃ コンパレータ回路部
１２０ｄ オフセット補償回路部
１２０ｅ 増幅回路部
２００ 磁気抵抗効果素子
２０３ａ、２０３ｂ 端子電極
２０４ 短絡電極 DESCRIPTION OF SYMBOLS 1,101 Substrate 2,102,202 Operation layer 2a, 102a, 202a (Operation layer) 1st layer 2b, 102b, 202b (Operation layer) Second layer 2g, 202g Two-dimensional electron gas region 3a, 3b, 103a , 103b Input electrode 4a, 4b, 104a, 104b Output electrode 5, 15 Multilayer structure 10, 20 Hall element 100 Hall IC
105 Gate electrode 106 Source electrode 107 Drain electrode 108 Groove part 110 Hall element part 120 HEMT element part 120a Signal processing IC part 120b Constant current bias generation circuit part 120c Comparator circuit part 120d Offset compensation circuit part 120e Amplifying circuit part 200 Magnetoresistive element 203a 203b Terminal electrode 204 Short-circuit electrode

Claims (7)

動作層にＧａＮ層とＡｌＧａＮ層とのヘテロ接合構造を有するホール素子であって、
前記ＧａＮ層の電子濃度が１×１０ １２ ／ｃｍ ３ 以下であり、
前記ＡｌＧａＮ層が、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦０．３）によって形成されてなり、
前記動作層が平面視において略十字形をなす十字形部分を有しており、
前記十字形部分の互いに対向する２つの第１の先端部のそれぞれに入力電極を備えるとともに、前記２つの第１の先端部同士を結ぶ方向と略直交する方向において互いに対向する第２の先端部のそれぞれに出力電極を備える、
ことを特徴とするホール素子。 A Hall element having a heterojunction structure of a GaN layer and an AlGaN layer in an operation layer,
The electron concentration of the GaN layer is 1 × 10 12 / cm 3 or less ,
The AlGaN layer, Ri Na is formed by Al x Ga 1-x N ( 0 <x ≦ 0.3),
The operating layer has a cross-shaped portion that is substantially cross-shaped in plan view;
A second tip portion provided with an input electrode at each of the two first tip portions facing each other of the cross-shaped portion and facing each other in a direction substantially perpendicular to a direction connecting the two first tip portions. of each Ru an output electrode,
Hall element characterized by the above. 請求項１に記載のホール素子であって、
前記十字形部分の高さが前記ＡｌＧａＮ層の厚みよりも大きくかつ前記動作層全体の厚みよりも小さい、
ことを特徴とするホール素子。 The Hall element according to claim 1,
The height of the cross-shaped portion is larger than the thickness of the AlGaN layer and smaller than the thickness of the entire operation layer;
Hall element characterized by the above. 請求項１または請求項２に記載のホール素子であって、
前記ＡｌＧａＮ層と前記ＧａＮ層の接合界面に０．７５ｎｍ〜１．５ｎｍの厚みのＡｌＮ層が挿入されてなることを特徴とするホール素子。 The Hall element according to claim 1 or 2,
A Hall element , wherein an AlN layer having a thickness of 0.75 nm to 1.5 nm is inserted at a junction interface between the AlGaN layer and the GaN layer . 請求項１ないし請求項３のいずれかに記載のホール素子、
を備えるホールＩＣであって、
前記ホール素子においては前記ＧａＮ層が所定の基板の上に形成されてなり、
前記所定の基板上にＨＥＭＴを含む制御回路が形成されてなる、
ことを特徴とするホールＩＣ。 Hall device according to any one of claims 1 to claim 3,
A Hall IC comprising:
In the Hall element, the GaN layer is formed on a predetermined substrate,
A control circuit including a HEMT is formed on the predetermined substrate.
Hall IC characterized by this. ホール素子の作製方法であって、A method for producing a Hall element, comprising:
所定の基板の上に電子濃度が１×１０An electron concentration of 1 × 10 on a given substrate １２12 ／ｃｍ/ Cm ３3 以下のＧａＮ層をエピタキシャル形成するＧａＮ層形成工程と、A GaN layer forming step for epitaxially forming the following GaN layers;
前記ＧａＮ層の上に、ＡｌOn the GaN layer, Al ｘx ＧａGa １−ｘ1-x Ｎ（０＜ｘ≦０．３）からなるＡｌＧａＮ層をエピタキシャル形成するＡｌＧａＮ層形成工程と、An AlGaN layer forming step of epitaxially forming an AlGaN layer made of N (0 <x ≦ 0.3);
によって、前記ＧａＮ層と前記ＡｌＧａＮ層とのヘテロ接合構造を形成する動作層を積層形成する動作層形成工程と、An operation layer forming step of forming an operation layer for forming a heterojunction structure between the GaN layer and the AlGaN layer,
前記動作層の一部を除去することによって前記動作層に平面視において略十字形をなす十字形部分を形成する除去工程と、A removing step of forming a cross-shaped portion having a substantially cross shape in a plan view in the operation layer by removing a part of the operation layer;
前記十字形部分の互いに対向する２つの第１の先端部のそれぞれに入力電極を形成するとともに、前記第１の先端部同士を結ぶ方向と略直交する方向において互いに対向する２つの第２の先端部のそれぞれに出力電極を形成する電極形成工程と、An input electrode is formed on each of the two first tip portions facing each other of the cross-shaped portion, and two second tips facing each other in a direction substantially perpendicular to the direction connecting the first tip portions. An electrode forming step of forming an output electrode in each of the sections;
を備えることを特徴とするホール素子の作製方法。A method for producing a Hall element, comprising: 請求項５に記載のホール素子の作製方法であって、A manufacturing method of the Hall element according to claim 5,
前記除去工程においては、前記十字形部分の高さが前記ＡｌＧａＮの厚みより大きくかつ前記動作層全体の厚みよりも小さくなるように前記十字形部分を形成する、In the removing step, the cross-shaped portion is formed such that the height of the cross-shaped portion is larger than the thickness of the AlGaN and smaller than the thickness of the entire operation layer.
ことを特徴とするホール素子の作製方法。A method for manufacturing a Hall element. 請求項５または請求項６に記載のホール素子の作製方法であって、A manufacturing method of the Hall element according to claim 5 or 6,
前記動作層形成工程において、前記ＡｌＧａＮ層形成工程と前記ＧａＮ層形成工程の間に、In the operation layer formation step, between the AlGaN layer formation step and the GaN layer formation step,
０．７５ｎｍ〜１．５ｎｍの厚みのＡｌＮ層を形成するＡｌＮ層形成工程、An AlN layer forming step of forming an AlN layer having a thickness of 0.75 nm to 1.5 nm;
をさらに備えることを特徴とするホール素子の作製方法。A method of manufacturing a Hall element, further comprising:
JP2008167455A 2007-08-28 2008-06-26 Hall element, Hall IC, and method of manufacturing Hall element Expired - Fee Related JP5044489B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008167455A JP5044489B2 (en) 2007-08-28 2008-06-26 Hall element, Hall IC, and method of manufacturing Hall element
US12/193,851 US8026718B2 (en) 2007-08-28 2008-08-19 Magnetic sensor, hall element, hall IC, magnetoresistive effect element, method of fabricating hall element, and method of fabricating magnetoresistive effect element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007220815 2007-08-28
JP2007220815 2007-08-28
JP2008167455A JP5044489B2 (en) 2007-08-28 2008-06-26 Hall element, Hall IC, and method of manufacturing Hall element

Publications (2)

Publication Number Publication Date
JP2009076861A JP2009076861A (en) 2009-04-09
JP5044489B2 true JP5044489B2 (en) 2012-10-10

Family

ID=40611506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008167455A Expired - Fee Related JP5044489B2 (en) 2007-08-28 2008-06-26 Hall element, Hall IC, and method of manufacturing Hall element

Country Status (1)

Country Link
JP (1) JP5044489B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6007926B2 (en) * 2014-02-06 2016-10-19 コニカミノルタ株式会社 Image forming system and paper conveying apparatus
JP2015198198A (en) * 2014-04-02 2015-11-09 旭化成エレクトロニクス株式会社 Hall element
JP6110886B2 (en) 2014-06-17 2017-04-05 旭化成エレクトロニクス株式会社 Hall sensor
KR102292543B1 (en) * 2016-08-31 2021-08-20 재팬 사이언스 앤드 테크놀로지 에이전시 Compound semiconductor, manufacturing method thereof and nitride semiconductor
CN106654003B (en) * 2017-01-11 2019-04-02 福州大学 Change the method that Rashba Quantum geometrical phase varies with temperature in GaAs/AlGaAs
CN109301062B (en) * 2018-10-12 2024-04-16 苏州矩阵光电有限公司 Hall device integrated with amplifying device and preparation method thereof
CN111129287A (en) * 2019-11-28 2020-05-08 深圳第三代半导体研究院 GaN-based magnetic inductor and preparation method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3708810B2 (en) * 2000-09-01 2005-10-19 シャープ株式会社 Nitride III-V compound semiconductor device
JP3428962B2 (en) * 2000-12-19 2003-07-22 古河電気工業株式会社 GaN based high mobility transistor
JP2003060255A (en) * 2001-08-10 2003-02-28 Asahi Kasei Corp Hall generator and hall ic
JP4423011B2 (en) * 2003-06-23 2010-03-03 日本碍子株式会社 Method of manufacturing nitride film including high resistivity GaN layer
JP2006080338A (en) * 2004-09-10 2006-03-23 Tokyo Institute Of Technology Magnetic sensor for high temperature
KR101008543B1 (en) * 2005-12-27 2011-01-14 아사히 가세이 가부시키가이샤 Thin-film lamination, ???? thin-film magnetic sensor using the same, and method for manufacturing the same

Also Published As

Publication number Publication date
JP2009076861A (en) 2009-04-09

Similar Documents

Publication Publication Date Title
US8026718B2 (en) Magnetic sensor, hall element, hall IC, magnetoresistive effect element, method of fabricating hall element, and method of fabricating magnetoresistive effect element
JP5044489B2 (en) Hall element, Hall IC, and method of manufacturing Hall element
EP3067921B1 (en) Process for producing an epitaxial substrate for a semiconductor element
US8890208B2 (en) Group III nitride epitaxial substrate for semiconductor device, semiconductor device, and process for producing group III nitride epitaxial substrate for semiconductor device
JP3960957B2 (en) Semiconductor electronic device
JP5041701B2 (en) Heterojunction field effect transistor
CN103081080B (en) The manufacture method of epitaxial substrate for semiconductor device, semiconductor element, epitaxial substrate for semiconductor device and the manufacture method of semiconductor element
JP2007311733A (en) Field-effect transistor
JP2007165719A (en) Nitride semiconductor element
JPWO2011118433A1 (en) Epitaxial substrate for semiconductor device and semiconductor device
JP4276135B2 (en) Nitride semiconductor growth substrate
JP2005285869A (en) Epitaxial substrate and semiconductor device using the same
CN108519174B (en) GaN bridge type absolute pressure sensor and manufacturing method thereof
JP6173493B2 (en) Epitaxial substrate for semiconductor device and method of manufacturing the same
JP5073429B2 (en) Magnetic sensor, Hall element, magnetoresistive effect element, method for producing Hall element, method for producing magnetoresistive effect element
JP2012019069A (en) Field-effect transistor and method of manufacturing field-effect transistor
JP4933513B2 (en) Nitride semiconductor growth substrate
JP5048033B2 (en) Manufacturing method of semiconductor thin film element
JP4421065B2 (en) Tunnel magnetoresistive element manufacturing method, tunnel magnetoresistive element
JP2013214625A (en) Formation method of ohmic contact region with nitride semiconductor
JP5514231B2 (en) Heterojunction field effect transistor
JP2005129856A (en) Semiconductor electronic device
JP2006080338A (en) Magnetic sensor for high temperature
JP2009231302A (en) Nitride semiconductor crystal thin film and its deposition method, semiconductor device, and its fabrication process
JP5870619B2 (en) Group III nitride semiconductor electronic device, method of manufacturing group III nitride semiconductor electronic device, and epitaxial wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120713

R150 Certificate of patent or registration of utility model

Ref document number: 5044489

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees