JP6553416B2

JP6553416B2 - Hall sensor

Info

Publication number: JP6553416B2
Application number: JP2015114834A
Authority: JP
Inventors: 剛赤木
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2015-06-05
Filing date: 2015-06-05
Publication date: 2019-07-31
Anticipated expiration: 2035-06-05
Also published as: JP2017005017A

Description

本発明は、ホールセンサに関する。 The present invention relates to a hall sensor.

ホールセンサは、携帯電話機器の開閉スイッチやカメラレンズの位置検出等の様々な分野で使用されている。例えば特許文献１には、リードフレームと、ホール素子及び金属細線を備えたホールセンサが開示されている。 Hall sensors are used in various fields such as open / close switches of mobile phone devices and position detection of camera lenses. For example, Patent Document 1 discloses a Hall sensor provided with a lead frame, a Hall element and a metal thin wire.

特開２０００−２５２５４５号公報Unexamined-Japanese-Patent No. 2000-252545

ところで、近年では電子機器の薄型化に伴い、ホールセンサの薄型化も進展している。ホールセンサの小型、薄型化をさらに進展させるために、アイランドを省いた構造（即ち、アイランドレス構造）が考えられる。
図１３（ａ）及び（ｂ）は、本発明の比較形態に係るホールセンサ６００の構成例と、課題を説明するための概念図である。図１３（ａ）に示すように、アイランドレス構造では、ホール素子５１０はパッケージ部材５５０で固定される。また、アイランドレス構造のホール素子５１０を配線基板６５０に取り付ける場合は、リードフレーム５２０の各リード端子のうち、パッケージ部材５５０から露出している裏面をハンダ（半田）５７０を介して配線基板６５０の配線パターン６５１に接続する。 By the way, in recent years, along with the thinning of electronic devices, the thinning of hall sensors has also progressed. In order to further advance the downsizing and thinning of the Hall sensor, a structure in which an island is omitted (that is, an islandless structure) can be considered.
FIGS. 13A and 13B are a configuration example of the Hall sensor 600 according to the comparative embodiment of the present invention and a conceptual diagram for explaining the problem. As shown in FIG. 13A, in the islandless structure, the Hall element 510 is fixed by the package member 550. Further, in the case of attaching the Hall element 510 of the islandless structure to the wiring substrate 650, the back surface of the lead frame 520 exposed from the package member 550 among the lead terminals of the lead frame 520 is soldered (solder) 570 on the wiring substrate 650. Connect to wiring pattern 651.

ここで、ホールセンサ６００が小型、薄型化し、その投影面積が小さくなると、リードフレーム５２０の各リード端子間の距離が短くなる。これにより、各リード端子の裏面を配線パターン６５１にハンダ付けする際に、リード端子下からハンダ５７０がはみ出して、ホール素子５１０下に到達する可能性が高くなる。例えば図１３（ａ）に示すように、リード端子５２５下からはみ出したハンダ５７０がホール素子５１０の裏面に接触する可能性が高くなる。 Here, when the Hall sensor 600 is reduced in size and thickness and its projected area is reduced, the distance between the lead terminals of the lead frame 520 is reduced. As a result, when the back surface of each lead terminal is soldered to the wiring pattern 651, there is a high possibility that the solder 570 protrudes from below the lead terminal and reaches below the Hall element 510. For example, as shown in FIG. 13A, there is a high possibility that the solder 570 protruding from under the lead terminal 525 contacts the back surface of the Hall element 510.

リード端子５２５下からはみ出したハンダ５７０がホール素子５１０の裏面に接触すると、その接触面は半導体と金属のショットキー接合となる。また、図１３（ｂ）に示すように、リード端子５２５が電源に接続される端子（即ち、電源端子）の場合、電源端子５２５下からはみ出したハンダ５７０がホール素子５１０の裏面に接触すると、上記のショットキー接合には順バイアスが印加されることになる。ここで、従来のようにホール素子５１０が厚いときは、上記のショットキー接合に順バイアスを印加しても電流はほとんど流れない。 When the solder 570 protruding from under the lead terminal 525 contacts the back surface of the Hall element 510, the contact surface becomes a Schottky junction between the semiconductor and the metal. Further, as shown in FIG. 13B, when the lead terminal 525 is a terminal connected to a power supply (that is, a power supply terminal), when the solder 570 protruding from under the power supply terminal 525 contacts the back surface of the Hall element 510, A forward bias is applied to the Schottky junction. Here, when the Hall element 510 is thick as in the prior art, even if a forward bias is applied to the Schottky junction, almost no current flows.

しかしながら、ホール素子５１０を薄くしていくと、その厚みの減少分に比例して抵抗値が減少する。このため、ホール素子５１０の薄型化に伴い、ショットキー接合の順方向に電流が流れ易くなり、電源端子５２５→ハンダ５７０→基板５１１→活性層５１２→電極５１３→金属細線５４３→接地電位に接続されたリード端子（即ち、接地端子）５２７という経路でリーク電流が流れ易くなる。 However, as the Hall element 510 is made thinner, the resistance value decreases in proportion to the reduction of the thickness. Therefore, current tends to flow in the forward direction of the Schottky junction as the Hall element 510 becomes thinner, and connection is made to the power supply terminal 525 → solder 570 → substrate 511 → active layer 512 → electrode 513 → metal thin line 543 → ground potential Leakage current is likely to flow along the lead terminal (i.e., ground terminal) 527 path.

図１４（ａ）及び（ｂ）は、本発明の比較形態に係るホール素子５１０の構成例を示す平面図と、この平面図をＢ−Ｂ’線で切断した断面図である。図１４（ａ）及び（ｂ）において、活性層７１２と電極７１３との接触領域７１５に大きい電流密度のリーク電流が流れると、その接触領域７１５で不可逆的な改質が生じ、活性層７１２と電極７１３の接触状態が変化する恐れがある。 14A and 14B are a plan view showing a configuration example of the Hall element 510 according to the comparative embodiment of the present invention, and a cross-sectional view taken along the line B-B '. In FIGS. 14A and 14B, when a leak current of a large current density flows in the contact region 715 between the active layer 712 and the electrode 713, irreversible modification occurs in the contact region 715, and the active layer 712 The contact state of the electrode 713 may change.

特に、活性層７１２と電極７１３の端部とが接続する箇所７１６は大きい電流密度のリーク電流が流れ易く、接触状態が大きく変化する恐れがある。活性層７１２と電極７１３との接触状態が変化するとホール素子７００のオフセット電圧が変化し、ホール素子７００に印加する磁場を正確に測定することができなくなる恐れがある。
そこで、本発明は、上記のようにホールセンサの小型、薄型化を進展させる過程で顕在化する課題に鑑みてなされたものであって、アイランドレス構造のホールセンサにおいてホール素子を小型薄型化した場合でも、活性層と電極との接触領域に大きい電流密度のリーク電流が流れにくく、リーク電流に起因するオフセット電圧の変化量が小さいホールセンサを提供することを目的とする。 In particular, a leak current having a large current density easily flows in a portion 716 where the active layer 712 and the end portion of the electrode 713 are connected, and the contact state may be largely changed. When the contact state between the active layer 712 and the electrode 713 changes, the offset voltage of the Hall element 700 changes, and the magnetic field applied to the Hall element 700 may not be accurately measured.
Therefore, the present invention has been made in view of the problem that is realized in the process of advancing the miniaturization and thinning of the Hall sensor as described above, and the Hall element of the islandless Hall sensor is miniaturized and thinned. Even in such a case, it is an object to provide a Hall sensor in which a leak current having a large current density does not easily flow in a contact region between an active layer and an electrode, and a change amount of an offset voltage due to the leak current is small.

上記課題を解決するために、本発明の一態様に係るホールセンサは、基板と、前記基板上に設けられた活性層と、前記基板上に設けられ、前記活性層と接続する複数の電極と、を有するホール素子と、前記ホール素子の周囲に配置された複数のリード端子と、前記複数の電極と前記複数のリード端子とをそれぞれ電気的に接続する導電性接続部材と、前記ホール素子と前記複数のリード端子と前記導電性接続部材とをパッケージするパッケージ部材と、を備え、前記複数のリード端子が有する複数の面のうち、前記導電性接続部材と接続している面とは反対側の面を前記複数のリード端子の第１面とし、前記基板が有する複数の面のうち、前記複数の電極が設けられている面とは反対側の面を前記基板の第２面としたときに、前記第１面と前記第２面は前記パッケージ部材の同一の面から露出しており、前記活性層は、第１の幅を有する第１の活性領域と、前記第１の活性領域に接続し、前記第１の幅よりも広い第２の幅を有する第２の活性領域と、を有し、前記複数の電極に含まれる第１の電極は前記第２の活性領域と接していることを特徴とする。 In order to solve the above problems, a Hall sensor according to one embodiment of the present invention includes a substrate, an active layer provided on the substrate, and a plurality of electrodes provided on the substrate and connected to the active layer. , A plurality of lead terminals disposed around the Hall element, a conductive connecting member electrically connecting the plurality of electrodes and the plurality of lead terminals, the Hall element, and A package member for packaging the plurality of lead terminals and the conductive connection member, and a side opposite to a surface connected to the conductive connection member among a plurality of surfaces of the plurality of lead terminals The first surface of the plurality of lead terminals, and among the plurality of surfaces of the substrate, the surface opposite to the surface on which the plurality of electrodes are provided is the second surface of the substrate Before the first surface The second surface is exposed from the same surface of the package member, and the active layer is connected to the first active region having a first width, the first active region, and the first width. A second active region having a wider second width, wherein the first electrode included in the plurality of electrodes is in contact with the second active region.

本発明の別の態様に係るホールセンサは、基板と、前記基板上に設けられた活性層と、前記基板上に設けられ、前記活性層と接続する複数の電極と、を有するホール素子と、前記ホール素子の周囲に配置された複数のリード端子と、前記複数の電極と前記複数のリード端子とをそれぞれ電気的に接続する導電性接続部材と、前記ホール素子と前記複数のリード端子と前記導電性接続部材とをパッケージするパッケージ部材と、を備え、前記複数のリード端子が有する複数の面のうち、前記導電性接続部材と接続している面とは反対側の面を前記複数のリード端子の第１面とし、前記基板が有する複数の面のうち、前記複数の電極が設けられている面とは反対側の面を前記基板の第２面としたときに、前記第１面と前記第２面は前記パッケージ部材の同一の面から露出しており、前記複数の電極に含まれる第１の電極の面積をＳ１とし、前記第１の電極と前記活性層との接触面積をＣ１としたときに、Ｃ１／Ｓ１は１５％以上１００％以下であることを特徴とする。 A Hall sensor according to another aspect of the present invention comprises a substrate, an active layer provided on the substrate, and a plurality of electrodes provided on the substrate and connected to the active layer, A plurality of lead terminals arranged around the Hall element, conductive connecting members for electrically connecting the plurality of electrodes and the plurality of lead terminals, the Hall element, the plurality of lead terminals, and And a package member for packaging a conductive connection member, and among the plurality of surfaces of the plurality of lead terminals, the surface on the side opposite to the surface connected to the conductive connection member is the plurality of leads. When the surface opposite to the surface on which the plurality of electrodes are provided among the plurality of surfaces of the substrate is the first surface of the terminal, and the first surface of the substrate The second side is the package When the area of the first electrode contained in the plurality of electrodes is S1 and the contact area between the first electrode and the active layer is C1, C1 / C1 is exposed from the same surface of the material. S1 is not less than 15% and not more than 100%.

第１実施形態に係るホールセンサ１００の構成例を示す図である。It is a figure which shows the structural example of the Hall sensor 100 which concerns on 1st Embodiment. ＧａＡｓ基板の抵抗値と、ＧａＡｓ基板中のアクセプタ型不純物の濃度との関係を示す図である。It is a figure which shows the relationship between the resistance value of a GaAs substrate, and the density | concentration of the acceptor type impurity in a GaAs substrate. 第１実施形態に係るＧａＡｓホール素子１０の構成例を示す図である。It is a figure which shows the structural example of the GaAs Hall device 10 which concerns on 1st Embodiment. ホールセンサ１００の製造方法を示す工程順に示す図である。It is a figure shown in order of a process which shows a manufacturing method of hall sensor 100. ホールセンサ１００の製造方法を示す工程順に示す図である。It is a figure shown in order of a process which shows a manufacturing method of hall sensor 100. 第１実施形態に係るホールセンサ装置２００の構成例を示す図である。It is a figure which shows the structural example of the hall | hole sensor apparatus 200 which concerns on 1st Embodiment. 実施形態の効果を説明するための図である。It is a figure for demonstrating the effect of embodiment. 第１実施形態の変形例に係るホールセンサ１００Ａを示す図である。It is a figure showing Hall sensor 100A concerning a modification of a 1st embodiment. 第２実施形態に係るＧａＡｓホール素子２１０の構成例を示す図である。It is a figure which shows the structural example of the GaAs Hall device 210 which concerns on 2nd Embodiment. 第２実施形態の効果を検証した実験結果を示すグラフである。It is a graph which shows the experimental result which verified the effect of 2nd Embodiment. 第３実施形態に係るＧａＡｓホール素子３１０Ａの構成例（第１の構成例）を示す図である。It is a figure which shows the structural example (1st structural example) of the GaAs Hall device 310A which concerns on 3rd Embodiment. 第３実施形態に係るＧａＡｓホール素子３１０Ｂの構成例（第２の構成例）を示す図である。It is a figure which shows the structural example (2nd structural example) of the GaAs Hall device 310B which concerns on 3rd Embodiment. 比較形態に係るホールセンサ６００の構成例と、課題を説明するための図である。It is a figure for demonstrating the example of a structure of the hall | hole sensor 600 which concerns on a comparison form, and a subject. 比較形態に係るホール素子５１０の構成例を示す図である。It is a figure which shows the structural example of the Hall element 510 which concerns on a comparison form.

以下、本発明の実施形態を、図面を用いて説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
＜第１実施形態＞
〔構成〕
図１（ａ）〜（ｄ）は、本発明の実施形態に係るホールセンサ１００の構成例を示す断面図と平面図と底面図、及び外観図である。図１（ａ）は、図１（ｂ）を破線Ａ−Ａ´で切断した断面を示している。また、図１（ｂ）では、図面の複雑化を回避するために、パッケージ部材（樹脂部材）を省略して示している。
図１（ａ）〜（ｄ）に示すように、ホールセンサ１００は、ＧａＡｓホール素子１０と、リード端子２０と、複数の金属細線（導電性接続部材）３１〜３４と、パッケージ部材５０と、外装めっき層６０とを備える。また、リード端子２０は、複数のリード端子２２〜２５を有する。 Hereinafter, embodiments of the present invention will be described using the drawings. In the drawings described below, parts having the same configuration are given the same reference numerals, and repeated descriptions thereof will be omitted.
First Embodiment
〔Constitution〕
FIGS. 1A to 1D are a cross-sectional view, a plan view, a bottom view, and an external view showing a configuration example of a Hall sensor 100 according to an embodiment of the present invention. Fig.1 (a) has shown the cross section which cut | disconnected FIG.1 (b) by broken line AA '. Moreover, in FIG.1 (b), in order to avoid the complication of drawing, the package member (resin member) is abbreviate | omitted and shown.
As shown in FIGS. 1A to 1D, the Hall sensor 100 includes a GaAs Hall element 10, a lead terminal 20, a plurality of thin metal wires (conductive connecting members) 31 to 34, and a package member 50. And an outer plating layer 60. The lead terminal 20 includes a plurality of lead terminals 22 to 25.

（１）ホール素子
まず、ＧａＡｓホール素子１０の構成例について説明する。
ＧａＡｓホール素子１０は、半絶縁性のガリウムヒ素（ＧａＡｓ）基板１１と、このＧａＡｓ基板１１上に形成された半導体薄膜からなる活性層１２と、活性層１２に電気的に接続する電極１３ａ〜１３ｄと、ＧａＡｓ基板１１の電極１３ａ〜１３ｄが設けられている面とは反対側の面側に設けられた保護層４０と、を有する。活性層１２は、例えば平面視で十字（クロス）型であり、クロスの４つの先端部上にそれぞれ電極１３ａ〜１３ｄが設けられている。 (1) Hall Element First, a configuration example of the GaAs Hall element 10 will be described.
The GaAs Hall element 10 includes a semi-insulating gallium arsenide (GaAs) substrate 11, an active layer 12 formed of a semiconductor thin film formed on the GaAs substrate 11, and electrodes 13a to 13d electrically connected to the active layer 12. And a protective layer 40 provided on the surface of the GaAs substrate 11 opposite to the surface on which the electrodes 13a to 13d are provided. The active layer 12 has, for example, a cross shape in plan view, and electrodes 13a to 13d are provided on the four tip portions of the cross, respectively.

（１．１）基板
ＧａＡｓ基板１１の抵抗率は５．０×１０^７Ω・ｃｍ以上である。ＧａＡｓ基板１１の抵抗率の上限は特に制限はないが、一例を挙げると、１．０×１０^９Ω・ｃｍ以下である。このように本発明の実施形態では高抵抗のＧａＡｓ基板が使用される。
図２は、ＧａＡｓ基板の抵抗値と、ＧａＡｓ基板中のアクセプタ型不純物（すなわち、Ｐ型不純物）の濃度との関係を示す図である。図２に示すように、ＧａＡｓ基板の抵抗値はＧａＡｓ基板中のアクセプタ型不純物の濃度（例えば、炭素：Ｃの濃度）によって大きく変化する。ＧａＡｓ基板の抵抗値を高くするためには、ＧａＡｓ基板中のアクセプタ型不純物の濃度（例えば、Ｃの濃度）を高くすればよい。例えば、ＧａＡｓ基板１１の抵抗率を５．０×１０^７Ω・ｃｍ以上とするためには、ＧａＡｓ基板１１中のＣの濃度を１．５×１０^１５ａｔｏｍｓ・ｃｍ^−３以上にすればよい。ＧａＡｓ基板１１中のＣの濃度の上限は、例えば、１．０×１０^１６ａｔｏｍｓ・ｃｍ^−３以下である。 (1.1) Substrate The resistivity of the GaAs substrate 11 is 5.0 × 10 ⁷ Ω · cm or more. The upper limit of the resistivity of the GaAs substrate 11 is not particularly limited, but is, for example, 1.0 × 10 ⁹ Ω · cm or less. Thus, in the embodiment of the present invention, a high-resistance GaAs substrate is used.
FIG. 2 is a diagram showing the relationship between the resistance value of the GaAs substrate and the concentration of acceptor-type impurities (that is, P-type impurities) in the GaAs substrate. As shown in FIG. 2, the resistance value of the GaAs substrate varies greatly depending on the concentration of acceptor-type impurities (for example, the concentration of carbon: C) in the GaAs substrate. In order to increase the resistance value of the GaAs substrate, the concentration of acceptor impurities (for example, the concentration of C) in the GaAs substrate may be increased. For example, in order to make the resistivity of the GaAs substrate 11 be 5.0 × 10 ⁷ Ω · cm or more, the concentration of C in the GaAs substrate 11 should be 1.5 × 10 ¹⁵ atoms · cm ³ or more. . The upper limit of the concentration of C in the GaAs substrate 11 is, for example, 1.0 × 10 ¹⁶ atoms · cm ⁻³ or less.

（１．２）活性層
図３は第１実施形態に係るＧａＡｓホール素子１０の構成例を示す平面図である。詳しくは、図３（ａ）は活性層１２を示す平面図であり、図３（ｂ）は活性層１２と電極１３ａ〜１３ｄとを示す平面図である。活性層１２は、基板１１上に形成された基板１１よりも低抵抗の層である。活性層１２は、例えば、ＧａＡｓなどの化合物半導体層にＳｉ、Ｓｎ、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ又はＣなどの不純物を打ち込み、加熱による活性化を行うことにより形成される。活性層１２の平面視形状は、例えば、不純物を打ち込む領域を変えることによって任意に形状を変えることができる。 (1.2) Active Layer FIG. 3 is a plan view showing a configuration example of the GaAs Hall element 10 according to the first embodiment. 3 (a) is a plan view showing the active layer 12, and FIG. 3 (b) is a plan view showing the active layer 12 and the electrodes 13a to 13d. The active layer 12 is a layer having a lower resistance than the substrate 11 formed on the substrate 11. The active layer 12 is formed, for example, by implanting impurities such as Si, Sn, S, Se, Te, Ge, or C into a compound semiconductor layer such as GaAs and performing activation by heating. The shape of the active layer 12 in plan view can be arbitrarily changed, for example, by changing the region into which the impurity is implanted.

図３（ａ）に示すように、活性層１２の平面視による形状はクロス型であり、そのクロス型を構成する２本の直線部の各端部１２ａ〜１２ｃはそれぞれ平面視で「八」の字型（すなわち、電極と接続する部分に向かって幅が徐々に広がる形状）となっている。
具体的には、活性層１２は、第１の端部１２ａ、第２の端部１２ｂ、第３の端部１２ｃ及び第４の端部１２ｄを有する。第１の端部１２ａは、第１の幅Ｌ１を有する第１の活性領域１２１と、第１の活性領域１２１に接続し、かつ第１の幅Ｌ１よりも広い第２の幅Ｌ２（Ｌ１＜Ｌ２）を有する第２の活性領域１２２とを有する。平面視で、第１の活性領域１２１は、第２の活性領域１２２よりも活性層１２の中央寄りに位置する。第２の端部１２ｂは、第３の幅Ｌ３を有する第３の活性領域１２３と、第３の活性領域１２３に接続し、かつ第３の幅Ｌ３よりも広い第４の幅Ｌ４（Ｌ３＜Ｌ４）を有する第４の活性領域１２４とを有する。平面視で、第４の活性領域１２４は、第３の活性領域１２３よりも活性層１２の中央寄りに位置する。 As shown in FIG. 3A, the shape of the active layer 12 in a plan view is a cross shape, and each of the end portions 12a to 12c of the two straight portions constituting the cross shape is “eight” in the plan view. (That is, a shape in which the width gradually widens toward the portion connected to the electrode).
Specifically, the active layer 12 has a first end 12a, a second end 12b, a third end 12c, and a fourth end 12d. The first end 12a is connected to the first active region 121 having the first width L1 and the first active region 121 and has a second width L2 (L1 < And a second active region 122 having L2). In plan view, the first active region 121 is located closer to the center of the active layer 12 than the second active region 122. The second end 12b has a third active region 123 having a third width L3, and a fourth width L4 (L3 <L) that is connected to the third active region 123 and wider than the third width L3. And a fourth active region 124 having L4). In plan view, the fourth active region 124 is positioned closer to the center of the active layer 12 than the third active region 123.

第３の端部１２ｃは、第５の幅Ｌ５を有する第５の活性領域１２５と、第５の活性領域１２５に接続し、かつ第５の幅Ｌ５よりも広い第６の幅Ｌ６（Ｌ５＜Ｌ６）を有する第６の活性領域１２６とを有する。平面視で、第６の活性領域１２６は、第５の活性領域１２５よりも活性層１２の中央寄りに位置する。第４の端部１２ｄは、第７の幅Ｌ７を有する第７の活性領域１２７と、第７の活性領域１２７に接続し、かつ第７の幅Ｌ７よりも広い第８の幅Ｌ８（Ｌ７＜Ｌ８）を有する第８の活性領域１２８とを有する。平面視で、第８の活性領域１２６は、第７の活性領域１２５よりも活性層１２の中央寄りに位置する。また、例えば、Ｌ１＝Ｌ３＝Ｌ５＝Ｌ７である。 The third end 12c is connected to the fifth active region 125 having the fifth width L5 and to the fifth active region 125, and has a sixth width L6 (L5 <L0 <5>) wider than the fifth width L5. And a sixth active region 126 having L6). In a plan view, the sixth active region 126 is located closer to the center of the active layer 12 than the fifth active region 125. The fourth end 12d is connected to the seventh active region 127 having the seventh width L7 and the seventh active region 127, and has an eighth width L8 (L7 <L0 <7>) wider than the seventh width L7. And an eighth active region 128 having L8). In a plan view, the eighth active region 126 is located closer to the center of the active layer 12 than the seventh active region 125. For example, L1 = L3 = L5 = L7.

図３（ｂ）に示すように、第１の端部１２ａでは、第２の活性領域１２２が第１の電極１３ａと接している。第１の活性領域１２１は第１の電極１３ａと接していない。同様に、第２の端部１２ｂでは、第４の活性領域１２４が第２の電極１３ｂと接している。第３の活性領域１２３は第２の電極１３ｂと接していない。第３の端部１２ｃでは、第６の活性領域１２６が第３の電極１３ｃと接している。第５の活性領域１２５は第３の電極１３ｃと接していない。第４の端部１２ｄでは、第８の活性領域１２８が第４の電極１３ｄと接している。第７の活性領域１２７は第４の電極１３ｄと接していない。 As shown in FIG. 3B, at the first end 12a, the second active region 122 is in contact with the first electrode 13a. The first active region 121 is not in contact with the first electrode 13a. Similarly, at the second end 12b, the fourth active region 124 is in contact with the second electrode 13b. The third active region 123 is not in contact with the second electrode 13 b. At the third end 12c, the sixth active region 126 is in contact with the third electrode 13c. The fifth active region 125 is not in contact with the third electrode 13c. At the fourth end 12d, the eighth active region 128 is in contact with the fourth electrode 13d. The seventh active region 127 is not in contact with the fourth electrode 13 d.

ホール素子１０では、第１の電極１３ａ、第２の電極１３ｂ、第３の電極１３ｃ及び第４の電極１３ｄの何れか一つが接地電位（ＧＮＤ）に接続するための接地電極として使用可能である。例えば、接地電極として、第１の電極１３ａが使用される。ここで、接地電極として使用される第１の電極１３ａは、第１の活性領域１２１ではなく、第１の活性領域１２１よりも幅広の第２の活性領域１２２と接している。リーク電流が最も流れやすい箇所である、活性層１２と第１の電極１３ａの端部とが接続する箇所１４ａも、第２の活性領域１２２内にある。 In the Hall element 10, any one of the first electrode 13a, the second electrode 13b, the third electrode 13c, and the fourth electrode 13d can be used as a ground electrode for connecting to the ground potential (GND). . For example, the first electrode 13a is used as the ground electrode. Here, the first electrode 13 a used as the ground electrode is not in contact with the first active region 121 but in contact with the second active region 122 wider than the first active region 121. A portion 14 a where the active layer 12 and the end portion of the first electrode 13 a are connected, which is a portion where leakage current is most likely to flow, is also in the second active region 122.

（１．３）電極
電極１３ａ〜１３ｄは、例えば、下から順にＡｕＧｅ、Ｎｉ、Ａｕが積層された金属薄膜、又は、下から順にＴｉ、Ａｕが積層された金属薄膜からなる。図３（ｂ）において、平面視で向かい合う一対の電極１３ａ、１３ｃがホール素子に電流を流すための入力端子である。例えば、電極１３ａが接地電極であり、電極１３ｃは電源電位に接続するための電源電極である。また、電極１３ａ、１３ｃを結ぶ線と平面視で直交する方向で向かい合う他の一対の電極１３ｂ、１３ｄがホール素子から電圧を出力するための出力端子である。 (1.3) Electrodes The electrodes 13a to 13d are made of, for example, a metal thin film in which AuGe, Ni, and Au are stacked in order from the bottom, or a metal thin film in which Ti and Au are stacked in order from the bottom. In FIG. 3B, a pair of electrodes 13a and 13c facing each other in plan view are input terminals for flowing current to the Hall element. For example, the electrode 13a is a ground electrode, and the electrode 13c is a power supply electrode for connection to a power supply potential. The other pair of electrodes 13b and 13d facing each other in a direction orthogonal to the line connecting the electrodes 13a and 13c in plan view is an output terminal for outputting a voltage from the Hall element.

（２）リード端子
ホールセンサ１００は、アイランドレス構造であり、外部との電気的接続を得るための複数のリード端子２２〜２５を有する。図１（ｂ）に示すように、リード端子２２〜２５は、ＧａＡｓホール素子１０の周囲（例えば、ホールセンサ１００の四隅近傍）に配置されている。例えば、リード端子２２とリード端子２４とがＧａＡｓホール素子１０を挟んで対向するように配置されている。また、リード端子２３とリード端子２５とがＧａＡｓホール素子１０を挟んで対向するように配置されている。さらに、リード端子２２とリード端子２４とを結ぶ直線（仮想線）と、リード端子２３とリード端子２５とを結ぶ直線（仮想線）とが平面視で交差するように、リード端子２２〜２５はそれぞれ配置されている。リード端子２０（リード端子２２〜２５）は、例えば銅（Ｃｕ）等の金属からなる。また、リード端子２０は、その面側又は裏面の一部がエッチング（即ち、ハーフエッチング）されていてもよい。 (2) Lead terminals The hall sensor 100 has an islandless structure and includes a plurality of lead terminals 22 to 25 for obtaining an electrical connection with the outside. As shown in FIG. 1B, the lead terminals 22 to 25 are arranged around the GaAs Hall element 10 (for example, near the four corners of the Hall sensor 100). For example, the lead terminal 22 and the lead terminal 24 are arranged so as to face each other with the GaAs Hall element 10 interposed therebetween. Further, the lead terminal 23 and the lead terminal 25 are arranged so as to face each other with the GaAs Hall element 10 interposed therebetween. Furthermore, the lead terminals 22 to 25 are arranged so that the straight line connecting the lead terminal 22 and the lead terminal 24 (virtual line) and the straight line connecting the lead terminal 23 and the lead terminal 25 (virtual line) intersect in plan view Each is arranged. The lead terminal 20 (lead terminals 22 to 25) is made of a metal such as copper (Cu), for example. Further, the lead terminal 20 may be etched (that is, half-etched) on a part of the surface side or the back surface thereof.

なお、図示しないが、リード端子２０の表面で（図１（ａ）における上面側）、金属細線３１〜３４で接続されるリード端子２２〜２５の表面には、Ａｇめっきが施されていることが電気的接続の観点から好ましい。
また、別の態様で、リード端子２０の少なくとも表面及び裏面には、外装めっき層６０に代えて、ニッケル（Ｎｉ）−パラジウム（Ｐｄ）−金（Ａｕ）等のめっきが施されていてもよい。ホールセンサであるが、アイランドレスのため、磁性体であるＮｉめっき膜の影響を受けにくいため実施が可能となる。 In addition, although not shown in figure, Ag plating is given to the surface of the lead terminals 22-25 connected by the metal fine wires 31-34 on the surface of the lead terminal 20 (upper surface side in Fig.1 (a)). Is preferable from the viewpoint of electrical connection.
In another aspect, at least the surface and the back surface of the lead terminal 20 may be plated with nickel (Ni) -palladium (Pd) -gold (Au) or the like instead of the external plating layer 60. . Although it is a hall sensor, since it is islandless, it is difficult to be affected by the Ni plating film, which is a magnetic material, and can be implemented.

（３）導電性接続部材
金属細線３１〜３４は、ＧａＡｓホール素子１０が有する電極１３ａ〜１３ｄと、リード端子２２〜２５をそれぞれ電気的に接続する導線であり、例えば金（Ａｕ）からなる。図１（ｂ）に示すように、金属細線３１はリード端子２２と電極１３ｃとを接続し、金属細線３２はリード端子２３と電極１３ｄとを接続している。また、金属細線３３はリード端子２４と電極１３ａとを接続し、金属細線３４はリード端子２５と電極１３ｂとを接続している。 (3) Conductive Connecting Member The metal thin wires 31 to 34 are conductive wires for electrically connecting the electrodes 13a to 13d of the GaAs Hall element 10 and the lead terminals 22 to 25 and are made of, for example, gold (Au). As shown in FIG. 1B, the fine metal wire 31 connects the lead terminal 22 and the electrode 13c, and the fine metal wire 32 connects the lead terminal 23 and the electrode 13d. The fine metal wire 33 connects the lead terminal 24 and the electrode 13a, and the fine metal wire 34 connects the lead terminal 25 and the electrode 13b.

保護層４０は、ＧａＡｓ基板１１の電極１３ａ〜１３ｄが設けられている面とは反対側の面（例えば、裏面）側を覆っている。保護層４０は、ＧａＡｓ基板１１を保護可能なものであれば特に限定はなく、導体、絶縁体、又は半導体のうち、少なくとも何れか１つを含んでいてもよい。即ち、保護層４０は、導体、絶縁体、又は半導体の何れか１つからなる層であってもよいし、これらのうち２つ以上を含む層であってもよい。保護層４０は導体、絶縁体、又は半導体の何れかからなる層を複数積層させた積層構造でもよい。導体としては、例えば、銀ペーストなどの導電性樹脂などが考えられる。絶縁体としては、例えば、エポキシ系の熱硬化型樹脂と、フィラーとしてシリカ（ＳｉＯ_２）とを含む絶縁ペースト、窒化ケイ素、二酸化ケイ素などが考えられる。半導体としては、例えば、Ｓｉ基板やＧｅ基板などの貼り合わせが考えられる。但し、リーク電流防止の観点から、保護層４０は、絶縁層を含むことが好ましい。保護層４０を絶縁層を含む層とすることにより、保護層４０とＧａＡｓ基板１１の両方でリーク電流を防止することが可能となる。但し、リードフレーム等のＧａＡｓホール素子１０を支持するための金属製のアイランドは保護層４０には含まれない。 The protective layer 40 covers the surface (for example, the back surface) side opposite to the surface on which the electrodes 13a to 13d of the GaAs substrate 11 are provided. The protective layer 40 is not particularly limited as long as it can protect the GaAs substrate 11, and may include at least one of a conductor, an insulator, or a semiconductor. That is, the protective layer 40 may be a layer formed of any one of a conductor, an insulator, or a semiconductor, or may be a layer including two or more of them. The protective layer 40 may have a stacked structure in which a plurality of layers made of either a conductor, an insulator, or a semiconductor are stacked. As the conductor, for example, a conductive resin such as silver paste can be considered. As the insulator, for example, an insulating paste containing an epoxy-based thermosetting resin and silica (SiO ₂ ) as a filler, silicon nitride, silicon dioxide or the like can be considered. As a semiconductor, for example, bonding of a Si substrate, a Ge substrate or the like can be considered. However, from the viewpoint of leakage current prevention, the protective layer 40 preferably includes an insulating layer. By making the protective layer 40 a layer including an insulating layer, it is possible to prevent leakage current in both the protective layer 40 and the GaAs substrate 11. However, the metal island for supporting the GaAs Hall element 10 such as a lead frame is not included in the protective layer 40.

（４）パッケージ部材
パッケージ部材５０は、ＧａＡｓホール素子１０と、リード端子２０と、金属細線３１〜３４とをパッケージしている。言いかえると、パッケージ部材５０は、ＧａＡｓホール素子１０の一部と、リード端子２０の少なくとも表面側（即ち、金属細線と接続する側の面）と、金属細線３１〜３４とを封止している。封止とは、外気と接触しないように覆って保護することである。パッケージ部材５０は、例えばエポキシ系の熱硬化型樹脂からなり、リフロー時の高熱に耐えられるようになっている。 (4) Package members
The package member 50 packages the GaAs Hall element 10, the lead terminal 20, and the thin metal wires 31 to 34. In other words, the package member 50 seals a part of the GaAs Hall element 10, at least the surface side of the lead terminal 20 (that is, the surface connected to the metal thin wire), and the metal thin wires 31 to 34. Yes. Sealing is covering and protecting so that it may not contact external air. The package member 50 is made of, for example, an epoxy-based thermosetting resin, and can withstand high heat during reflow.

各リード端子２２〜２５の複数の面のうち、金属細線と接続している面とは反対側の面を、各リード端子２２〜２５の第１面とする。また、ＧａＡｓ基板１１が有する複数の面のうち、電極が設けられている面とは反対側の面を、ＧａＡｓ基板１１の第２面とする。
図１（ａ）及び（ｃ）に示すように、ホールセンサ１００の底面側（即ち、配線基板に実装する側）では、各リード端子２２〜２５の第１面（裏面）の少なくとも一部と、ＧａＡｓ基板１１の第２面（裏面）の少なくとも一部と、パッケージ部材５０の同一の面（例えば、裏面）からそれぞれ露出している。また、ＧａＡｓ基板１１の第２面（裏面）の少なくとも一部は保護層４０で覆われている。この保護層４０の少なくとも一部も、パッケージ部材５０の上記同一の面（例えば、裏面）から露出している。なお、上記の第１面、第２面、同一の面としてそれぞれ例示した裏面とは、活性層及び電極が形成された面の反対側に位置する面のことであり、図１（ａ）の断面図では下側に位置する面のことである。
外装めっき層６０は、パッケージ部材５０から露出しているリード端子２２〜２５の裏面に形成されている。外装めっき層６０は、例えばスズ（Ｓｎ）等からなる。 The surface on the opposite side to the surface connected to the metal thin wire among the plurality of surfaces of each of the lead terminals 22 to 25 is taken as the first surface of each of the lead terminals 22 to 25. Further, among the plurality of surfaces of the GaAs substrate 11, the surface opposite to the surface on which the electrodes are provided is defined as the second surface of the GaAs substrate 11.
As shown in FIGS. 1A and 1C, at least a part of the first surface (rear surface) of each of the lead terminals 22 to 25 on the bottom side of the Hall sensor 100 (that is, the side mounted on the wiring substrate). The GaAs substrate 11 is exposed from at least a part of the second surface (back surface) and the same surface (for example, the back surface) of the package member 50. In addition, at least a part of the second surface (rear surface) of the GaAs substrate 11 is covered with a protective layer 40. At least a portion of the protective layer 40 is also exposed from the same surface (for example, the back surface) of the package member 50. Here, the first surface, the second surface, and the back surface exemplified as the same surface are the surfaces located on the opposite side of the surface on which the active layer and the electrode are formed, as shown in FIG. In the cross-sectional view, it is the surface located on the lower side.
The external plating layer 60 is formed on the back surface of the lead terminals 22 to 25 exposed from the package member 50. The outer plating layer 60 is made of, for example, tin (Sn) or the like.

〔動作〕
上記のホールセンサ１００を用いて磁気（磁界）を検出する場合は、例えば、リード端子２２を電源電位（＋）に接続すると共に、リード端子２４を接地電位（ＧＮＤ）に接続して、リード端子２２からリード端子２４に駆動電流を流す。そして、リード端子２３、２５間の電位差Ｖ１−Ｖ２（＝ホール出力電圧ＶＨ）を測定する。ホール出力電圧ＶＨの大きさから磁界の大きさを検出し、ホール出力電圧ＶＨの正負から磁界の向きを検出する。
即ち、リード端子２２は、ＧａＡｓホール素子１０に所定電圧を供給する電源用リード端子である。リード端子２４は、ＧａＡｓホール素子１０に接地電位を供給する接地用リード端子である。リード端子２３、２５は、ＧａＡｓホール素子１０のホール起電力信号を取り出す信号取出用リード端子である。 [Operation]
When detecting the magnetism (magnetic field) using the above-described Hall sensor 100, for example, the lead terminal 22 is connected to the power supply potential (+), and the lead terminal 24 is connected to the ground potential (GND). A driving current is supplied from the point 22 to the lead terminal 24. Then, the potential difference V1-V2 (= Hall output voltage VH) between the lead terminals 23 and 25 is measured. The magnitude of the magnetic field is detected from the magnitude of the Hall output voltage VH, and the direction of the magnetic field is detected from the positive and negative of the Hall output voltage VH.
That is, the lead terminal 22 is a power supply lead terminal for supplying a predetermined voltage to the GaAs Hall element 10. The lead terminal 24 is a ground lead terminal that supplies a ground potential to the GaAs Hall element 10. The lead terminals 23 and 25 are signal extraction lead terminals for extracting the Hall EMF signal of the GaAs Hall element 10.

〔製造方法〕
本発明の実施形態に係るホールセンサの製造方法は、基材の一方の面に複数のリード端子が形成されたリードフレームを準備する工程と、基材の一方の面の複数のリード端子で囲まれる領域に、保護層を有するＧａＡｓホール素子を載置する工程と、ＧａＡｓホール素子が有する複数の電極部と複数のリード端子とを複数の導電性接続部材でそれぞれ電気的に接続する工程と、基材のＧａＡｓホール素子が載置された面側をパッケージ部材でパッケージする工程と、パッケージ部材及び保護層から基材を分離する工程と、を備え、基材を分離する工程では、保護層と複数のリード端子とをパッケージ部材から露出させる。なお、保護層を有するＧａＡｓホール素子とは、ＧａＡｓ基板の複数の電極部が設けられている面とは反対側の面側に保護層が設けられているＧａＡｓホール素子のことである。〔Production method〕
In a method of manufacturing a Hall sensor according to an embodiment of the present invention, a step of preparing a lead frame in which a plurality of lead terminals are formed on one side of a substrate, and a plurality of lead terminals surrounded on one side of the substrate Mounting a GaAs Hall device having a protective layer in a region, and electrically connecting a plurality of electrode portions of the GaAs Hall device and a plurality of lead terminals with a plurality of conductive connection members, A step of packaging the surface side of the base material on which the GaAs Hall element is mounted with a package member, and a step of separating the base material from the package member and the protective layer. In the step of separating the base material, A plurality of lead terminals are exposed from the package member. The GaAs Hall element having a protective layer is a GaAs Hall element on which a protective layer is provided on the side opposite to the side on which the plurality of electrode portions of the GaAs substrate are provided.

図４（ａ）〜（ｅ）及び図５（ａ）〜（ｄ）は、ホールセンサ１００の製造方法を示す工程順に示す平面図と断面図である。なお、図４（ａ）〜（ｅ）において、ダイシングのブレード幅（即ち、カーフ幅）の図示は省略している。
図４（ａ）に示すように、まず、前述のリード端子が形成されたリードフレーム１２０を用意する。このリードフレーム１２０は、図１（ｂ）に示したリード端子２０が平面視で縦方向及び横方向に複数繋がっている基板である。 FIGS. 4A to 4E and FIGS. 5A to 5D are a plan view and a cross-sectional view illustrating the method for manufacturing the Hall sensor 100 in the order of steps. In FIGS. 4A to 4E, the blade width of the dicing (that is, the kerf width) is not shown.
As shown in FIG. 4A, first, a lead frame 120 in which the above-described lead terminals are formed is prepared. The lead frame 120 is a substrate in which a plurality of lead terminals 20 shown in FIG. 1B are connected in the vertical direction and the horizontal direction in plan view.

次に、図４（ｂ）に示すように、リードフレーム１２０の裏面側に、例えば、基材として耐熱性フィルム８０の一方の面を貼付する。この耐熱性フィルム８０の一方の面には例えば絶縁性の粘着層が塗布されている。粘着層は、その成分として、例えばシリコーン樹脂がベースとなっている。この粘着層によって、耐熱性フィルム８０にリードフレーム１２０を貼付し易くなっている。リードフレーム１２０の裏面側に耐熱性フィルム８０を貼付することによって、リードフレーム１２０の貫通している貫通領域を、裏面側から耐熱性フィルム８０で塞いだ状態となる。 Next, as shown in FIG. 4B, for example, one surface of the heat resistant film 80 is attached to the back surface side of the lead frame 120 as a base material. For example, an insulating adhesive layer is applied to one surface of the heat resistant film 80. The adhesive layer is based on, for example, a silicone resin as its component. This adhesive layer makes it easy to attach the lead frame 120 to the heat resistant film 80. By sticking the heat resistant film 80 to the back surface side of the lead frame 120, the penetration region penetrating the lead frame 120 is closed with the heat resistant film 80 from the back surface side.

なお、基材である耐熱性フィルム８０としては、粘着性を有すると共に、耐熱性を有する樹脂製のテープが用いられることが好ましい。
粘着性については、粘着層の糊厚がより薄いほうが好ましい。また、耐熱性については、約１５０℃〜２００℃の温度に耐えることが必要とされる。このような耐熱性フィルム８０として、例えばポリイミドテープを用いていることができる。ポリイミドテープは、約２８０℃に耐える耐熱性を有している。このような高い耐熱性を有するポリイミドテープは、後のパッケージやワイヤーボンディング時に加わる高熱にも耐えることが可能である。また、耐熱性フィルム８０としては、ポリイミドテープの他に、以下のテープを用いることも可能である。
・ポリエステルテープ耐熱温度、約１３０℃（但し使用条件次第で耐熱温度は約２００℃にまで達する）。
・テフロン（登録商標）テープ耐熱温度：約１８０℃
・ＰＰＳ（ポリフェニレンサルファイド）耐熱温度：約１６０℃
・ガラスクロス耐熱温度：約２００℃
・ノーメックペーパー耐熱温度：約１５０〜２００℃
・他に、アラミド、クレープ紙が耐熱性フィルム８０として利用し得る。 In addition, as the heat resistant film 80 which is a base material, it is preferable to use the resin-made tape which has adhesiveness and has heat resistance.
About adhesiveness, the one where the paste thickness of the adhesion layer is thinner is preferable. In addition, heat resistance is required to withstand temperatures of about 150 ° C to 200 ° C. As such a heat resistant film 80, for example, a polyimide tape can be used. The polyimide tape has heat resistance that can withstand about 280 ° C. Such a polyimide tape having high heat resistance can withstand high heat applied during later packaging or wire bonding. Moreover, as the heat resistant film 80, it is also possible to use the following tapes other than the polyimide tape.
-Polyester tape Heat-resistant temperature, about 130 ° C (however, the heat-resistant temperature reaches about 200 ° C depending on use conditions).
・ Teflon (registered trademark) tape Heat-resistant temperature: Approximately 180 ° C
・ PPS (polyphenylene sulfide) Heat-resistant temperature: Approximately 160 ° C
· Glass cloth Heat resistant temperature: about 200 ° C
・ Nomek Paper Heat-resistant temperature: about 150-200 ℃
In addition, aramid and crepe paper can be used as the heat resistant film 80.

次に、図４（ｃ）に示すように、耐熱性フィルム８０の粘着層を有する面のうち、リード端子２２〜２５で囲まれた領域に、保護層４０を有するＧａＡｓホール素子１０を載置する（即ち、ダイボンディングを行う。）。ここでは、保護層４０を耐熱性フィルム８０の粘着層を有する面に対向させてダイボンディングを行う。
次に、図４（ｄ）に示すように、金属細線３１〜３４の一端を各リード端子２２〜２５にそれぞれ接続し、金属細線３１〜３４の他端を電極１３ａ〜１３ｄにそれぞれ接続する（即ち、ワイヤーボンディングを行う。）。そして、図４（ｅ）に示すように、パッケージ部材５０を形成する（即ち、樹脂パッケージを行う。）。この樹脂パッケージは、例えばトランスファーパッケージ技術を用いて行う。 Next, as shown in FIG. 4C, the GaAs Hall element 10 having the protective layer 40 is placed on the area surrounded by the lead terminals 22 to 25 in the surface of the heat resistant film 80 having the adhesive layer. Do (ie, perform die bonding). Here, die bonding is performed with the protective layer 40 facing the surface of the heat resistant film 80 having the adhesive layer.
Next, as shown in FIG. 4D, one end of the fine metal wires 31 to 34 is connected to the lead terminals 22 to 25, respectively, and the other end of the fine metal wires 31 to 34 is connected to the electrodes 13a to 13d, respectively ( That is, wire bonding is performed). Then, as shown in FIG. 4E, the package member 50 is formed (that is, the resin package is performed). This resin package is performed using, for example, a transfer package technique.

例えば図５（ａ）に示すように、下金型９１と上金型９２とを備えるモールド金型９０を用意し、このモールド金型９０のキャビティ内にワイヤーボンディング後のリードフレーム１２０を配置する。次に、キャビティ内であって、耐熱性フィルム８０の粘着層を有する面（即ち、リードフレーム１２０と接着している面）の側に加熱し溶融したモールド樹脂を注入し、充填する。これにより、ＧａＡｓホール素子１０と、リードフレーム１２０と、金属細線３１〜３４とをパッケージするパッケージ部材５０を形成する。即ち、ＧａＡｓホール素子１０の一部と、リードフレーム１２０の少なくとも表面側と、金属細線３１〜３４とをモールド樹脂で封止する。モールド樹脂が硬化してパッケージ部材５０が完成したら、これをモールド金型から取り出す。なお、樹脂封止後は任意の工程で、パッケージ部材５０の表面に例えば符号等（図示せず）をマーキングしてもよい。 For example, as shown in FIG. 5A, a mold 90 having a lower mold 91 and an upper mold 92 is prepared, and the lead frame 120 after wire bonding is disposed in the cavity of the mold 90. . Next, the mold resin which has been heated and melted is injected and filled in the cavity on the side of the heat resistant film 80 having the adhesive layer (ie, the side adhering to the lead frame 120). Thereby, the package member 50 that packages the GaAs Hall element 10, the lead frame 120, and the fine metal wires 31 to 34 is formed. That is, a part of the GaAs Hall element 10, at least the surface side of the lead frame 120, and the metal thin wires 31 to 34 are sealed with a mold resin. When the mold resin is cured and the package member 50 is completed, it is taken out of the mold. In addition, you may mark a code | symbol etc. (not shown) on the surface of the package member 50 by arbitrary processes after resin sealing.

次に、図５（ｂ）に示すように、パッケージ部材５０から耐熱性フィルム８０を剥離する。これにより、パッケージ部材５０からＧａＡｓホール素子１０の保護層４０を露出させる。そして、図５（ｃ）に示すように、リードフレーム１２０のパッケージ部材５０から露出している面（少なくとも、各リード端子２２〜２５のパッケージ部材５０から露出している裏面）に外装めっきを施して、外装めっき層６０を形成する。 Next, as shown in FIG. 5 (b), the heat resistant film 80 is peeled off from the package member 50. Thereby, the protective layer 40 of the GaAs Hall element 10 is exposed from the package member 50. Then, as shown in FIG. 5C, the surface of the lead frame 120 exposed from the package member 50 (at least the back surface of each lead terminal 22 to 25 exposed from the package member 50) is subjected to external plating. Then, the exterior plating layer 60 is formed.

次に、図５（ｄ）に示すように、パッケージ部材５０の上面（即ち、ホールセンサ１００の外装めっき層６０を有する面の反対側の面）にダイシングテープ９３を貼付する。そして、例えば図４（ｅ）に示した仮想の２点鎖線に沿って、リードフレーム１２０に対してブレードを相対的に移動させて、パッケージ部材５０及びリードフレーム１２０を切断する（即ち、ダイシングを行う。）。つまり、パッケージ部材５０及びリードフレーム１２０を複数のＧａＡｓホール素子１０の各々ごとにダイシングして個片化する。図５（ｄ）に示すように、ダイシングされたリードフレームは、リード端子２０となる。 Next, as shown in FIG. 5D, a dicing tape 93 is attached to the upper surface of the package member 50 (that is, the surface opposite to the surface having the exterior plating layer 60 of the Hall sensor 100). Then, for example, along the virtual two-dot chain line shown in FIG. 4E, the blade is moved relative to the lead frame 120 to cut the package member 50 and the lead frame 120 (that is, dicing is performed). Do.). That is, the package member 50 and the lead frame 120 are diced for each of the plurality of GaAs Hall elements 10 and separated into individual pieces. As shown in FIG. 5D, the diced lead frame becomes the lead terminal 20.

以上の工程を経て、図１（ａ）〜（ｄ）に示したホールセンサ１００が完成する。
図６は、本発明の実施形態に係るホールセンサ装置２００の構成例を示す断面図である。ホールセンサ１００が完成した後は、例えば図６に示すように配線基板２５０を用意し、この配線基板２５０の一方の面にホールセンサ１００を実装する。この実装工程では、例えば、各リード端子２２〜２５のうち、パッケージ部材５０から露出し且つ外装めっき層６０で覆われている裏面を、ハンダ７０を介して配線基板２５０の配線パターン２５１に接続する。このハンダ付けは、例えばリフロー方式で行うことができる。 Through the above steps, the Hall sensor 100 shown in FIGS. 1A to 1D is completed.
FIG. 6 is a cross-sectional view showing a configuration example of the hall sensor device 200 according to the embodiment of the present invention. After the Hall sensor 100 is completed, for example, as shown in FIG. 6, a wiring board 250 is prepared, and the Hall sensor 100 is mounted on one surface of the wiring board 250. In this mounting step, for example, the rear surface of each of the lead terminals 22 to 25 exposed from the package member 50 and covered with the external plating layer 60 is connected to the wiring pattern 251 of the wiring substrate 250 via the solder 70. . This soldering can be performed by a reflow method, for example.

リフロー方式は、配線パターン２５１上にハンダペーストを塗布（即ち、印刷）し、その上に外装めっき層６０が重なるように配線基板２５０上にホールセンサ１００を配置し、この状態でハンダペーストに熱を加えてハンダを溶かす方法である。実装工程を経て、図６に示すように、ホールセンサ１００と、ホールセンサ１００が取り付けられる配線基板２５０と、ホールセンサ１００の各リード端子２２〜２５を配線基板２５０の配線パターン２５１に電気的に接続するハンダ７０と、を備えたホールセンサ装置２００が完成する。 In the reflow method, solder paste is applied (that is, printed) on the wiring pattern 251, and the hall sensor 100 is disposed on the wiring substrate 250 so that the external plating layer 60 is superimposed thereon. It is a method of melting solder by adding. After the mounting process, as shown in FIG. 6, the Hall sensor 100, the wiring substrate 250 to which the Hall sensor 100 is attached, and the lead terminals 22 to 25 of the Hall sensor 100 are electrically connected to the wiring pattern 251 of the wiring substrate 250. The Hall sensor device 200 including the solder 70 to be connected is completed.

〔第１実施形態の効果〕
本発明の第１実施形態は、以下の効果を奏する。
（１）活性層１２のうち、接地電極として使用される第１の電極１３ａと接する領域は、第１の活性領域１２１ではなく、第１の活性領域１２１よりも幅広の第２の活性領域１２２である。これにより、第１の電極１３ａと活性層１２との接触領域の面積を大きくすることができるので、この接触領域を流れるリーク電流の電流密度を小さくすることができる。 [Effects of First Embodiment]
The first embodiment of the present invention has the following effects.
(1) In the active layer 12, the region in contact with the first electrode 13 a used as the ground electrode is not the first active region 121 but the second active region 122 wider than the first active region 121. It is. Thus, the area of the contact region between the first electrode 13a and the active layer 12 can be increased, and therefore, the current density of the leak current flowing through the contact region can be reduced.

（２）また、活性層１２の第１の端部１２ａのみならず、活性層１２の第２の端部１２ｂ、第３の端部１２ｃ及び第４の端部１２ｄも、第１の端部１２ａと同様に幅が異なる２つの活性領域を有する。そして、これら第２の端部１２ｂ、第３の端部１２ｃ及び第４の端部１２ｄにおいても、幅広の活性領域が電極と接している。例えば、図３（ｂ）に示したように、第２の端部１２ｂでは、第３の活性領域１２３ではなく、第４の活性領域１２４に第２の電極１３ｂが接している。第３の端部１２ｃでは、第５の活性領域１２５ではなく、第６の活性領域１２６に第３の電極１３ｃが接している。第４の端部１２ｄでは、第７の活性領域１２７ではなく、第８の活性領域１２８に第４の電極１３ｄが接している。
これにより、第１の電極１３ａではなく、第２の電極１３ｂ、第３の電極１３ｃ又は第４の電極１３ｄを接地電極として使用する場合でも、この接地電極と活性層との接触領域の面積を大きくすることができ、この接触領域を流れるリーク電流の電流密度を小さくすることができる。 (2) Not only the first end 12a of the active layer 12 but also the second end 12b, the third end 12c, and the fourth end 12d of the active layer 12 are the first end. Similar to 12a, it has two active regions of different widths. Also in the second end 12b, the third end 12c and the fourth end 12d, the wide active region is in contact with the electrode. For example, as shown in FIG. 3B, the second electrode 13 b is in contact with the fourth active region 124 instead of the third active region 123 at the second end portion 12 b. At the third end 12c, the third electrode 13c is in contact with the sixth active region 126, not the fifth active region 125. In the fourth end portion 12d, the fourth electrode 13d is in contact with the eighth active region 128, not the seventh active region 127.
Accordingly, even when the second electrode 13b, the third electrode 13c, or the fourth electrode 13d is used as the ground electrode instead of the first electrode 13a, the area of the contact region between the ground electrode and the active layer is reduced. The current density of the leakage current flowing through the contact region can be reduced.

（３）上記したように、活性層と電極との接触領域を流れるリーク電流の電流密度を小さくすることができるので、この接触領域の接触状態が変化することを抑制することができる。これにより、アイランドレス構造のホールセンサであって、ホール素子を小型薄型化した場合でも、活性層と電極との接触領域に大きい電流密度のリーク電流が流れにくく、リーク電流に起因するオフセット電圧の変化量が小さいホールセンサを提供することができる。このホールセンサでは、リーク電流に起因するオフセット電圧の変化量を小さくすることができるので、ホール素子に印加する磁場をより正確に測定することができる。 (3) Since the current density of the leakage current flowing through the contact region between the active layer and the electrode can be reduced as described above, it is possible to suppress a change in the contact state of the contact region. As a result, the Hall sensor is an islandless structure, and a leak current of a large current density does not easily flow in the contact region between the active layer and the electrode even when the Hall element is miniaturized and thinned. A Hall sensor with a small amount of change can be provided. In this Hall sensor, the amount of change in the offset voltage caused by the leakage current can be reduced, so that the magnetic field applied to the Hall element can be measured more accurately.

（４）また、アイランドレス構造のホールセンサ１００において、ＧａＡｓホール素子の基板に抵抗率が５．０×１０^７Ω・ｃｍ以上の高抵抗のＧａＡｓ基板を用いている。これにより、ホールセンサ１００を配線基板２５０に取り付ける際に、例えば、電源電位に接続されるリード端子（即ち、電源端子）２２下からＧａＡｓホール素子１０の下方までハンダ７０がはみ出した場合に流れるリーク電流の増大を抑えることができる。つまり、例えば図７に示すように、電源端子２２→金属細線３１→第３の電極１３ｃ→活性層１２→第１の電極１３ａ→金属細線３３→リード端子２４の方向に電流を流した場合に、ホール素子１０の厚みが薄い場合は、電源端子２２→ハンダ７０→ホール素子１０→金属細線３３→リード端子２４の経路でリーク電流が流れやすくなる。しかし、本発明の実施形態は、ＧａＡｓホール素子の基板に高抵抗のＧａＡｓ基板を用いているので、このリーク電流の増大をさらに抑制することができる。 (4) Also, in the Hall sensor 100 of the islandless structure, a GaAs substrate having a high resistance of 5.0 × 10 ⁷ Ω · cm or more is used as the substrate of the GaAs Hall element. Thereby, when the Hall sensor 100 is attached to the wiring board 250, for example, a leak that flows when the solder 70 protrudes from below the lead terminal (that is, the power supply terminal) 22 connected to the power supply potential to below the GaAs Hall element 10. An increase in current can be suppressed. That is, for example, as shown in FIG. 7, when a current flows in the direction of the power supply terminal 22 → the thin metal wire 31 → the third electrode 13 c → the active layer 12 → the first electrode 13 a → the thin metal wire 33 → the lead terminal 24. When the thickness of the Hall element 10 is thin, leakage current is likely to flow along the path of the power supply terminal 22 → solder 70 → Hall element 10 → fine metal wire 33 → lead terminal 24. However, since the embodiment of the present invention uses a high-resistance GaAs substrate as the substrate of the GaAs Hall element, this increase in leakage current can be further suppressed.

（５）本発明の実施形態は、リーク電流が流れやすくなるＧａＡｓホール素子の基板が０．１ｍｍ以下において特に好適に用いることができる。アイランドレス構造のホールセンサにおいてＧａＡｓホール素子を小型薄型化した場合でも、リーク電流の増大を防止することができる。 (5) The embodiment of the present invention can be used particularly preferably when the substrate of the GaAs Hall element that facilitates leakage current is 0.1 mm or less. Even when the GaAs Hall element is reduced in size and thickness in the islandless hall sensor, an increase in leakage current can be prevented.

〔変形例〕
上記の第１実施形態では、図１（ａ）〜（ｃ）に示したように、ＧａＡｓ基板１１の電極１３ａ〜１３ｄが設けられている面とは反対側の面（例えば、裏面）側が、保護層４０で覆われている場合について説明した。しかしながら、本発明において、保護層４０は無くてもよい。 [Modification]
In the first embodiment, as shown in FIGS. 1A to 1C, the surface (for example, the back surface) opposite to the surface on which the electrodes 13a to 13d of the GaAs substrate 11 are provided is The case covered with the protective layer 40 has been described. However, in the present invention, the protective layer 40 may be omitted.

図８は、第１実施形態の変形例に係るホールセンサ１００Ａを示す断面図である。例えば図８に示すように、ＧａＡｓ基板１１の裏面側は、ホールセンサ１００Ａの外部に露出していてもよい。また、この場合、ＧａＡｓ基板１１の裏面は、パッケージ部材５０の上記同一の面（例えば、裏面）と、面一に（すなわち、段差なく）配置されていてもよい。このような構成であっても、上記した第１実施形態の効果（１）〜（５）と同様の効果を奏する。 FIG. 8 is a cross-sectional view showing a Hall sensor 100A according to a modification of the first embodiment. For example, as shown in FIG. 8, the back side of the GaAs substrate 11 may be exposed to the outside of the Hall sensor 100A. In this case, the back surface of the GaAs substrate 11 may be arranged flush with the same surface (for example, the back surface) of the package member 50 (that is, without a step). Even with such a configuration, the same effects as the effects (1) to (5) of the first embodiment described above can be obtained.

なお、この変形例は、後述の第２、第３実施形態にも適用してよい。すなわち、第２、第３実施形態においても、ＧａＡｓ基板１１の裏面に保護層４０は無くてもよく、ＧａＡｓ基板１１の裏面が外部に露出していてもよい。また、ＧａＡｓ基板１１の外部に露出した裏面は、パッケージ部材５０の裏面と面一に配置されていてもよい。 Note that this modification may be applied to the second and third embodiments described later. That is, also in the second and third embodiments, the protective layer 40 may not be provided on the back surface of the GaAs substrate 11, and the back surface of the GaAs substrate 11 may be exposed to the outside. The back surface exposed to the outside of the GaAs substrate 11 may be disposed flush with the back surface of the package member 50.

＜第２実施形態＞
〔構成〕
図９は、本発明の第２実施形態に係るＧａＡｓホール素子２１０の構成例を示す平面図である。図９に示すように、このＧａＡｓホール素子２１０では、第１の電極１３ａの面積をＳ１、第１の電極１３ａと活性層１２との接触領域の面積（すなわち、接触面積）をＣ１としたときに、Ｃ１／Ｓ１が１５％以上となっている。第１の電極１３ａと活性層１２との接触面積が大きいので、第１の電極１３ａと活性層１２との接触面積を流れるリーク電流の電流密度が小さくなる。Ｃ１／Ｓ１は大きいほど好ましく、好ましくは３０％以上であり、より好ましくは５０％以上であり、特に好ましくは１００％である。 Second Embodiment
〔Constitution〕
FIG. 9 is a plan view showing an example of the configuration of a GaAs Hall device 210 according to the second embodiment of the present invention. As shown in FIG. 9, in this GaAs Hall element 210, when the area of the first electrode 13a is S1, and the area of the contact region between the first electrode 13a and the active layer 12 (ie, the contact area) is C1. In addition, C1 / S1 is 15% or more. Since the contact area between the first electrode 13a and the active layer 12 is large, the current density of the leak current flowing in the contact area between the first electrode 13a and the active layer 12 is reduced. C1 / S1 is preferably as large as possible, preferably 30% or more, more preferably 50% or more, and particularly preferably 100%.

同様に、第２の電極１３ｂの面積をＳ２、第２の電極１３ｂと活性層１２との接触面積をＣ２としたときに、Ｃ２／Ｓ２が１５％以上となっている。Ｃ２／Ｓ２は大きいほど好ましく、好ましくは３０％以上であり、より好ましくは５０％以上であり、特に好ましくは１００％である。
また、第３の電極１３ｃの面積をＳ３、第３の電極１３ｃと活性層１２との接触面積をＣ３としたときに、Ｃ３／Ｓ３が１５％以上となっている。Ｃ３／Ｓ３は大きいほど好ましく、好ましくは３０％以上であり、より好ましくは５０％以上であり、特に好ましくは１００％である。
また、第４の電極１３ｄの面積をＳ４、第４の電極１３ｄと活性層１２との接触面積をＣ４としたときに、Ｃ４／Ｓ４が１５％以上となっている。Ｃ４／Ｓ４は大きいほど好ましく、好ましくは３０％以上であり、より好ましくは５０％以上であり、特に好ましくは１００％である。 Similarly, when the area of the second electrode 13b is S2 and the contact area between the second electrode 13b and the active layer 12 is C2, C2 / S2 is 15% or more. C2 / S2 is preferably as large as possible, preferably 30% or more, more preferably 50% or more, and particularly preferably 100%.
Further, when the area of the third electrode 13c is S3 and the contact area between the third electrode 13c and the active layer 12 is C3, C3 / S3 is 15% or more. C3 / S3 is preferably as large as possible, preferably 30% or more, more preferably 50% or more, and particularly preferably 100%.
Further, when the area of the fourth electrode 13d is S4 and the contact area between the fourth electrode 13d and the active layer 12 is C4, C4 / S4 is 15% or more. C4 / S4 is preferably as large as possible, preferably 30% or more, more preferably 50% or more, and particularly preferably 100%.

〔第２実施形態の効果を示す実験データ〕
電極１３と活性層１２との接触面積の影響を調べるために下記（Ａ）〜（Ｄ）の手順で実験を行った。
（Ａ）：Ｃ１／Ｓ１が１％〜２０％のホール素子を準備する。
（Ｂ）：それぞれのホール素子で、対向する電極間（第１の電極１３ａと第３の電極１３ｃとの間）に６Ｖの電圧を印加する。そして磁場が印加されていない状態で、第２の電極１３ｂと第４の電極１３ｄ間のホール起電力Ｖｕ（即ちオフセット電圧）を測定する。 [Experimental data showing the effect of the second embodiment]
In order to investigate the influence of the contact area of the electrode 13 and the active layer 12, experiments were conducted in the following procedures (A) to (D).
(A): Prepare a Hall element of 1% to 20% C1 / S1.
(B): A voltage of 6 V is applied between opposing electrodes (between the first electrode 13a and the third electrode 13c) in each Hall element. Then, the Hall electromotive force Vu (that is, the offset voltage) between the second electrode 13 b and the fourth electrode 13 d is measured in the state where the magnetic field is not applied.

（Ｃ）：隣り合う電極間（第１の電極１３ａと第２の電極１３ｂ）に８０Ｖの電圧を印加し、第１の電極１３ａ−活性層１２−第２の電極１３ｂ間に大電流を流す。これにより、接地電極として使用される第１の電極１３ａと活性層１２との間にリーク電流が擬似的に流れた状態を作る。
（Ｄ）：（Ｂ）と同様に、第１の電極１３ａと第３の電極１３ｃとの間に６Ｖの電圧を印加してオフセット電圧を測定し、（Ｂ）で測定したオフセット電圧との変化量ΔＶｕを測定する。 (C): A voltage of 80 V is applied between adjacent electrodes (the first electrode 13a and the second electrode 13b), and a large current flows between the first electrode 13a, the active layer 12 and the second electrode 13b. . This creates a state in which a leak current flows in a pseudo manner between the first electrode 13a used as the ground electrode and the active layer 12.
(D): Similarly to (B), a voltage of 6 V is applied between the first electrode 13a and the third electrode 13c to measure the offset voltage, and the change from the offset voltage measured in (B). The quantity ΔVu is measured.

図１０は（Ａ）〜（Ｄ）を行ったときの実験結果を示すグラフである。図１０の横軸はＣ１／Ｓ１（接触面積／電極面積）を示し、縦軸はオフセット電圧の変化量ΔＶｕを示す。図１０に示すように、Ｃ１／Ｓ１（接触面積／電極面積）が１５％を超えると、ΔＶｕが小さくなる。即ち、Ｃ１／Ｓ１が１５％以上のホール素子は、大きいリーク電流が流れても活性層と電極との接触状態が変化しにくいことが分かる。 FIG. 10 is a graph showing experimental results when (A) to (D) were performed. The horizontal axis of FIG. 10 indicates C1 / S1 (contact area / electrode area), and the vertical axis indicates the amount of change ΔVu in offset voltage. As shown in FIG. 10, when C1 / S1 (contact area / electrode area) exceeds 15%, ΔVu decreases. That is, it can be seen that the Hall element having C1 / S1 of 15% or more is less likely to change the contact state between the active layer and the electrode even when a large leak current flows.

〔第２実施形態の効果〕
本発明の第２実施形態は、以下の効果を奏する。
（１）接地電極である第１の電極１３ａの面積をＳ１とし、第１の電極１３ａと活性層１２との接触面積をＣ１としたとき、Ｓ１に対するＣ１の割合（Ｃ１／Ｓ１）は１５％以上となっている。第１の電極１３ａと活性層１２との接触面積は大きく、第１の電極１３ａと活性層１２との接触領域を流れるリーク電流の電流密度を小さくすることができる。その結果、図１０に示したようにΔＶｕを小さくすることができる。
したがって、アイランドレス構造のホールセンサであって、ホール素子を小型薄型化した場合でも、活性層と電極との接触領域に大きい電流密度のリーク電流が流れにくく、リーク電流に起因するオフセット電圧の変化量が小さいホールセンサを提供することができる。 [Effects of Second Embodiment]
The second embodiment of the present invention has the following effects.
(1) Assuming that the area of the first electrode 13a, which is a ground electrode, is S1 and the contact area of the first electrode 13a and the active layer 12 is C1, the ratio of C1 to S1 (C1 / S1) is 15% That's it. The contact area between the first electrode 13a and the active layer 12 is large, and the current density of the leak current flowing in the contact region between the first electrode 13a and the active layer 12 can be reduced. As a result, ΔVu can be reduced as shown in FIG.
Therefore, even in the case of an islandless hall sensor, even when the hall element is reduced in size and thickness, a leak current having a large current density hardly flows in the contact region between the active layer and the electrode, and the offset voltage changes due to the leak current. A small amount of Hall sensors can be provided.

（２）また、Ｃ１／Ｓ１と同様に、Ｃ２／Ｓ２、Ｃ３／Ｓ３、Ｃ４／Ｓ４の各割合もそれぞれ１５％以上となっている。これにより、第１の電極１３ａではなく、第２の電極１３ｂ、第３の電極１３ｃ又は第４の電極１３ｄを接地電極として使用する場合でも、この接地電極と活性層１２との接触面積は大きく、電極と活性層との接触領域を流れるリーク電流の電流密度を小さくすることができる。その結果、図１０に示したようにΔＶｕを小さくすることができる。 (2) Further, similarly to C1 / S1, the ratios of C2 / S2, C3 / S3, and C4 / S4 are each 15% or more. Thereby, even when the second electrode 13b, the third electrode 13c or the fourth electrode 13d is used as the ground electrode instead of the first electrode 13a, the contact area between the ground electrode and the active layer 12 is large. The current density of the leak current flowing in the contact region between the electrode and the active layer can be reduced. As a result, as shown in FIG. 10, ΔVu can be reduced.

＜第３実施形態＞
本発明では、上記第１実施形態で説明したＧａＡｓホール素子１０の特徴と、第２実施形態で説明したＧａＡｓホール素子２１０の特徴とを組み合わせてもよい。第３実施形態では、このような態様として２つの構成例を示す。 Third Embodiment
In the present invention, the features of the GaAs Hall device 10 described in the first embodiment may be combined with the features of the GaAs Hall device 210 described in the second embodiment. In the third embodiment, two configuration examples are shown as such an aspect.

〔第１の構成例〕
図１１は、本発明の第３実施形態に係るＧａＡｓホール素子３１０Ａの構成例（第１の構成例）を示す平面図である。詳しくは、図１１（ａ）は活性層１２を示す平面図であり、図１１（ｂ）は活性層１２と電極１３ａ〜１３ｄとを示す平面図である。図１１に示すように、このＧａＡｓホール素子３１０Ａでは、接地電極として使用される第１の電極１３ａは、第１の活性領域１２１ではなく、第１の活性領域１２１よりも幅広の第２の活性領域１２２と接している。また、ＧａＡｓホール素子３１０Ａでは、Ｃ１／Ｓ１が１５％以上１００％未満となっている。 [First configuration example]
FIG. 11 is a plan view showing a configuration example (first configuration example) of a GaAs Hall device 310A according to a third embodiment of the present invention. More specifically, FIG. 11 (a) is a plan view showing the active layer 12, and FIG. 11 (b) is a plan view showing the active layer 12 and the electrodes 13a to 13d. As shown in FIG. 11, in this GaAs Hall element 310A, the first electrode 13a used as the ground electrode is not the first active region 121 but the second active region wider than the first active region 121. It is in contact with the region 122. Further, in the GaAs Hall element 310A, C1 / S1 is 15% or more and less than 100%.

同様に、第２の電極１３ｂは、第３の活性領域１２３ではなく、第４の活性領域１２４と接している。Ｃ２／Ｓ２は、１５％以上１００％未満となっている。また、第３の電極１３ｃは、第５の活性領域１２５ではなく、第６の活性領域１２６と接している。Ｃ３／Ｓ３は、１５％以上１００％未満となっている。また、第４の電極１３ｄは、第７の活性領域１２７ではなく、第８の活性領域１２８と接している。Ｃ４／Ｓ４は、１５％以上１００％未満となっている。 Similarly, the second electrode 13 b is in contact with the fourth active region 124 instead of the third active region 123. C2 / S2 is 15% or more and less than 100%. The third electrode 13 c is in contact with the sixth active region 126 instead of the fifth active region 125. C3 / S3 is 15% or more and less than 100%. Further, the fourth electrode 13 d is in contact with the eighth active region 128, not the seventh active region 127. C4 / S4 is 15% or more and less than 100%.

〔第２の構成例〕
図１２は、本発明の第３実施形態に係るＧａＡｓホール素子３１０Ｂの構成例（第２の構成例）を示す平面図である。この第２の構成例において、上記した第１の構成例と異なる点は、Ｃ１／Ｓ１、Ｃ２／Ｓ２、Ｃ３／Ｓ３、Ｃ４／Ｓ４の各割合がそれぞれ１００％となっている点である。それ以外の構成は、第１の構成例と同じである。 [Second configuration example]
FIG. 12 is a plan view showing a configuration example (second configuration example) of a GaAs Hall element 310B according to the third embodiment of the present invention. This second configuration example is different from the first configuration example described above in that the ratios of C1 / S1, C2 / S2, C3 / S3, and C4 / S4 are 100%. The other configuration is the same as the first configuration example.

〔第３実施形態の効果〕
本発明の第３実施形態によれば、第１実施形態の効果と同様の効果を奏し、第２実施形態の効果と同様の効果も奏する。
＜その他＞
本発明は、以上に記載した各実施形態とその変形例に限定されうるものではない。当業者の知識に基づいて各実施形態とその変形例に設計の変更等を加えることが可能であり、そのような変更等を加えた態様も本発明に含まれる。 [Effect of the third embodiment]
According to 3rd Embodiment of this invention, there exists an effect similar to the effect of 1st Embodiment, and there exists an effect similar to the effect of 2nd Embodiment.
<Others>
The present invention can not be limited to the embodiments described above and their modifications. Based on the knowledge of those skilled in the art, design changes and the like can be added to the embodiments and the modifications thereof, and embodiments in which such changes and the like are added are also included in the present invention.

１０、２１０、３１０Ａ、３１０ＢＧａＡｓホール素子
１１ＧａＡｓ基板
１２活性層
１２ａ第１の端部
１２ｂ第２の端部
１２ｃ第３の端部
１２ｄ第４の端部
１３ａ〜１３ｄ電極（複数の電極部の一例）
２０リード端子
２２リード端子（例えば、電源端子）
２３、２５リード端子
２４リード端子（例えば、接地端子）
３１〜３４金属細線
１３ａ〜１３ｄ電極
４０保護層
５０パッケージ部材
６０めっき層
７０ハンダ
８０耐熱性フィルム
９０モールド金型
９１下金型
９２上金型
９３ダイシングテープ
１００、１００Ａホールセンサ
１２０リードフレーム
１２１第１の活性領域
１２２第２の活性領域
１２３第３の活性領域
１２４第４の活性領域
１２５第５の活性領域
１２６第６の活性領域
１２７第７の活性領域
１２８第８の活性領域
１５０配線基板
２００ホールセンサ装置
２５０配線基板
２５１配線パターン 10, 210, 310A, 310B GaAs Hall Element 11 GaAs Substrate 12 Active Layer 12a First End 12b Second End 12c Third End 12d Fourth End 13a to 13d Electrode (for Multiple Electrodes One case)
20 lead terminal 22 lead terminal (for example, power supply terminal)
23, 25 lead terminal 24 lead terminal (for example, ground terminal)
31 to 34 fine metal wires 13a to 13d electrode 40 protective layer 50 package member 60 plated layer 70 solder 80 heat resistant film 90 mold die 91 lower die 92 upper die 93 dicing tape 100, 100A hall sensor 120 lead frame 121 first Active region 122 second active region 123 third active region 124 fourth active region 125 fifth active region 126 sixth active region 127 seventh active region 128 eighth active region 150 wiring substrate 200 hole Sensor device 250 Wiring board 251 Wiring pattern

Claims

A Hall element comprising: a substrate; an active layer provided on the substrate; and a plurality of electrodes provided on the substrate and connected to the active layer;
A plurality of lead terminals disposed around the Hall element;
A conductive connecting member electrically connecting the plurality of electrodes and the plurality of lead terminals;
A package member for packaging the Hall element, the plurality of lead terminals, and the conductive connection member;
Among the plurality of surfaces of the plurality of lead terminals, the surface opposite to the surface connected to the conductive connection member is the first surface of the plurality of lead terminals,
Of the plurality of surfaces of the substrate, when the surface opposite to the surface on which the plurality of electrodes are provided is the second surface of the substrate,
The first surface and the second surface are exposed from the same surface of the package member,
The active layer is
A first active region having a first width,
And a second active region connected to the first active region and having a second width wider than the first width,
A first electrode included in the plurality of electrodes is in contact with the second active region ;
The shape of the active layer in plan view is a cross shape,
Each of the end portions of the two straight portions constituting the cross type is a Hall sensor having a shape in which the width gradually increases toward a portion connected to the electrode in plan view .

The Hall element further includes a protective layer provided on the second surface side of the substrate,
The hall sensor according to claim 1, wherein the protective layer is exposed from the same surface of the package member.

The hall sensor according to claim 2, wherein the protective layer includes an insulating layer.

The plurality of electrodes further include a second electrode, a third electrode, and a fourth electrode,
The active layer is
A third active region having a third width, and a fourth active region connected to the third active region and having a fourth width wider than the third width;
A fifth active region having a fifth width, and a sixth active region connected to the fifth active region and having a sixth width wider than the fifth width;
A seventh active region having a seventh width; and an eighth active region connected to the seventh active region and having an eighth width wider than the seventh width;
The fourth active region is in contact with the second electrode;
The sixth active region is in contact with the third electrode;
The active region of the eighth Hall sensor according to any one of claims 1 to 3 which is in contact with the fourth electrode.

The substrate is a GaAs substrate, the resistivity of the GaAs substrate is any one of claims 4 in which the preceding claims 1 or less 5.0 × 10 ⁷ Ω · cm or more 1.0 × 10 ⁹ Ω · cm Hall sensor described in 1.

The hole sensor according to claim 5 , wherein the concentration of the acceptor-type impurity in the GaAs substrate is 1.5 × 10 ¹⁵ atoms · cm ³ or more and 1.0 × 10 ¹⁶ atoms · cm ³ or less.

The hall sensor according to claim 6 , wherein the acceptor type impurity is carbon.

The hall sensor according to any one of claims 5 to 7 , wherein the thickness of the GaAs substrate is 0.1 mm or less.