KR20150128038A - 유기 전계 발광 표시 장치 및 그의 리페어 방법 - Google Patents

유기 전계 발광 표시 장치 및 그의 리페어 방법 Download PDF

Info

Publication number
KR20150128038A
KR20150128038A KR1020140054743A KR20140054743A KR20150128038A KR 20150128038 A KR20150128038 A KR 20150128038A KR 1020140054743 A KR1020140054743 A KR 1020140054743A KR 20140054743 A KR20140054743 A KR 20140054743A KR 20150128038 A KR20150128038 A KR 20150128038A
Authority
KR
South Korea
Prior art keywords
sub
pixel
light emitting
nodes
pixels
Prior art date
Application number
KR1020140054743A
Other languages
English (en)
Other versions
KR102148487B1 (ko
Inventor
한전필
류호진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140054743A priority Critical patent/KR102148487B1/ko
Priority to US14/446,051 priority patent/US9129923B1/en
Priority to CN201410487507.4A priority patent/CN105097867B/zh
Publication of KR20150128038A publication Critical patent/KR20150128038A/ko
Application granted granted Critical
Publication of KR102148487B1 publication Critical patent/KR102148487B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 휘도 편차 및 경사 변화를 줄일 수 있는 유기 전계 발광 표시 장치 및 그 리페어 방법에 관한 것으로, 본 발명에 따른 유기 발광 표시 장치의 제조 방법은 게이트 라인 및 데이터 라인의 교차로 마련된 서브 화소 영역에 형성되며 애노드 전극 및 캐소드 전극을 가지는 발광 소자와, 게이트 라인에 인가되는 스캔 신호에 응답하여 상기 데이터 라인에 인가되는 데이터 전압을 제1 노드로 공급하는 스위칭 트랜지스터와, 제1 노드의 전압에 따라 상기 발광 소자의 발광을 제어하는 구동 트랜지스터와, 제1 노드에 접속된 제1 단자와, 애노드 전극과 접속된 제2 노드에 접속된 제2 단자를 포함하는 스토리지 커패시터와, 게이트 라인 및 데이터 라인 중 어느 하나를 사이에 두고 인접한 서브 화소들 각각의 상기 제1 노드들 사이와, 제2 노드들 사이에 형성되는 리페어 패턴을 포함하는 유기 전계 발광 표시 장치를 형성하는 단계와; 서브 화소들의 불량 유무를 판단하는 단계와; 상기 서브 화소들 중 구동 박막트랜지스터에 불량이 발생된 불량 서브 화소의 구동 박막트랜지스터의 게이트 전극과 제1 노드를 분리하는 단계와; 게이트 라인 및 데이터 라인 중 어느 하나를 사이에 두고 인접한 서브 화소들 각각의 상기 제1 노드들 사이와, 제2 노드들 사이를 상기 리페어 패턴을 이용하여 전기적으로 연결하는 단계를 포함하는 것을 특징으로 한다.

Description

유기 전계 발광 표시 장치 및 그의 리페어 방법{ORGANIC LIGHT EMITTING DISPLAY AND REPAIRING METHOD OF THE SAME}
본 발명은 유기 발광 표시 장치 및 그의 제조 방법에 관한 것으로, 특히 휘도 편차 및 경사 변화를 줄일 수 있는 유기 전계 발광 표시 장치 및 그 리페어 방법에 관한 것이다.
다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기 전계 발광 표시 장치 등이 각광받고 있다.
유기 발광 표시 장치는 다수의 서브 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 여기서, 각 서브 화소는 발광 소자와, 그 발광 소자를 독립적으로 구동하는 다수의 트랜지스터로 이루어진 화소 구동부를 구비한다. 이러한 화소 구동부에 포함된 트랜지스터 형성시 소스 및 드레인 전극의 패터닝 불량으로 인해 소스 및 드레인 전극이 분리되지 않거나, 박막트랜지스터 부위에 도전성 이물이 남아 구동이 불량한 트랜지스터가 종종 발생된다. 이러한 불량 트랜지스터를 가지는 불량 서브 화소 발생시, 불량 서브 화에 정상 서브 화소의 전류가 분배되도록 서로 인접한 불량 서브 화소와 정상 서브 화소를 연결하는 리페어 공정을 실시한다. 그러나, 정상 화소의 전류를 불량 화소에 분배하게 되면, 리페어 공정을 통해 서로 연결된 정상 화소와 불량 화소 각각에 흐르는 전류량이 불량 화소와 인접하지 않은 다른 정상 화소와 대비하여 약 1/2로 줄어들어 휘도 편차 및 경시 변화가 발생하는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 휘도 편차 및 경사 변화를 줄일 수 있는 유기 전계 발광 표시 장치 및 그 리페어 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 유기 발광 표시 장치는 기판 상에 서로 교차하도록 형성되어 서브 화소 영역을 마련하는 게이트 라인 및 데이터 라인과; 상기 서브 화소 영역에 형성되며 애노드 전극 및 캐소드 전극을 가지는 발광 소자와; 상기 게이트 라인에 인가되는 스캔 신호에 응답하여 상기 데이터 라인에 인가되는 데이터 전압을 제1 노드로 공급하는 스위칭 트랜지스터와; 상기 제1 노드의 전압에 따라 상기 발광 소자의 발광을 제어하는 구동 트랜지스터와; 상기 제1 노드에 접속된 제1 단자와, 상기 애노드 전극과 접속된 제2 노드에 접속된 제2 단자를 포함하는 스토리지 커패시터와; 상기 게이트 라인 및 데이터 라인 중 어느 하나를 사이에 두고 인접한 서브 화소들 각각의 상기 제1 노드들 사이와, 상기 제2 노드들 사이에 형성되는 리페어 패턴을 구비하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 유기 전계 발광 표시 장치의 제조 방법은 게이트 라인 및 데이터 라인의 교차로 마련된 서브 화소 영역에 형성되며 애노드 전극 및 캐소드 전극을 가지는 발광 소자와, 상기 게이트 라인에 인가되는 스캔 신호에 응답하여 상기 데이터 라인에 인가되는 데이터 전압을 제1 노드로 공급하는 스위칭 트랜지스터와, 상기 제1 노드의 전압에 따라 상기 발광 소자의 발광을 제어하는 구동 트랜지스터와, 상기 제1 노드에 접속된 제1 단자와, 상기 애노드 전극과 접속된 제2 노드에 접속된 제2 단자를 포함하는 스토리지 커패시터와, 상기 게이트 라인 및 데이터 라인 중 어느 하나를 사이에 두고 인접한 서브 화소들 각각의 상기 제1 노드들 사이와, 상기 제2 노드들 사이에 형성되는 리페어 패턴을 포함하는 유기 전계 발광 표시 장치를 형성하는 단계와; 상기 서브 화소들의 불량 유무를 판단하는 단계와; 상기 서브 화소들 중 상기 구동 박막트랜지스터에 불량이 발생된 불량 서브 화소의 구동 박막트랜지스터의 게이트 전극과 상기 제1 노드를 분리하는 단계와; 상기 게이트 라인 및 데이터 라인 중 어느 하나를 사이에 두고 인접한 서브 화소들 각각의 상기 제1 노드들 사이와, 상기 제2 노드들 사이를 상기 리페어 패턴을 이용하여 전기적으로 연결하는 단계를 포함하는 것을 특징으로 한다.
상기 리페어 패턴은 상기 제2 노드들 사이에 형성되는 제1 리페어 패턴과; 상기 제1 노드들 사이에 형성되는 제2 리페어 패턴을 구비하며, 상기 제1 및 제2 리페어 패턴은 상기 애노드 전극과 동일 재질로 동일층에 형성되는 것을 특징으로 한다.
상기 제2 리페어 패턴은 상기 서로 다른 색을 구현하는 인접한 서브 화소들 사이에 위치하는 데이터 라인들 또는 게이트 라인들 사이에 형성되는 연결부와; 상기 연결부 양측에 형성되며 상기 서로 동일 색을 구현하는 인접한 서브 화소들 각각의 스토리지 커패시터의 제1 단자와 중첩되는 공유부를 구비하는 것을 특징으로 한다.
상기 구동 박막트랜지스터에 불량이 발생한 경우, 상기 불량이 발생된 구동 박막트랜지스터와 접속된 상기 스위칭 트랜지스터를 통해 상기 스토리지 커패시터로의 전압 인가를 차단하고, 상기 불량이 발생된 불량 서브 화소와, 그 불량 서브 화소와 게이트 라인 또는 데이터 라인을 사이에 두고 인접한 정상 서브 화소 각각의 애노드 전극을 상기 제1 리페어 패턴을 통해 서로 연결하고, 상기 불량 서브 화소 및 상기 정상 서브 화소 각각의 상기 스토리지 커패시터를 상기 제2 리페어 패턴을 통해 병렬로 연결하는 것을 특징으로 한다.
상기 구동 박막트랜지스터에 불량이 발생한 경우, 상기 각 서브 화소의 스토리지 커패시터와 병렬로 연결되는 리페어 커패시터를 추가로 구비하는 것을 특징으로 한다.
본 발명의 유기 발광 표시 장치 및 그 리페어 방법은 인접한 서브 화소들 각각의 상기 제1 노드들 사이와, 상기 제2 노드들 사이를 리페어 패턴을 이용하여 전기적으로 연결한다. 즉, 불량 서브 화소와 정상 서브 화소 각각의 스토리지 커패시터가 병렬로 연결됨으로써 구동 트랜지스터의 제2 게이트 전극에 공급되는 데이터 전달량이 높아지며, 높아진 데이터 전달량에 의해 같은 데이터 전압 대비 더 많은 전류를 발광 소자에 공급할 수 있다. 이에 따라, 본 발명은 데이터 전압 대비 많은 전류를 공급할 수 있어 종래보다 휘도 및 경시 변화 편차를 개선할 수 있다.
도 1은 본 발명의 제1 실시 예에 따른 유기 전계 발광 표시 장치를 나타내는 블럭도이다.
도 2는 도 1에 도시된 유기 전계 발광 표시 장치의 화소 회로를 설명하기 위한 도면이다.
도 3은 도 2에 도시된 화소 회로를 나타내는 평면도이다.
도 4는 도 3에서 선"Ⅰ-Ⅰ'", "Ⅱ-Ⅱ'", "Ⅲ-Ⅲ'"를 따라 절단한 유기 전계 발광 표시 장치를 나타내는 단면도이다.
도 5는 도 2에 도시된 화소 회로의 리페어 방법을 설명하기 위한 회로도이다.
도 6은 도 3에 도시된 화소 회로의 리페어 방법을 설명하기 위한 평면도이다.
도 7은 도 4에 도시된 화소 회로의 리페어 방법을 설명하기 위한 단면도이다.
도 8a 내지 도 8g는 본 발명에 따른 유기 전계 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 9는 본 발명의 제2 실시 예에 따른 유기 발광 표시 장치를 나타내는 회로도이다.
도 10은 도 9에 도시된 화소 회로의 리페어 방법을 설명하기 위한 회로도이다.
도 11은 본 발명의 제3 실시 예에 따른 유기 발광 표시 장치를 나타내는 회로도이다.
도 12는 도 11에 도시된 화소 회로의 리페어 방법을 설명하기 위한 회로도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다.
도 1은 본 발명에 따른 유기 전계 발광 표시 장치를 나타내는 블럭도이다.
도 1에 도시된 발광표시장치는 발광 표시 패널(102)과, 데이터 구동부(104)와, 게이트 구동부(106)와, 타이밍 제어부(108)와,전원 공급부(110)를 포함한다.
타이밍 제어부(108)는 게이트 구동부(106) 및 데이터 구동부(104)의 구동 타이밍을 제어하는 다수의 제어 신호를 생성함과 아울러 화소 데이터를 정렬하여 데이터 구동부(104)에 공급한다. 여기서, 타이밍 제어부(108)에서 생성된 제어 신호들에는 게이트 구동부(106)의 구동 타이밍을 제어하기 위한 게이트 제어 신호와, 데이터 구동부(104)의 구동 타이밍을 제어하기 위한 데이터 제어 신호 등이 포함된다.
게이트 구동부(106)는 타이밍 제어부(108)로부터의 게이트 제어 신호에 응답하여 다수의 스캔 펄스 및 감지 펄스를 순차적으로 생성한다. 게이트 구동부(106)는 발광 표시 패널(102)에 형성된 게이트 라인들(GL1 내지 GLm)에 스캔 펄스를 순차적으로 공급하며, 감지 라인들(SEL1 내지 SELm)에 감지 펄스를 순차적으로 공급한다.
데이터 구동부(104)는 타이밍 제어부(108)로부터의 제어 신호 및 감마 전압을 이용하여 디지털 형태의 화소 데이터를 아날로그 형태의 데이터 전압으로 변환하고, 변화된 아날로그 형태의 데이터전압을 데이터 라인(DL)에 공급한다.
전원 구동부(110)는 외부로부터의 입력 전원을 이용하여 각 서브 화소 구동시 필요한 기준 전압(Vref), 고전위 전압(VDD) 및 저전위 전압(VSS)을 생성하여 각 화소에 공급한다.
발광 표시 패널(102)은 도 2에 도시된 바와 같이 서로 교차되는 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)과, 매트릭스 형태로 배치된 서브 화소들(SP1,SP2)을 포함한다. 각 서브 화소(SP)는 발광 소자(OLED)와, 발광 소자(OLED)에 구동전류를 공급하는 구동 트랜지스터(DT), 스위칭 트랜지스터(ST), 감지 트랜지스터(SET) 및 스토리지 커패시터(Cst)를 포함한다.
스위칭 트랜지스터(ST)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(104)에 공급된 데이터 전압을 스토리지 캐패시터(Cst) 및 구동 트랜지스터(DT)의 게이트 전극에 공급한다. 이를 위해, 스위칭 트랜지스터(ST1)는 도 3 및 도 4에 도시된 바와 같이 게이트 라인(GL)과 접속된 제1 게이트 전극(136)과, 데이터 라인(DL)과 접속된 제1 소스 전극(138)과, 제1 소스 전극(138)과 마주하며 구동 박막 트랜지스터(DT)의 제2 게이트 전극(146) 및 스토리지 캐패시터(Cst)와 접속된 제1 드레인 전극(140)과, 제1 소스 전극(138) 및 제1 드레인 전극(140) 사이에 채널부를 형성하는 제1 액티브층(134)을 구비한다.
여기서, 제1 액티브층(134)은 제1 채널 영역(134C)과, 그 제1 채널 영역(134C)을 사이에 두고 마주보는 제1 소스 영역(134S) 및 제1 드레인 영역(134D)을 구비한다. 제1 채널 영역(134C)은 게이트 절연막(112)을 사이에 두고 제1 게이트 전극(136)과 중첩된다. 제1 소스 영역(134S)은 n형 또는 p형 불순물이 주입되며, 게이트 절연막(112) 및 층간 절연막(116)을 관통하는 제1 소스 컨택홀(132S)을 통해 노출되어 제1 소스 전극(138)과 접속된다. 제1 드레인 영역(134D)은 n형 또는 p형 불순물이 주입되며, 게이트 절연막(112) 및 층간 절연막(116)을 관통하는 제1 드레인 컨택홀(132D)을 통해 노출되어 제1 드레인 전극(140)과 접속된다.
구동 트랜지스터(DT)는 스토리지 캐패시터(Cst)에 저장된 데이터 전압에 응답하여 전원 라인(PL)으로부터 발광 소자(OLED)로 공급되는 전류를 제어함으로써 발광 소자(OLED)의 발광량을 조절하게 된다. 이를 위해, 구동 박막 트랜지스터(DT)는 도 3 및 도 4에 도시된 바와 같이 스위칭 트랜지스터(ST1)의 제1 드레인 전극(140)과 접속된 제2 게이트 전극(146), 전원 라인(PL)과 접속된 제2 소스 전극(148), 제2 소스 전극(148)과 마주하며 발광셀의 양극(122)과 접속된 제2 드레인 전극(150), 제2 소스 및 제2 드레인 전극(148,150) 사이에 채널부를 형성하는 제2 액티브층(144S,144D)을 구비한다.
여기서, 제2 게이트 전극(146)은 "U"자 형태로 형성되며, 층간 절연막(116)을 관통하는 제1 게이트 컨택홀(172a)을 통해 노출되어 스위칭 트랜지스터(ST1)의 제1 드레인 전극(140)과 접속된다. 제1 게이트 컨택홀(172a)과 중첩되는 제2 액티브층의 채널 영역은 제거되어 제1 게이트 컨택홀(172a) 형성시 제2 액티브층이 노출되어 제2 게이트 전극(146)과 제2 액티브층이 쇼트되는 것을 방지할 수 있다.
제2 소스 전극(148)은 층간 절연막(116)을 관통하여 전원 라인(PL)을 노출시키는 제2 게이트 컨택홀(172b)을 통해 전원 라인(PL)과 접속되며, 층간 절연막(116) 및 게이트 절연막(112)을 관통하여 제2 소스 영역(144S)을 노출시키는 제2 소스 컨택홀(142S)을 통해 제2 소스 영역(144S)과 접속된다.
제2 드레인 전극(150)은 제1 및 제2 보호막(118,128)을 관통하는 화소 컨택홀(164)을 통해 노출되어 애노드 전극(122)과 접속되며, 층간 절연막(116) 및 게이트 절연막(112)을 관통하여 제2 드레인 영역(144D)을 노출시키는 제2 드레인 컨택홀(142D)을 통해 제2 드레인 영역(144D)과 접속된다.
제2 액티브층의 제2 채널 영역은 제1 게이트 컨택홀(172a)과 중첩되는 영역을 제외하고서 게이트 절연막(112)을 사이에 두고 U자 형태의 제2 게이트 전극(146)과 중첩된다. 제2 소스 영역(144S)은 n형 또는 p형 불순물이 주입되며, 게이트 절연막(112) 및 층간 절연막(116)을 관통하는 제2 소스 컨택홀(142S)을 통해 노출되어 제2 소스 전극(138)과 접속된다. 제2 드레인 영역(144D)은 n형 또는 p형 불순물이 주입되며, 게이트 절연막(112) 및 층간 절연막(116)을 관통하는 제2 드레인 컨택홀(142D)을 통해 노출되어 제2 드레인 전극(150)과 접속된다.
감지 트랜지스터(SET)는 감지 라인(SEL)에 감지 펄스가 공급되면 턴온되어 제2 노드(N2)의 전압, 즉 구동 트랜지스터(DT)의 문턱 전압 및 발광 소자의 문턱전압을 감지한다. 즉, 감지 트랜지스터(SET)가 턴온되면, 제2 노드, 감지 트랜지스터(SET) 및 기준 전압(Vref) 라인으로의 전류 패스가 형성되어 데이터 드라이버(104) 또는 타이밍 제어부(108)는 전류 패스를 통해 흐르는 전류를 감지하여 구동 트랜지스터(DT)의 문턱 전압 및 발광 소자(OLED)의 문턱전압을 감지한다. 감지된 문턱 전압을 기초로 데이터 전압은 보상되며, 보상된 데이터 전압은 데이터 라인(DL)에 공급된다.
이를 위해, 감지 트랜지스터(SET)는 도 3 및 도 4에 도시된 바와 같이 감지 라인(SEL)과 접속된 제3 게이트 전극(156), 기준 전압 라인(VL)과 접속된 제3 소스 전극(158), 제3 소스 전극(158)과 마주하는 제3 드레인 전극(160), 제3 소스 및 제3 드레인 전극(158,160) 사이에 채널부를 형성하는 제3 액티브층(154S,154D)을 구비한다.
제3 게이트 전극(156)은 게이트 라인(GL)과 나란한 감지 라인(SEL)과 접속된다. 제3 소스 전극(158)은 층간 절연막(116) 및 게이트 절연막(112)을 관통하여 제3 소스 영역(154S)을 노출시키는 제3 소스 컨택홀(152S)을 통해 제2 소스 영역(154S)과 접속된다. 제3 드레인 전극(160)은 구동 트랜지스터의 제2 드레인 전극(150)으로부터 연장되어 형성되며, 층간 절연막(116) 및 게이트 절연막(112)을 관통하여 제3 드레인 영역(154D)을 노출시키는 제3 드레인 컨택홀(152D)을 통해 제3 드레인 영역(154D)과 접속된다.
제3 액티브층(154)의 제3 채널 영역(154C)은 게이트 절연막(112)을 사이에 두고 제3 게이트 전극(156)과 중첩된다. 제3 소스 영역(154S)은 n형 또는 p형 불순물이 주입되며, 게이트 절연막(112) 및 층간 절연막(116)을 관통하는 제3 소스 컨택홀(152S)을 통해 노출되어 제3 소스 전극(158)과 접속된다. 제3 드레인 영역(154D)은 n형 또는 p형 불순물이 주입되며, 게이트 절연막(112) 및 층간 절연막(116)을 관통하는 제3 드레인 컨택홀(152D)을 통해 노출되어 제3 드레인 전극(160)과 접속된다.
스토리지 캐패시터(Cst)는 제1 노드(N1)에 접속된 제1 단자와, 제2 노드(N2)에 접속된 제2 단자를 구비하여 제1 및 제2 노드(N1,N2) 간의 차전압을 저장한다. 즉, 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 제2 드레인 전극(150)과 구동 트랜지스터(DT)의 제2 게이트 전극(146)이 게이트 절연막(112)을 사이에 두고 중첩됨으로써 형성된다. 이러한 스토리지 캐패시터(Cst)에 충전된 전압에 의해 스위칭 트랜지스터(ST)가 턴-오프되더라도 구동 트랜지스터(DT)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류를 공급하여 발광 소자(OLED)의 발광을 유지하게 한다.
발광 소자(OLED)는 구동 트랜지스터(DT)의 제2 드레인 전극(150)과 접속된 애노드 전극(122)과, 애노드 전극(122) 상에 형성되는 유기 발광층(도시하지 않음)과, 유기 발광층 위에 형성되며 저전위 전압(VSS)과 접속된 캐소드 전극(도시하지 않음)을 구비한다. 유기 발광층은 애노드 전극(122) 위에 적층된 정공 관련층, 발광층, 전자 관련층 순으로 또는 역순으로 구성된다.
리페어 패턴은 상하로 인접한 서브화소 각각의 발광 소자(OLED)의 애노드 전극들(122) 사이, 즉 제2 노드들(N2) 사이에 형성되는 제1 리페어 패턴(RP1)과, 서로 동일한 색일 구현하는 상하로 인접한 서브 화소의 구동 트랜지스터(DT)의 게이트 전극들 사이, 즉 제1 노드들(N1) 사이에 형성되는 제2 리페어 패턴(RP2)을 구비한다.
제1 리페어 패턴(RP1)은 정상 서브 화소의 애노드 전극(122)으로부터 구동 트랜지스터(DT)에 불량이 발생된 불량 서브 화소 쪽으로 연장되어 형성된다. 이러한 제1 리페어 패턴(RP1)은 불량 서브 화소의 애노드 전극(122)과 접속된 구동 트랜지스터(DT)의 제2 드레인 전극(150)과 제1 및 제2 보호막(118,128)을 사이에 두고 중첩된다. 이에 따라, 도 5에 도시된 바와 같이 구동 트랜지스터(DT)에 불량이 발생되면, 도 5 내지 도 7에 도시된 바와 같이 불량서브 화소의 구동 트랜지스터(DT)의 제2 드레인 전극(150)과, 제1 리페어 패턴(RP1)의 중첩 영역에 레이저를 조사(W1)하는 웰딩(Welding; W1) 공정을 실시한다. 이 웰딩 공정을 통해, 구동 트랜지스터의 제2 드레인 전극(150)과 접속된 불량 서브 화소의 애노드 전극(122)과, 제1 리페어 패턴(RP1)과 접속된 정상 서브 화소의 애노드 전극(122)이 전기적으로 접속된다. 이에 따라, 게이트 라인(GL)을 기준으로 상부에 위치하는 불량 서브 화소는 게이트 라인(GL)을 기준으로 하부에 위치하는 정상 서브 화소의 발광 소자(OLED)에 공급되는 구동 전류를 공유할 수 있다. 즉, 게이트 라인(GL)을 기준으로 상부에 위치하는 서브 화소에 불량이 발생한 경우, 리페어 공정을 통해 불량 서브 화소의 애노드 전극(122)과 정상 서브 화소의 애노드 전극(122)이 전기적으로 접속됨으로써 정상 서브 화소에 공급되는 구동 전류가 제1 리페어 패턴(RP1)을 통해 불량 서브 화소의 애노드 전극(122)으로 전달되므로 그 불량 서브 화소는 정상적으로 동작하게 된다.
제2 리페어 패턴(RP2)은 서로 다른 색을 구현하는 좌우로 인접한 서브 화소들 사이에서 공유된다. 이를 위해, 제2 리페어 패턴(RP2)은 도 3 및 도 4에 도시된 바와 같이 연결부(174)와, 연결부(174) 양측에 형성되는 공유부(176)를 구비한다. 연결부(174)는 서로 다른 색을 구현하는 좌우로 인접한 서브 화소의 데이터 라인들(DLj,DLj+1) 사이에 형성된다. 공유부(176)는 좌우로 인접한 서브 화소들 각각의 스위칭 트랜지스터(ST)의 제1 드레인 전극(140)으로부터 연장된 스토리지 커패시터의 제1 단자(166)와 중첩된다. 이 연결부(174) 및 공유부(176)는 제2 보호막(128) 상에 애노드 전극(122)과 동일 재질의 투명 도전막으로 형성된다. 이러한 제2 리페어 패턴(RP2)의 공유부(176)는 구동 트랜지스터(DT)에 불량이 발생된 불량 서브 화소(SP1)의 스토리지 커패시터의 제1 단자(166)와, 게이트 라인(GL)을 기준으로 불량 서브 화소(SP1)보다 하부에 위치하는 정상 서브 화소(SP2)의 스토리지 커패시터(Cst)의 제1 단자(166) 각각과의 중첩 영역에 레이저 웰딩(laser welding; W2,W3)을 실시한다. 이 레이저 웰딩(W2,W3)을 통해, 게이트 라인(GL)을 기준으로 상/하부로 위치하는 불량 및 정상 서브 화소 각각의 스토리지 커패서터(Cst)의 제1 단자(166)와 제2 리페어 패턴(RP2)의 공유부(176)가 전기적으로 연결된다. 이에 따라, 게이트 라인(GL)을 기준으로 상부에 위치하는 불량 서브 화소(SP1)의 스토리지 커패시터는 게이트 라인(GL)을 기준으로 하부에 위치하는 정상 서브 화소(SP2)의 구동 트랜지스터(DT)의 스토리지 커패시터와 병렬 연결된다. 병렬 연결된 불량 서브 화소(SP1)의 스토리지 커패시터와 정상 서브 화소(SP2)의 스토리지 커패시터의 총용량은 불량 서브 화소와 인접하지 않은 정상 서브 화소의 스토리지 커패시터(Cst)의 용량보다 2배 증가하게 된다. 이에 따라, 각 서브 화소의 발광 소자(OLED)의 발광 기간동안 스토리지 커패시터와 접속된 구동 트랜지스터(DT)의 제2 게이트 전극(146)에 공급되는 데이터 전달량이 표 1과 같이 높아지며, 높아진 데이터 전달량에 의해 같은 데이터 전압 대비 더 많은 전류를 발광 소자에 공급할 수 있다.
표 1은 종래 정상 서브 화소, 종래 리페어된 서브 화소 및 본 발명의 리페어된 서브 화소의 구동 트랜지스터(DT)의 게이트-소스 전극 간 전압(Vgs)과, 발광 소자에 공급되는 구동 전류의 시뮬레이션 결과이다.

 종래
정상 서브 화소		 종래
리페어된 서브 화소		 본 발명의
리페어된 서브 화소
Vgs[V] Current Vgs[V] Current Vgs[V] Current
Data input time 5.07 518.03[fA] 5.07 97.963[pA] 5.07 579.47[pA]
emission time 3.85 791.95[nA] 3.90 404.32[nA] 4.45 562.47[nA]
데이터 전달률 3.85×100/5.07=75.94% 3.90×100/5.07=76.92% 4.45×100/5.07=87.74%
이와 같이, 본 발명은 불량 서브 화소와, 그 불량 서브 화소와 인접한 정상 서브 화소에 공급되는 각각의 전류는 불량 서브 화소의 인접하지 않은 다른 정상 서브 화소의 2/3을 초과하는 전류를 공급할 수 있다. 이에 따라, 본 발명은 같은 데이터 전압 대비 많은 전류를 공급할 수 있어 종래보다 휘도 및 경시 변화 편차를 개선할 수 있다.
도 8a 내지 도 8g는 도 7에 도시된 본 발명의 제1 실시 예에 따른 유기 발광 표시 장치의 제조 방법을 나타낸 단면도들이다.
도 8a를 참조하면, 기판(100) 상에 제1 마스크 공정으로 제1 내지 제3 액티브층(134,144,154)이 형성된다.
구체적으로, 기판(100) 상에 증착 방법을 통해 아몰퍼스 실리콘 박막을 형성한 다음, 결정화하여 폴리 실리콘 박막을 형성한다. 그런 다음, 폴리 실리콘 박막을 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 제1 내지 제3 액티브층(134,144,154)이 형성된다.
도 8b를 참조하면, 제1 내지 제3 액티브층(134,144,154)이 형성된 기판(101) 상에 게이트 절연막(112)이 형성되고, 그 위에 제2 마스크 공정으로 게이트 라인(GL), 감지 라인(SEL), 고전압 라인(PL), 기준 전압 라인(VL), 제1 내지 제3 게이트 전극(136,146,156)이 형성된다.
구체적으로, 제1 내지 제3 액티브층(134,144,154)이 형성된 기판(101) 상에 게이트 절연막(116) 및 게이트 금속층이 순차적으로 적층된다. 그런 다음, 제2 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(GL), 감지 라인(SEL), 고전압 라인(PL), 기준 전압 라인(VL), 제1 내지 제3 게이트 전극(136,146,156)이 형성된다.
그리고, 제1 내지 제3 게이트 전극(136,146,156)을 마스크로 이용하여 제1 내지 제3 액티브층(134,144,154)에 n형 또는 p형 불순물을 주입하여 제1 내지 제3 액티브층(134,144,154) 각각의 소스 영역(134S,144S,154S) 및 드레인 영역(134D,144D,154D)이 형성된다.
도 8c를 참조하면, 제3 마스크 공정으로 제1 내지 제3 액티브층(134,144,154) 각각을 노출시키는 소스 및 드레인 컨택홀(132S,142S,152S,132D,142D,152D)과, 제1 및 제2 게이트 컨택홀(172a,172b)을 갖는 층간 절연막(116)이 형성된다.
구체적으로, 게이트 라인(GL), 감지 라인(SEL), 고전압 라인(PL), 기준 전압 라인(VL), 제1 내지 제3 게이트 전극(136,146,156)이 형성된 게이트 절연막(112) 상에 층간 절연막(116) 형성된다. 그 다음, 제3 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 층간 절연막(116) 및 게이트 절연막(112)을 관통하여 제1 내지 제3 액티브층(134,144,154) 각각의 소스 영역(134S,144S,154S) 및 드레인 영역(134D,144D,154D)을 각각 노출시키는 소스 및 드레인 컨택홀(132S,142S,152S,132D,142D,152D)과, 구동 트랜지스터의 제2 게이트 전극(146)을 노출시키는 제1 게이트 컨택홀(172a)과, 고전압 라인(PL)을 노출시키는 제2 게이트 컨택홀(172b)이 형성된다.
도 8d를 참조하면, 제4 마스크 공정으로 층간 절연막(118) 상에 데이터 라인(DL), 제1 내지 제3 소스 전극(138,148,158) 및 제1 내지 제3 드레인 전극(140,150,160)이 형성된다.
구체적으로, 층간 절연막(118) 상에 소스/드레인 금속층을 형성한 후, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 소스/드레인 금속층을 패터닝함으로써 데이터 라인(DL), 제1 내지 제3 소스 전극(138,148,158) 및 제1 내지 제3 드레인 전극(140,150,160)이 형성된다. 제1 내지 제3 소스 전극(138,148,158) 각각은 제1 내지 제3 소스 컨택홀(132S,142S,152S) 각각을 통해 제1 내지 제3 소스 영역(134S,144S,154S)과 접속되며, 제1 내지 제3 드레인 전극(140,150,160) 각각은 제1 내지 제3 드레인 컨택홀(132D,142D,152D)을 각각을 통해 제1 내지 제3 드레인 영역(134D,144D,154D)과 접속된다.
도 8e를 참조하면, 데이터 라인(DL), 제1 내지 제3 소스 전극(138,148,158) 및 제1 내지 제3 드레인 전극(140,150,160)이 형성된 기판(101) 상에 화소 컨택홀(164)을 가지는 제1 및 제2 보호막(118,128)이 형성된다.
구체적으로, 데이터 라인(DL), 제1 내지 제3 소스 전극(138,148,158) 및 제1 내지 제3 드레인 전극(140,150,160)이 형성된 기판(101) 상에 무기 절연막과, 포토 아크릴계 수지와 같은 유기 절연막이 순차적으로 형성되므로 제1 및 제2 보호막(118,128)이 형성된다. 이어서, 제5 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 제1 및 제2 보호막(118,128)을 패터닝함으로써 화소 컨택홀(164)이 형성된다. 이 화소 컨택홀(164)은 해당 서브 화소 영역의 구동 트랜지스터의 드레인 전극(150)을 노출시킨다.
도 8f를 참조하면, 화소 컨택홀(164)을 가지는 제1 및 제2 보호막(118,128)이 형성된 하부 기판(101) 상에 애노드 전극(122)과 제1 및 제2 리페어 패턴(RP1,RP2)이 형성된다.
구체적으로, 화소 컨택홀(120)을 가지는 제1 및 제2 보호막(118,128)이 형성된 하부 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 ITO(Indum Tin Oxide; 이하,ITO), IZO(Indum Zinc Oxide; 이하,IZO) 등의 투명 도전 물질이 형성된다. 이어서, 투명 도전 물질이 제6 마스크를 이용한 포토리소그래피 공정과 식각 공정을 통해 패터닝됨으로써 애노드 전극(122)과 제1 및 제2 리페어 패턴(RP1,RP2)이 형성된다.
그런 다음, 애노드 전극(122)과 제1 및 제2 리페어 패턴(RP1,RP2)이 형성된 기판 상에 유기 발광층 및 캐소드 전극이 순차적으로 형성된다.
도 8g를 참조하면, 검사 공정을 통해 구동 트랜지스터에 불량이 발생되면, 제1 및 제2 리페어 패턴(RP1,RP2)을 통해 리페어 공정을 진행한다.
구체적으로, 검사 공정을 통해 구동 트랜지스터(DT)에 불량이 발생되면, 불량이 발생된 불량 서브 화소의 스위칭 트랜지스터(ST)의 제1 드레인 전극(140)과, 스토리지 커패시터의 제1 단자(166) 사이에 레이저를 조사한 컷팅 공정을 통해 이들을 분리한다. 그런 다음, 불량이 발생된 서브 화소의 구동 트랜지스터의 제2 드레인 전극(150)과, 애노드 전극(122)으로부터 연장된 제1 리페어 패턴(RP1)의 중첩 영역에 레이저를 조사하는 웰딩 공정을 통해 이들을 서로 연결한다. 이와 동시에 불량이 발생된 서브 화소의 스토리지 커패시터(Cst)의 제1 단자와, 불량이 발생된 서브 화소와 상하로 인접한 서브 화소의 스토리지 커패시터(Cst)의 제1 단자 각각과, 제2 리페어 패턴(RP2)의 중첩 영역에 레이저를 조사하는 웰딩 공정을 통해 이들을 서로 연결한다.
이에 따라, 게이트 라인(GL)을 기준으로 상부에 위치하는 불량 서브 화소는 게이트 라인(GL)을 기준으로 하부에 위치하는 정상 서브 화소의 발광 소자(OLED)에 공급되는 구동 전류를 공유할 수 있다. 즉, 게이트 라인(GL)을 기준으로 상부에 위치하는 서브 화소에 불량이 발생한 경우, 리페어 공정을 통해 불량 서브 화소의 애노드 전극(122)과 정상 서브 화소의 애노드 전극(122)이 전기적으로 접속됨으로써 정상 서브 화소에 공급되는 구동 전류가 제1 리페어 패턴(RP1)을 통해 불량 서브 화소의 애노드 전극(122)으로 전달되므로 그 불량 화소는 정상적으로 동작하게 된다.
또한, 리페어 공정을 통해 불량 서브 화소의 스토리지 커패시터(Cst)의 제1 단자와, 정상 서브 화소의 스토리지 커패시터(Cst)의 제1 단자가 제2 리페어 패턴(RP2)을 통해 전기적으로 접속됨으로써 불량 서브 화소의 스토리지 커패시터 및 정상 서브 화소의 스토리지 커패시터는 병렬 연결된다.
도 9는 본 발명의 제2 실시 예에 따른 유기 전계 발광 표시 장치를 나타내는 도면이다.
도 9에 도시된 유기 전계 발광 표시 장치는 도 2에 도시된 유기 전계 발광 표시 장치와 대비하여 동일 색을 구현하는 서브 화소들이 게이트 라인을 따라 배열되는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
리페어 패턴은 서로 동일 색을 구현하는 좌우로 인접한 서브화소 각각의 발광 소자(OLED)의 애노드 전극들(122) 사이에 형성되는 제1 리페어 패턴(RP1)과, 좌우로 인접한 서브 화소의 구동 트랜지스터(DT)의 게이트 전극들 사이에 형성되는 제2 리페어 패턴(RP2)을 구비한다.
제1 리페어 패턴(RP1)은 구동 트랜지스터(DT)에 불량이 발생된 불량 서브 화소와 데이터 라인을 사이에 두고 인접한 정상 서브 화소의 애노드 전극(122)으로부터 연장되어 형성된다. 이에 따라, 구동 트랜지스터(DT)에 불량이 발생되면, 도 10에 도시된 바와 같이 불량서브 화소의 애노드 전극과, 제1 리페어 패턴(RP1)의 중첩 영역에 레이저를 조사(W1)하는 웰딩(Welding) 공정을 실시한다. 이 웰딩 공정을 통해, 불량 서브 화소의 애노드 전극(122)과, 제1 리페어 패턴(RP1)과 접속된 정상 서브 화소의 애노드 전극(122)이 전기적으로 접속된다. 이에 따라, 불량 서브 화소에는 그 불량 서브 화소와 데이터 라인을 사이에 두고 인접하고 동일 색을 구현하는 정상 서브 화소의 발광 소자(OLED)에 공급되는 구동 전류를 공유할 수 있다. 즉, 데이터 라인(GL)을 기준으로 좌우에 위치하는 서브 화소들 중 어느 하나에 불량이 발생한 경우, 리페어 공정을 통해 불량 서브 화소의 애노드 전극(122)과 정상 서브 화소의 애노드 전극(122)이 전기적으로 접속됨으로써 정상 서브 화소에 공급되는 구동 전류가 제1 리페어 패턴(RP1)을 통해 불량 서브 화소의 애노드 전극(122)으로 전달되므로 그 불량 서브 화소는 정상적으로 동작하게 된다.
제2 리페어 패턴(RP2)은 구동 트랜지스터(DT)에 불량이 발생된 불량 서브 화소(SP1)의 스토리지 커패시터의 제1 단자(166)와, 게이트 라인(GL)을 기준으로 불량 서브 화소(SP1)보다 하부에 위치하는 정상 서브 화소(SP2)의 스토리지 커패시터(Cst)의 제1 단자(166) 각각과의 중첩 영역에 레이저 웰딩(laser welding;W2,W3)을 실시한다. 이 레이저 웰딩을 통해, 데이터 라인(DL)을 기준으로 좌우로 위치하는 불량 및 정상 서브 화소 각각의 스토리지 커패서터(Cst)의 제1 단자(166)들이 서로 연결되어 불량 서브 화소(SP1)의 스토리지 커패시터와, 정상 서브 화소(SP2)d의 스토리지 커패시터와 병렬 연결된다. 병렬 연결된 불량 서브 화소(SP1)의 스토리지 커패시터와 정상 서브 화소(SP2)의 스토리지 커패시터의 총용량은 개별적인 정상 서브 화소의 스토리지 커패시터(Cst)의 용량보다 2배 증가하게 된다. 이에 따라, 각 서브 화소의 발광 소자의 발광 기간동안 스토리지 커패시터와 접속된 구동 트랜지스터(DT)의 제2 게이트 전극(146)에 공급되는 데이터 전달량이 높아지며, 높아진 데이터 전달량에 의해 같은 데이터 전압 대비 더 많은 전류를 발광 소자에 공급할 수 있다. 이에 따라, 본 발명은 같은 데이터 전압 대비 많은 전류를 공급할 수 있어 종래보다 휘도 및 경시 변화 편차를 개선할 수 있다.
도 11은 본 발명의 제3 실시 예에 따른 유기 전계 발광 표시 장치를 나타내는 회로도이다.
도 11에 도시된 유기 전계 발광 표시 장치는 도 2에 도시된 유기 전계 발광 표시 장치와 대비하여 리페어 커패시터를 추가로 구비하는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
리페어 패턴은 전술한 바와 같이 상하로 인접한 서브화소 각각의 발광 소자(OLED)의 애노드 전극들(122) 사이에 형성되는 제1 리페어 패턴(RP1)과, 서로 동일한 색일 구현하는 상하로 인접한 서브 화소의 구동 트랜지스터(DT)의 게이트 전극들 사이에 형성되는 제2 리페어 패턴(RP2)을 구비한다.
리페어 커패시터(RCst)는 각 서브 화소의 스토리지 커패시터(Cst)와 분리되도록 형성된다. 이 리페어 커패시터(RCst)는 구동 트랜지스터(DT)에 불량이 발생되면, 불량 서브 화소(SP1)의 스토리지 커패시터(Cst) 및 불량 서브 화소와 인접한 정상 서브 화소의 스토리지 커패시터(Cst) 중 적어도 어느 하나와 병렬로 접속되도록 도 12에 도시된 바와 같이 레이저 웰딩(laser welding; W4)을 실시한다. 이 레이저 웰딩(W4)을 통해, 게이트 라인(GL)을 기준으로 상부에 위치하는 불량 서브 화소(SP1)의 스토리지 커패시터(Cst)는 게이트 라인(GL)을 기준으로 하부에 위치하는 정상 서브 화소(SP2)의 구동 트랜지스터(DT)의 스토리지 커패시터(CSt)와 병렬 연결됨과 아울러 리페어 커패시터(RCst)와도 병렬로 연결된다. 병렬 연결된 불량 서브 화소(SP1)의 스토리지 커패시터(Cst)와 정상 서브 화소(SP2)의 스토리지 커패시터(Cst) 및 리페어 커패시터(RCst)의 총용량은 개별적인 정상 서브 화소의 스토리지 커패시터(Cst)의 용량보다 수배 증가하게 된다. 이에 따라, 각 서브 화소의 발광 소자(OLED)의 발광 기간동안 스토리지 커패시터(Cst)와 접속된 구동 트랜지스터(DT)의 제2 게이트 전극(146)에 공급되는 데이터 전달량이 높아지며, 높아진 데이터 전달량에 의해 같은 데이터 전압 대비 더 많은 전류를 발광 소자에 공급할 수 있다. 이와 같이 본 발명은 데이터 전압 대비 많은 전류를 공급할 수 있어 종래보다 휘도 및 경시 변화 편차를 개선할 수 있다.
한편, 본 발명에 따른 유기 전계 발광 표시 장치는 3개의 트랜지스터와 1개의 스토리지 커패시터를 가지는 화소 구조를 예로 들어 설명하였지만, 이를 한정하는 것이 아니며 다양한 화소 구조에 적용가능하다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
102: 발광 표시 패널 104: 데이터 구동부
106 : 게이트 구동부 108 : 타이밍 제어부
110: 전원 공급부 174 : 연결부
176 : 공유부

Claims (10)

  1. 기판 상에 서로 교차하도록 형성되어 서브 화소 영역을 마련하는 게이트 라인 및 데이터 라인과;
    상기 서브 화소 영역에 형성되며 애노드 전극 및 캐소드 전극을 가지는 발광 소자와;
    상기 게이트 라인에 인가되는 스캔 신호에 응답하여 상기 데이터 라인에 인가되는 데이터 전압을 제1 노드로 공급하는 스위칭 트랜지스터와;
    상기 제1 노드의 전압에 따라 상기 발광 소자의 발광을 제어하는 구동 트랜지스터와;
    상기 제1 노드에 접속된 제1 단자와, 상기 애노드 전극과 접속된 제2 노드에 접속된 제2 단자를 포함하는 스토리지 커패시터와;
    상기 게이트 라인 및 데이터 라인 중 어느 하나를 사이에 두고 인접한 서브 화소들 각각의 상기 제1 노드들 사이와, 상기 제2 노드들 사이에 형성되는 리페어 패턴을 구비하는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 리페어 패턴은
    상기 제2 노드들 사이에 형성되는 제1 리페어 패턴과;
    상기 제1 노드들 사이에 형성되는 제2 리페어 패턴을 구비하며,
    상기 제1 및 제2 리페어 패턴은 상기 애노드 전극과 동일 재질로 동일층에 형성되는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  3. 제 2 항에 있어서,
    상기 제2 리페어 패턴은
    상기 서로 다른 색을 구현하는 인접한 서브 화소들 사이에 위치하는 데이터 라인들 또는 게이트 라인들 사이에 형성되는 연결부와;
    상기 연결부 양측에 형성되며 상기 서로 동일 색을 구현하는 인접한 서브 화소들 각각의 스토리지 커패시터의 제1 단자와 중첩되는 공유부를 구비하는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  4. 제 3 항에 있어서,
    상기 구동 박막트랜지스터에 불량이 발생한 경우,
    상기 불량이 발생된 구동 박막트랜지스터와 접속된 상기 스위칭 트랜지스터를 통해 상기 스토리지 커패시터로의 전압 인가를 차단하고,
    상기 불량이 발생된 불량 서브 화소와, 그 불량 서브 화소와 게이트 라인 또는 데이터 라인을 사이에 두고 인접한 정상 서브 화소 각각의 애노드 전극을 상기 제1 리페어 패턴을 통해 서로 연결하고,
    상기 불량 서브 화소 및 상기 정상 서브 화소 각각의 상기 스토리지 커패시터를 상기 제2 리페어 패턴을 통해 병렬로 연결하는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  5. 제 4 항에 있어서,
    상기 구동 박막트랜지스터에 불량이 발생한 경우, 상기 각 서브 화소의 스토리지 커패시터와 병렬로 연결되는 리페어 커패시터를 추가로 구비하는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  6. 게이트 라인 및 데이터 라인의 교차로 마련된 서브 화소 영역에 형성되며 애노드 전극 및 캐소드 전극을 가지는 발광 소자와, 상기 게이트 라인에 인가되는 스캔 신호에 응답하여 상기 데이터 라인에 인가되는 데이터 전압을 제1 노드로 공급하는 스위칭 트랜지스터와, 상기 제1 노드의 전압에 따라 상기 발광 소자의 발광을 제어하는 구동 트랜지스터와, 상기 제1 노드에 접속된 제1 단자와, 상기 애노드 전극과 접속된 제2 노드에 접속된 제2 단자를 포함하는 스토리지 커패시터와, 상기 게이트 라인 및 데이터 라인 중 어느 하나를 사이에 두고 인접한 서브 화소들 각각의 상기 제1 노드들 사이와, 상기 제2 노드들 사이에 형성되는 리페어 패턴을 포함하는 유기 전계 발광 표시 장치를 형성하는 단계와;
    상기 서브 화소들의 불량 유무를 판단하는 단계와;
    상기 서브 화소들 중 상기 구동 박막트랜지스터에 불량이 발생된 불량 서브 화소의 구동 박막트랜지스터의 게이트 전극과 상기 제1 노드를 분리하는 단계와;
    상기 게이트 라인 및 데이터 라인 중 어느 하나를 사이에 두고 인접한 서브 화소들 각각의 상기 제1 노드들 사이와, 상기 제2 노드들 사이를 상기 리페어 패턴을 이용하여 전기적으로 연결하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 리페어 방법.
  7. 제 6 항에 있어서,
    상기 리페어 패턴을 포함하는 유기 전계 발광 표시 장치를 형성하는 단계는
    상기 애노드 전극과 동일 재질로 동일층으로, 상기 제2 노드들 사이에 위치하는 제1 리페어 패턴과, 상기 제1 노드들 사이에 위치하는 제2 리페어 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 리페어 방법.
  8. 제 7 항에 있어서,
    상기 제2 리페어 패턴을 형성하는 단계는
    상기 서로 다른 색을 구현하는 인접한 서브 화소들 사이에 위치하는 데이터 라인들 또는 게이트 라인들 사이에 형성되는 연결부와, 상기 연결부 양측에 형성되며 상기 서로 동일 색을 구현하는 인접한 서브 화소들 각각의 스토리지 커패시터의 제1 단자와 중첩되는 공유부를 가지는 제2 리페어 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 리페어 방법.
  9. 제 8 항에 있어서,
    상기 제1 노드들 사이와, 상기 제2 노드들 사이를 상기 리페어 패턴을 이용하여 전기적으로 연결하는 단계는
    상기 불량이 발생된 불량 서브 화소와, 그 불량 서브 화소와 게이트 라인 또는 데이터 라인을 사이에 두고 인접한 정상 서브 화소 각각의 애노드 전극을 상기 제1 리페어 패턴을 통해 서로 연결하고,
    상기 불량 서브 화소 및 상기 정상 서브 화소 각각의 상기 스토리지 커패시터를 상기 제2 리페어 패턴을 통해 병렬로 연결하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 구동 박막트랜지스터에 불량이 발생한 경우, 상기 각 서브 화소의 스토리지 커패시터와 리페어 커패시터를 레이저 웰딩 공정을 통해 병렬로 연결하는 단계를 추가로 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
KR1020140054743A 2014-05-08 2014-05-08 유기 전계 발광 표시 장치 및 그의 리페어 방법 KR102148487B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140054743A KR102148487B1 (ko) 2014-05-08 2014-05-08 유기 전계 발광 표시 장치 및 그의 리페어 방법
US14/446,051 US9129923B1 (en) 2014-05-08 2014-07-29 Organic light emitting display and repairing method of the same
CN201410487507.4A CN105097867B (zh) 2014-05-08 2014-09-22 有机发光显示器及其维修方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140054743A KR102148487B1 (ko) 2014-05-08 2014-05-08 유기 전계 발광 표시 장치 및 그의 리페어 방법

Publications (2)

Publication Number Publication Date
KR20150128038A true KR20150128038A (ko) 2015-11-18
KR102148487B1 KR102148487B1 (ko) 2020-08-26

Family

ID=54012647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140054743A KR102148487B1 (ko) 2014-05-08 2014-05-08 유기 전계 발광 표시 장치 및 그의 리페어 방법

Country Status (3)

Country Link
US (1) US9129923B1 (ko)
KR (1) KR102148487B1 (ko)
CN (1) CN105097867B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170127177A (ko) * 2016-05-11 2017-11-21 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20190038145A (ko) * 2017-09-29 2019-04-08 엘지디스플레이 주식회사 전계발광 표시장치 및 그 구동방법
KR20190129998A (ko) * 2017-09-04 2019-11-20 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판 및 디스플레이 디바이스
KR20200058069A (ko) * 2018-11-19 2020-05-27 엘지디스플레이 주식회사 유기발광 표시장치 및 유기발광 표시장치의 리페어 방법

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102154709B1 (ko) * 2013-11-08 2020-09-11 삼성디스플레이 주식회사 유기 발광 표시 장치, 및 유기 발광 표시 장치의 리페어 방법
KR102196908B1 (ko) * 2014-07-18 2020-12-31 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR20160011248A (ko) * 2014-07-21 2016-02-01 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 유기 발광 표시 장치
KR102313063B1 (ko) * 2014-07-29 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR102281755B1 (ko) * 2014-09-16 2021-07-27 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102292097B1 (ko) * 2014-10-01 2021-08-24 삼성디스플레이 주식회사 유기전계발광 표시장치
CN104361862A (zh) * 2014-11-28 2015-02-18 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示面板、显示装置
KR102232694B1 (ko) * 2014-12-03 2021-03-29 삼성디스플레이 주식회사 유기 발광 표시 패널 및 그 제조 방법
KR102295168B1 (ko) * 2014-12-29 2021-08-30 삼성디스플레이 주식회사 표시 장치
KR102352282B1 (ko) * 2014-12-29 2022-01-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102362186B1 (ko) * 2015-01-09 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102369296B1 (ko) * 2015-06-15 2022-03-04 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN104991385A (zh) * 2015-07-22 2015-10-21 合肥鑫晟光电科技有限公司 Tft阵列基板、显示面板、制造方法及维修方法
KR102430575B1 (ko) 2015-08-26 2022-08-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102508256B1 (ko) * 2015-12-31 2023-03-09 엘지디스플레이 주식회사 유기발광 표시패널, 유기발광 표시장치 및 이의 리페어 방법
KR102526611B1 (ko) 2016-05-31 2023-04-28 엘지디스플레이 주식회사 표시장치
CN105914214B (zh) * 2016-06-15 2019-06-14 深圳市飞鸣特科技有限公司 Oled显示面板制造方法及薄膜晶体管阵列基板制造方法
KR20180030363A (ko) * 2016-09-13 2018-03-22 삼성디스플레이 주식회사 표시 장치
KR102582287B1 (ko) * 2016-09-29 2023-09-22 엘지디스플레이 주식회사 유기발광 표시패널 및 이를 이용한 유기발광 표시장치
KR102632174B1 (ko) * 2016-11-07 2024-02-01 삼성디스플레이 주식회사 표시패널
KR20180099976A (ko) * 2017-02-27 2018-09-06 삼성디스플레이 주식회사 표시 장치
CN106611586B (zh) * 2017-03-08 2018-11-13 京东方科技集团股份有限公司 像素驱动电路、驱动方法、有机发光显示面板及显示装置
KR20190063230A (ko) * 2017-11-29 2019-06-07 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치
CN108122519A (zh) * 2017-12-15 2018-06-05 武汉华星光电半导体显示技术有限公司 Amoled像素修补方法
CN110390900B (zh) * 2018-04-19 2023-10-13 群创光电股份有限公司 显示器装置以及拼接式电子装置
CN110783373A (zh) * 2018-07-26 2020-02-11 天马日本株式会社 显示装置
TWI668508B (zh) * 2018-08-13 2019-08-11 友達光電股份有限公司 畫素單元
KR102675918B1 (ko) * 2018-10-24 2024-06-17 엘지디스플레이 주식회사 스토리지 캐패시터, 이를 이용한 표시 장치 및 이의 제조 방법
KR20200080896A (ko) * 2018-12-27 2020-07-07 엘지디스플레이 주식회사 유기발광 표시장치
KR102622421B1 (ko) 2018-12-31 2024-01-05 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치 및 이를 이용한 멀티 스크린 디스플레이 장치
CN113424658A (zh) * 2019-02-26 2021-09-21 京瓷株式会社 发光元件基板、显示装置以及显示装置的修复方法
CN110085646B (zh) * 2019-05-07 2021-06-08 上海天马有机发光显示技术有限公司 有机发光显示面板和显示装置
CN110890387A (zh) * 2019-11-26 2020-03-17 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
CN111028774B (zh) * 2019-12-16 2021-07-06 深圳市华星光电半导体显示技术有限公司 显示面板及显示终端
KR102675457B1 (ko) 2020-10-21 2024-06-13 엘지디스플레이 주식회사 디스플레이 장치
CN114120908B (zh) * 2021-12-07 2022-09-27 深圳市华星光电半导体显示技术有限公司 显示面板及其像素修复装置和像素修复方法
KR20230103648A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 표시장치
WO2023230963A1 (zh) * 2022-06-01 2023-12-07 京东方科技集团股份有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070080112A (ko) * 2006-02-06 2007-08-09 엘지.필립스 엘시디 주식회사 평판표시장치와 그 제조방법, 화질제어 방법 및 장치
KR20080001168A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 평판표시장치와 그 화질제어 방법
KR20140044566A (ko) * 2012-10-05 2014-04-15 삼성디스플레이 주식회사 박막 트랜지스터 기판, 박막 트랜지스터 기판 리페어 방법, 유기 발광 표시 장치 및 유기 발광 표시 장치 리페어 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275352A1 (en) * 2004-06-14 2005-12-15 Au Optronics Corporation. Redundant storage capacitor and method for repairing OLED pixels and driving circuits
TWI453910B (zh) * 2009-02-04 2014-09-21 Sony Corp Image display device and repair method of short circuit accident
TWI401492B (zh) * 2010-05-17 2013-07-11 Au Optronics Corp 主動元件陣列基板及其修補方法
WO2013001566A1 (ja) * 2011-06-27 2013-01-03 パナソニック株式会社 表示装置及びその製造方法
KR101993334B1 (ko) * 2013-04-01 2019-06-27 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기 발광 표시 장치의 리페어 방법 및 유기 발광 표시 장치의 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070080112A (ko) * 2006-02-06 2007-08-09 엘지.필립스 엘시디 주식회사 평판표시장치와 그 제조방법, 화질제어 방법 및 장치
KR20080001168A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 평판표시장치와 그 화질제어 방법
KR20140044566A (ko) * 2012-10-05 2014-04-15 삼성디스플레이 주식회사 박막 트랜지스터 기판, 박막 트랜지스터 기판 리페어 방법, 유기 발광 표시 장치 및 유기 발광 표시 장치 리페어 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170127177A (ko) * 2016-05-11 2017-11-21 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20190129998A (ko) * 2017-09-04 2019-11-20 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판 및 디스플레이 디바이스
KR20190038145A (ko) * 2017-09-29 2019-04-08 엘지디스플레이 주식회사 전계발광 표시장치 및 그 구동방법
KR20200058069A (ko) * 2018-11-19 2020-05-27 엘지디스플레이 주식회사 유기발광 표시장치 및 유기발광 표시장치의 리페어 방법

Also Published As

Publication number Publication date
US9129923B1 (en) 2015-09-08
KR102148487B1 (ko) 2020-08-26
CN105097867B (zh) 2017-04-12
CN105097867A (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
KR102148487B1 (ko) 유기 전계 발광 표시 장치 및 그의 리페어 방법
US9590023B2 (en) Organic light-emitting display apparatus and method of repairing the same
CN109887986B (zh) 有机发光显示设备及修复有机发光显示设备的方法
US8044426B2 (en) Light emitting device capable of removing height difference between contact region and pixel region and method for fabricating the same
KR100699997B1 (ko) 다수개의 구동 트랜지스터와 다수개의 애노드 또는캐소드전극을 갖는 유기 전계 발광 표시장치
US20060279499A1 (en) Organic light-emitting device
KR101924995B1 (ko) 박막 트랜지스터 표시판 및 그를 포함하는 유기 발광 표시 장치, 박막 트랜지스터 표시판의 단선 방법
US20060290277A1 (en) Organic electroluminescent display device
JP5245879B2 (ja) 画像表示装置及び短絡事故の修復方法
US11882732B2 (en) Display device
KR20140137272A (ko) 유기 발광 표시 장치 및 그의 리페어 방법
WO2010089919A1 (ja) 画像表示装置および短絡事故の修復方法
KR20150027179A (ko) 화소 회로와 표시 장치
JP2009200336A (ja) 自発光型表示装置
KR20080100533A (ko) 유기전계발광 표시패널 및 그의 제조방법
KR20180061801A (ko) 유기 발광 표시 장치
KR102394650B1 (ko) 유기발광 표시장치
JP5212683B2 (ja) トランジスタパネル及びその製造方法
WO2021064954A1 (ja) 表示装置
KR102377416B1 (ko) 표시장치
KR20200061841A (ko) 정전기 방지회로를 포함한 유기발광 다이오드 표시장치용 어레이 기판
US20060221251A1 (en) Display, array substrate, and method of manufacturing display
US20240224596A1 (en) Display Device
KR20040078560A (ko) 일렉트로 루미네센스 표시 장치
JP2006292832A (ja) Ｔｆｔ基板、およびその製造方法、ｔｆｔ基板を用いたアクティブマトリクス型表示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant